JP3163031B2 - トリミング回路 - Google Patents
トリミング回路Info
- Publication number
- JP3163031B2 JP3163031B2 JP07831697A JP7831697A JP3163031B2 JP 3163031 B2 JP3163031 B2 JP 3163031B2 JP 07831697 A JP07831697 A JP 07831697A JP 7831697 A JP7831697 A JP 7831697A JP 3163031 B2 JP3163031 B2 JP 3163031B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- zener diode
- switches
- zapping
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
トリミングを行うトリミング回路に関するもので、特に
ツェナーダイオードを選択的にザッピングするようにし
たトリミング回路に関する。
のツェナーダイオードを集積化しておき、このツェナー
ダイオードに外部から所定レベル以上の電圧を印加する
ことによって、ツェナーダイオードを破壊し、ツェナー
ダイオードの破壊または非破壊に応じてオン/オフを示
す信号を発生させていた。このオン/オフを示す出力信
号は、集積回路内の各々の回路の特性のバラツキを補正
するために用いられ、製造工程の調整過程でオン/オフ
を示す信号によって所望の回路特性が得られていた。図
3は、このようなツェナーダイオードの破壊によりオン
/オフを示す信号を発生する従来の回路を示す図であ
る。
レベル以上の入力電圧を印加すると、入力電圧によって
ツェナーダイオード2が破壊され、ツェナーダイオード
2は低抵抗素子に変化する。その為、ツェナーダイオー
ド2のカソードと抵抗3との接続点Aの電圧はアースレ
ベルに略等しくなり、トランジスタ5のベースにはバイ
アス電圧Vbを抵抗3及び4により分圧した電圧が印加
される。抵抗3及び4の接続点Bの電圧がトランジスタ
5のベース−エミッタ間電圧より低くなるように、抵抗
3及び4の抵抗比が設定されているので、トランジスタ
5はオフする。その為、出力端子OUTから出力信号は
発生せず、出力端子OUTは「L」の状態になる。
と、ツェナーダイオード2は破壊されず、接続点Aにツ
ェナーダイオード2の逆方向電圧が発生する。逆方向電
圧はトランジスタ5のベース−エミッタ間電圧より高い
ので、接続点Bの電圧もベース−エミッタ間電圧より高
くなる。その為、トランジスタ5はオンし、トランジス
タ5にコレクタ電流が発生する。コレクタ電流は電流ミ
ラー回路6を介して出力端子OUTに発生し、出力端子
OUTは「H」の状態になる。
Tに「L」又は「H」の状態を記憶させることができる
ので、その記憶値を用いてIC内部のトリミング等に使
用できる。図2は、ツェナーダイオードを選択的にザッ
ピングしてDA変換回路(1)のトリミングを行うよう
にしたトリミング回路を示す。図2ではICのパッドの
数を減らすためにバスライン制御を使っている。パッド
P26とパッドP27にデータとクロックを印加してザ
ッピングするダイオードを選択するデータをバスデコー
ダB21に印加する。例えば、図2のツェナーダイオー
ドZ21、Z22、Z23のうち、ツェナーダイオード
Z22のみを破壊したいとする。その場合にはバスデコ
ーダB21からスイッチS21、22、23を「閉、
開、閉」とする信号を発生する。すると、トランジスタ
Q25のみにベース電流が供給される。
加されると、ツェナーダイオードZ22のみが破壊され
る。その結果、トランジスタQ21及びQ23は、その
ベースに電源端子VCCから電源電圧が印加され、オンす
る。又、トランジスタQ22は、そのベースが接地電位
となり、オフする。従って、DA変換回路(1)には3
値のデータが印加される。
トであってもパッドP26とパッドP27にデータとク
ロックを印加するだけなので、パッドの数が大幅に削減
できる。
回路では上述のトリミング値の検出が終了し、ICが本
来の動作状態に使われている場合にスイッチS21、2
2、23を全て閉じなければならない。即ち、トリミン
グ値の記憶は、ツェナーダイオードの破壊にたよってい
るのでトランジスタQ24及びQ26にベース電流を供
給しなければその記憶値を読み出すことができない。
に電源投入の度にデータとクロックを印加してスイッチ
S21、22、23を全て閉じるようにしなければなら
ない。そのようなデータとクロックを使用することはト
リミング制御用のマイクロコンピュータの負担が増し、
電源投入時の立ち上がりスピードが遅くなるという問題
がある。
み成されたもので、複数のツェナーダイオードと、該複
数のツェナーダイオードを選択的にザッピングするため
のスイッチ群と、該スイッチ群のオンオフ状態を切り換
えるバスデコーダ回路と、電源投入時に前記スイッチ群
のオンオフ動作を強制的に切り換える制御回路とを備え
ることを特徴とする。
を示すブロック図で、(10)は電源からの電源電圧が
印加されたことを検出するVCC検出回路、(11)はV
CC検出回路(10)の出力信号が所定値に上昇したこと
を検出すると「H」レベルの検出信号を発生するコンパ
レータ、(12)は該コンパレータ(11)の出力信号
に応じて反転するフリップフロップである。
ックについては同一の符号を付し説明を省略する。電源
投入時に前記トランジスタ24乃至26のオンオフ動作
を強制的に切り換える制御回路として動作するのがVCC
検出回路(10)、コンパレータ(11)、フリップフ
ロップ(12)である。
しトリミング値を記憶させるザッピング動作は、図2の
場合と同様である。この時には、端子(13)にザッピ
ング動作を示す「H」レベルのパルスが印加される。す
ると、フリップフロップ(12)が反転しQ出力が
「L」レベルとなる。フリップフロップ(12)のQ出
力が「L」レベルとなると、スイッチS21、22、2
3はフリップフロップ(12)のQ出力の影響を受けな
くなる。そして、バスデコーダB21からスイッチS2
1、22、23を閉開する切換信号が印加される。これ
により、図2の場合と同様に、ツェナーダイオードの破
壊が行われる。
明する。電源が投入されると、電源電圧の発生をVCC検
出回路(10)が検出する。VCC検出回路(10)の検
出出力信号は、コンパレータ(11)に印加され、基準
電源(14)の基準電圧と比較される。ここで、VCC検
出回路(10)の検出出力信号が基準電源(14)の基
準電圧レベルを越すと、「H」レベルの信号がフリップ
フロップ(12)に印加される。「H」レベルの信号が
フリップフロップ(12)に印加されると、フリップフ
ロップ(12)は、セット状態となりQ出力から「H」
レベルの信号をスイッチS21、22、23に印加す
る。すると、スイッチS21、22、23は、強制的に
閉じる。即ち、バスデコーダB21の出力信号の影響を
スイッチS21、22、23は受けなくなる。
電流源I21、I22、I23からの電流がベース電流
としてトランジスタ24乃至26に供給される。従っ
て、ツェナーダイオードに記憶された値を読み出すこと
が可能となる。
ミング値の検出が終了し、ICが本来の動作状態に使わ
れている場合にバスライン制御によらないでツェナーダ
イオードに記憶された値を読み出すことが可能となる。
又、本発明に依れば、電源電圧の投入により回路的にツ
ェナーダイオードに記憶された値を読み出すことが可能
であるので、トリミング制御用のマイクロコンピュータ
の負担が減り、電源投入時の立ち上がりスピードが早く
なるという効果がある。
Claims (2)
- 【請求項1】複数のツェナーダイオードと、 該複数のツェナーダイオードを選択的にザッピングする
ためのスイッチ群と、 該スイッチ群のオンオフ状態を切り換えるバスデコーダ
と、ザッピングの終了後通常動作時に電源を投入したとき前
記スイッチ群を強制的にオン状態に切り換える 制御回路
とを備えることを特徴とするトリミング回路。 - 【請求項2】複数のツェナーダイオードと、 該複数のツェナーダイオードを選択的にザッピングする
ためのスイッチ群と、 該スイッチ群のオンオフ状態を切り換えるバスデコーダ
と、ザッピングの終了後通常動作時に電源を投入したとき前
記スイッチ群を強制的にオン状態に切り換える 制御回路
と、ザッピング時に前記 制御回路の動作を停止させる停止回
路とを備えることを特徴とするトリミング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07831697A JP3163031B2 (ja) | 1997-03-28 | 1997-03-28 | トリミング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07831697A JP3163031B2 (ja) | 1997-03-28 | 1997-03-28 | トリミング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10275893A JPH10275893A (ja) | 1998-10-13 |
JP3163031B2 true JP3163031B2 (ja) | 2001-05-08 |
Family
ID=13658542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07831697A Expired - Fee Related JP3163031B2 (ja) | 1997-03-28 | 1997-03-28 | トリミング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3163031B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4712404B2 (ja) * | 2005-02-02 | 2011-06-29 | 三洋電機株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077599B2 (ja) * | 1984-05-25 | 1995-01-30 | 株式会社日立製作所 | 半導体集積回路装置 |
KR960011261B1 (ko) * | 1993-06-11 | 1996-08-21 | 삼성전자 주식회사 | 반도체집적회로의회로소자값조정회로및방법 |
-
1997
- 1997-03-28 JP JP07831697A patent/JP3163031B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10275893A (ja) | 1998-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6320809B1 (en) | Low voltage level power-up detection circuit | |
US4459686A (en) | Semiconductor device | |
US4849654A (en) | Semiconductor integrated circuit with input protection circuit | |
US4806793A (en) | Signature circuit responsive to an input signal | |
US6806691B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
JP3163031B2 (ja) | トリミング回路 | |
US6091273A (en) | Voltage limiting circuit for fuse technology | |
JP2703890B2 (ja) | 半導体集積回路 | |
JP2994114B2 (ja) | プログラム回路 | |
US4743899A (en) | Decoder/multiplexer circuit including multi-emitter transistors | |
EP0725344A1 (en) | Semiconductor device incorporating fuse-type roll call circuit | |
US6459249B2 (en) | Reset circuit | |
US5268864A (en) | Programmable memory device having programming current absorbing transistors | |
JP2538367Y2 (ja) | 保持回路 | |
JPH0628831Y2 (ja) | 電源オン時リセット回路 | |
JP2707825B2 (ja) | 半導体集積回路装置 | |
JP3123058B2 (ja) | 半導体メモリ | |
KR100259975B1 (ko) | 리모트 콘트롤러 | |
JP2862044B2 (ja) | プログラマブル半導体メモリセル | |
JPH06223027A (ja) | 切替回路 | |
US4189738A (en) | Semiconductor integrated circuit device | |
JP2760679B2 (ja) | 半導体装置 | |
JPH0766701A (ja) | 半導体装置 | |
JPH0618634A (ja) | 半導体記憶回路 | |
JPS6225797Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |