KR940001556A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR940001556A
KR940001556A KR1019930011315A KR930011315A KR940001556A KR 940001556 A KR940001556 A KR 940001556A KR 1019930011315 A KR1019930011315 A KR 1019930011315A KR 930011315 A KR930011315 A KR 930011315A KR 940001556 A KR940001556 A KR 940001556A
Authority
KR
South Korea
Prior art keywords
power supply
voltage
potential side
circuit
high potential
Prior art date
Application number
KR1019930011315A
Other languages
English (en)
Other versions
KR0149183B1 (ko
Inventor
마코트 세가와
시게토 미즈카미
야스미츠 노자와
Original Assignee
사토 후미오
가부시키가이샤 도시바
오카모토 세이시
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바, 오카모토 세이시, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 사토 후미오
Publication of KR940001556A publication Critical patent/KR940001556A/ko
Application granted granted Critical
Publication of KR0149183B1 publication Critical patent/KR0149183B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/466—Sources with reduced influence on propagation delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 전원으로서 Vcc와 GND외에 이들의 중간전위에서 일정의 전압을 출력하고, 그 출력전압을 프로그램할 수 있는 제3전원(VCON)으로 설치한다. 그리고, 이 전원(VCON)과 GND에 의한 지연회로를 구성한다.
본 발명은, 최적치의 정전압 전원을 공급함으로써 전원전압 변도에 영향받지 않는 일정 지연시간을 최적치로서 유지할 수 있는 지연회로를 구성한다.

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 집적회로의 지연회로를 포함한 구성을 나타댄 회로도,
제2도는 제1도에 나타낸 지연회로 Vcc변동에 대한 지연시간의 불변상태를 도해(圖解)한 그래프,
제3도는 제1도에 나타낸 본 발명에 따른 정전압 전원회로의 1실시예의 회로도.

Claims (5)

  1. 제1전원 수요회로계(22,23)와, 제2전원 수요회로계(21) , 상기 제1전원 수요회로계(22,23)에 대한 고전위측 전원으로 되는 제1전원(Vcc), 상기 제1및 제2전원 수요회로계(22,23,21)에 대한 저전위측 전원으로 되는 제2전원(GND)및, 상기 제1및 제2전원(Vcc, GND)중간전위에서 일정의 전압(Vco7)을 출력하면서 그 출력 전압이프로그램 가능함과 더불어 상기 제2전원 수요회로계(21)에 대한 고전위측 전원으로 되는 제3전원(24)을 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 제2전원 수요회로계(21)가 지연회로(21)인 것을 특징으로 하는 반도체 집적회로.
  3. 제1항에 있어서, 상기 제3전원(24)이 고전위측 능동저항소자(Tr5,Tr5l∼Tr5n)와 저전위측 능동저항소자(Tr6,Tr6l∼Tr6n)의 비를 프로그램할 수 있는 분압회로를 구비하고 출력전압이 상기 분압회로의 분압점(12)의 전위에 의해 결정되도록 된것을 특징으로 하는 반도체 집적회로.
  4. 제3항에 있어서, 분압회로는 그 소오스 드레인이 제1전원(Vcc)과 분압점(12)간에 병렬로 접속되면서 고전위측 능동저항소자로서 기능하는 고전위측 MOS트랜지스터군(Tr5l∼Tr5n)과, 그 소오스 드레인이 제2전원(GND)과 분압점(12)간에 병렬로 접속되면서 저전위측 능동저항소자로서 기능하는 저전위측 MOS트랜지 스터군(Tr6l-Tr6n), 상기 분압점(12)과 상기 고전위측 MOS트랜지스터군(Tr5l∼Tr5n)의 각 트랜지스터와의 접속점을 전기적으로 절단할 수 있는 고전위측 퓨즈군(Fl∼Fn)및, 상기 분압점(12)과 상기 저전위측 MOS트랜지스터군(Tr6l∼Tr6n)의 각 트랜지스터와의 접속점을 전기적으로 절단할 수 있는 저전위측 퓨즈군(F11∼F1n)으로 구성된 것을 특징으로 구성된 반도체 집적회로.
  5. 제3항 및 제7항중 어느 한 항에 있어서, 분압회로의 출력전압을 기준전압으로 하면서 전류증폭된 전압을 출력하는 차동증폭기를 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011315A 1992-06-18 1993-06-18 안정된 일정 지연시간용 반도체 집적회로 KR0149183B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-159587 1992-06-18
JP4159587A JPH0612877A (ja) 1992-06-18 1992-06-18 半導体集積回路

Publications (2)

Publication Number Publication Date
KR940001556A true KR940001556A (ko) 1994-01-11
KR0149183B1 KR0149183B1 (ko) 1998-12-15

Family

ID=15696970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011315A KR0149183B1 (ko) 1992-06-18 1993-06-18 안정된 일정 지연시간용 반도체 집적회로

Country Status (3)

Country Link
US (1) US5459423A (ko)
JP (1) JPH0612877A (ko)
KR (1) KR0149183B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452174B1 (ko) * 1995-06-27 2005-01-05 코닌클리케 필립스 일렉트로닉스 엔.브이. 파이프라인데이터처리회로

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130449A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 電圧制御型遅延回路およびそれを用いた内部クロック発生回路
JP3523718B2 (ja) 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5650754A (en) * 1995-02-15 1997-07-22 Synergy Microwave Corporation Phase-loched loop circuits and voltage controlled oscillator circuits
US5841707A (en) * 1995-11-29 1998-11-24 Texas Instruments Incorporated Apparatus and method for a programmable interval timing generator in a semiconductor memory
JP3529212B2 (ja) * 1995-12-12 2004-05-24 シャープ株式会社 反転増幅回路
US6310506B1 (en) * 1996-10-29 2001-10-30 Texas Instruments Incorporated Programmable setup/hold time delay network
US5949276A (en) * 1996-11-25 1999-09-07 United Microelectronics Corp. Adjustable bias voltage generating apparatus
DE19907177A1 (de) * 1999-02-19 2000-08-31 Siemens Ag Verzögerungsschaltung
EP1187331A1 (de) * 2000-09-06 2002-03-13 Infineon Technologies AG Verzögerungsglied
JP4518234B2 (ja) * 2002-08-05 2010-08-04 富士通セミコンダクター株式会社 半導体記憶装置
US7098721B2 (en) * 2004-09-01 2006-08-29 International Business Machines Corporation Low voltage programmable eFuse with differential sensing scheme
US7714630B2 (en) * 2008-06-13 2010-05-11 International Business Machines Corporation Method and apparatus to limit circuit delay dependence on voltage
JP2008262705A (ja) * 2008-08-04 2008-10-30 Fujitsu Microelectronics Ltd 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4315295A (en) * 1979-12-17 1982-02-09 Gould Inc. Timing circuit for an overcurrent relay
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
US4737670A (en) * 1984-11-09 1988-04-12 Lsi Logic Corporation Delay control circuit
JPH07111823B2 (ja) * 1986-03-18 1995-11-29 三菱電機株式会社 半導体記憶装置
US4788462A (en) * 1987-02-12 1988-11-29 United Technologies Corporation Power-On-Reset (POR) circuit
US5051630A (en) * 1990-03-12 1991-09-24 Tektronix, Inc. Accurate delay generator having a compensation feature for power supply voltage and semiconductor process variations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452174B1 (ko) * 1995-06-27 2005-01-05 코닌클리케 필립스 일렉트로닉스 엔.브이. 파이프라인데이터처리회로

Also Published As

Publication number Publication date
JPH0612877A (ja) 1994-01-21
US5459423A (en) 1995-10-17
KR0149183B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
EP0454250B1 (en) Reference generator
KR880014568A (ko) 기준 전위 발생회로
KR930020852A (ko) 반도체 집적 회로 장치
KR940001556A (ko) 반도체 집적회로
KR940008236A (ko) 기준전압을 소정레벨에 클램핑하는 클램프 회로
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR920015365A (ko) 입출력 버퍼회로
US5635869A (en) Current reference circuit
KR940010318A (ko) 내부강압회로
KR0126911B1 (ko) 기준전압 발생회로 및 발생방법
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
US6353365B1 (en) Current reference circuit
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR920005479A (ko) Mos드라이버회로
KR930020847A (ko) 기준전류 발생회로
KR960036289A (ko) 정밀 전류 제한 회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR950016002A (ko) 3치 입력 버퍼 회로
KR970066578A (ko) 고전압 검출기 회로
KR960039637A (ko) 집적 버퍼회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
EP0615182B1 (en) Reference current generating circuit
KR910019329A (ko) Ecl 영역으로부터 나오는 신호 검출용 bicmos 입력회로
KR960036331A (ko) 출력회로
KR0121102B1 (ko) 정전압장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee