KR970023424A - 반도체 메모리 장치의 마스킹 제어회로 - Google Patents

반도체 메모리 장치의 마스킹 제어회로 Download PDF

Info

Publication number
KR970023424A
KR970023424A KR1019950038748A KR19950038748A KR970023424A KR 970023424 A KR970023424 A KR 970023424A KR 1019950038748 A KR1019950038748 A KR 1019950038748A KR 19950038748 A KR19950038748 A KR 19950038748A KR 970023424 A KR970023424 A KR 970023424A
Authority
KR
South Korea
Prior art keywords
masking
masking control
control signal
data input
clock
Prior art date
Application number
KR1019950038748A
Other languages
English (en)
Other versions
KR0153609B1 (ko
Inventor
정성욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950038748A priority Critical patent/KR0153609B1/ko
Publication of KR970023424A publication Critical patent/KR970023424A/ko
Application granted granted Critical
Publication of KR0153609B1 publication Critical patent/KR0153609B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009Data masking during input/output
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

비디오 메모리셀 어레이 블럭내의 특성 비트셀의 데이타를 마스킹하기 위한 비디오 메모리 장치의 마스킹 제어 회로에 관한 것이다. 상기 마스킹 제어회로는 메모리셀 어레이와, 상기 메모리셀 어레리에 접속된 비트라인쌍과, 데이타입출력 라인쌍과, 상기 비트라인쌍과 상기 데이타입출력라인쌍의 사이에 직렬접속되며 마스킹 제어신호 및 컬럼선택라인의 선택에 각각 응답하여 채널을 접속하는 컬럼 선택 트랜지스터쌍 및 입출력 마스킹 트랜지스터쌍과, 컬럼 어드레스 신호를 디코딩하여 외부 시스템 클럭에 의해 상기 컬럼선택라인을 선택함과 동시에 상기 컬럼선택라인 트랙킹 클럭을 발생하는 컬럼선택수단과, 외부로부터 입력되는 데이타를 외부로부터의 시스템 클럭에 응답하여 상기 마스킹 트랜지스터의 게이트로 공급하는 마스킹 제어신호 발생수단을 포함한다.

Description

반도체 메모리 장치의 마스킹 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 마스킹 제어신호 전송회로도.

Claims (4)

  1. 메모리셀 어레이와, 상기 메모리셀 어레리에 접속된 비트라인쌍과, 데이타입출력 라인쌍을 구비하는 반도체 메모리 장치의 마스킹 제어회로에 있어서, 상기 비트라인쌍과 상기 데이타입출력라인쌍의 사이에 직렬접속되며 마스킹 제어신호 및 컬럼선택라인의 선택에 각각 응답하여 채널을 접속하는 컬럼선택 트랜지스터쌍 및 입출력 마스킹 트랜지스터쌍과, 컬럼 어드레스 신호를 디코딩하여 외부 시스템 클럭에 의해 상기 컬럼선택 라인을 선택함과 동시에 상기 컬럼선택라인 트랙킹 클럭을 발생하는 컬럼선택 수단과, 외부로부터 입력되는 데이타를 외부로부터의 시스템 클럭에 응답하여 상기 마스킹 트랜지스터의 게이트로 공급하는 마스킹 제어신호 발생수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 마스킹 제어회로.
  2. 제1항에 있어서, 상기 마스킹 제어신호 발생수단은, 상기 메모리셀 어레이의 데이타를 억세스하기 위한 억세스신호들과 상기 외부 시스템 클럭을 논리조합하여 서로 다른 주기에 마스크 로드 클럭 및 칼라 로드 클럭을 발생하는 제어 클럭 발생수단과, 외부로부터 입력되는 데이타를 상기 마스크 로드 클럭에 의해 마스킹 제어신호로서 전송하는 데이타입력수단과, 상기 발생된 마스킹 제어신호를 상기 발생된 상기 발생된 컬럼선택라인 트랙킹 클럭에 동기하여 상기 마스킹 트랜지스터쌍의 게이트로 공급하는 전송수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 마스킹 제어회로.
  3. 제1항에 있어서, 상기 마스킹 제어신호 발생수단은, 외부로부터 입력되는 바이트 마스킹 제어신호를 상기 시스템 클럭에 응답하여 마스킹 트랜지스터의 게이트로 공급하는 마스킹 제어신호 발생수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 마스킹 제어회로.
  4. 제2항에 있어서, 상기 데이타 입력수단은 외부로부터 입력되는 바이트 마스킹 제어신호의 입력을 상기 전송수단으로 공급하는 수단을 더 포함함을 특징으로 하는 반도체 메모리 장치의 마스킹 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950038748A 1995-10-31 1995-10-31 반도체 메모리 장치의 마스킹 제어회로 KR0153609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038748A KR0153609B1 (ko) 1995-10-31 1995-10-31 반도체 메모리 장치의 마스킹 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038748A KR0153609B1 (ko) 1995-10-31 1995-10-31 반도체 메모리 장치의 마스킹 제어회로

Publications (2)

Publication Number Publication Date
KR970023424A true KR970023424A (ko) 1997-05-30
KR0153609B1 KR0153609B1 (ko) 1998-12-01

Family

ID=19432347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038748A KR0153609B1 (ko) 1995-10-31 1995-10-31 반도체 메모리 장치의 마스킹 제어회로

Country Status (1)

Country Link
KR (1) KR0153609B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927405B1 (ko) * 2008-02-29 2009-11-19 주식회사 하이닉스반도체 리드 마스크 테스트 회로 및 제어방법

Also Published As

Publication number Publication date
KR0153609B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR910005308A (ko) 반도체 메모리
AU1424297A (en) Circuit and method for enabling a function in a multiple memory device module
EP0330852A3 (en) Decoder/driver circuit for semiconductor memories
KR850008563A (ko) 반도체 메모리 장치
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
KR930017026A (ko) 블럭라이트 기능을 갖는 반도체 메모리장치
KR840005885A (ko) 다이나믹형 mosram
KR970023424A (ko) 반도체 메모리 장치의 마스킹 제어회로
KR970051221A (ko) 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치
KR100510458B1 (ko) 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
KR100301035B1 (ko) 데이터스트로브클락을가지는데이터입출력시스템
KR100200767B1 (ko) 동기식 반도체 장치의 칼럼 어드레스 버퍼 제어회로
KR960038994A (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
KR940026964A (ko) 반도체 메모리 장치
KR960019298A (ko) 반도체 소자의 신호 변환장치
KR970017687A (ko) 공유 페이지 버퍼를 가진 반도체 메모리 장치
JPH08180677A (ja) 半導体装置
KR970023415A (ko) 비트라인 구동회로
KR970051212A (ko) 메모리의 센스 앰프 구동 제어 회로
KR970049576A (ko) 메모리 소자의 데이터 기입 제어 회로
KR970058049A (ko) 프레임 메모리와 디코더의 인터페이스 회로
KR960042389A (ko) 버스트 페이지 억세스 장치
KR950020708A (ko) 반도체 메모리
KR980006329A (ko) Dram 반도체 장치
KR970029061A (ko) 반도체 메모리의 y-어드레스천이에 따른 안정적 칼럼 어드레스 라인 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee