KR100927405B1 - 리드 마스크 테스트 회로 및 제어방법 - Google Patents

리드 마스크 테스트 회로 및 제어방법 Download PDF

Info

Publication number
KR100927405B1
KR100927405B1 KR1020080019149A KR20080019149A KR100927405B1 KR 100927405 B1 KR100927405 B1 KR 100927405B1 KR 1020080019149 A KR1020080019149 A KR 1020080019149A KR 20080019149 A KR20080019149 A KR 20080019149A KR 100927405 B1 KR100927405 B1 KR 100927405B1
Authority
KR
South Korea
Prior art keywords
signal
latency
mask
command
read
Prior art date
Application number
KR1020080019149A
Other languages
English (en)
Other versions
KR20090093557A (ko
Inventor
김광현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080019149A priority Critical patent/KR100927405B1/ko
Publication of KR20090093557A publication Critical patent/KR20090093557A/ko
Application granted granted Critical
Publication of KR100927405B1 publication Critical patent/KR100927405B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로 테스트 모드에서 바이트(BYTE) 단위로 리드 마스트(Read Mask)를 수행할 수 있도록 제어하는 리드 마스크 테스트 회로 및 제어방법에 관한 것이다. 본 발명의 실시예에 따른 리드 마스크 테스트 회로는, 리드 마스크 테스트 모드 상에서, 하측데이터마스크신호와 상측데이터마스크신호를 AL 시프터를 통과시켜서 AL에 따라 일정 클럭 수만큼 시프트시킨 후, 레이턴시 신호에 조합한다. 그리고 조합된 신호에 의해서 하측데이터마스크신호에 따른 제 1 레이턴시신호와 상측데이터마스크신호에 따른 제 2 레이턴시신호를 생성하고, 이 신호들이 각각의 바이트단위의 하측데이터 출력부와 상측데이터 출력부를 제어하도록 구성한다. 따라서 LDQ와 UDQ 출력이 리드 커맨드에 동기되어 발생된 제 1,2 레이턴시신호에 의해서 출력 제어되어지므로서, 리드 명령어에 따라서 LDM과 UDM을 입력하면되므로 테스트 패턴 작성이 훨씬 수월해지고, 리드 커맨드 입력 사이에 불필요하게 타이밍 마진을 둘 필요가 없다.
리드 마스크, 바이트

Description

리드 마스크 테스트 회로 및 제어방법{CIRCUIT AND CONTROL METHOD FOR READ MASK TEST}
본 발명은 반도체 메모리 장치에 관한 것으로 테스트 모드에서 바이트(BYTE) 단위로 리드 마스트(Read Mask)를 수행할 수 있도록 제어하는 리드 마스크 테스트 회로에 관한 것이다.
반도체 메모리 장치의 고집적화와 고속화 요구가 증가하는 최근의 환경에서는 데이타 입출력시에 클럭의 상승 에지 및 하강 에지 모두에서 데이타를 입출력할 수 있도록 하는 DDR(Double Data Rate) 동기식 메모리 장치(SDRAM)가 많이 사용
되고 있다. DDR 방식에 따르면 클럭의 상승 또는 하강 에지 중 어느 하나에서만 리드/라이트 수행하던 종래의 SDR(Single Data Rate) 방식에 비해 2배의 입출력 속도로 연속된 데이타 입출력 동작을 수행할 수 있다. 이러한 점에서 메모리 코아의 성능개선과 무관하게 전체적인 속도의 개선을 이룰 수 있다는 장점이 있다.
또한, 최근에는 데이타 전송 속도를 높이기 위해 멀티 비트 구조의 입출력 경로를 설계하고 있다. 멀티 비트 구조에 따르면 한 번의 데이타 입출력 신호에 의해 연속적으로 입출력되어 질 수 있는 데이타 비트의 수가 2비트, 4비트, 8비트, 16비트, 32비트 등이 될 수 있다. ×4,×8,×16 등은 각각 4비트, 8비트, 16비트 구조의 메모리 장치를 의미한다.
이와 같은, DDR 방식의 메모리장치에서 바이트 단위의 리드 마스크(Read Mask) 동작은 도 2와 같이 제어되어진다.
우선, 도 1a에 도시하고 있는 바와 같이, 메모리장치는, 노멀 데이터를 입출력하기 위해 하측데이터 입력 버퍼(10 ; LDM INPUT BUFFER)와, 상기 하측데이터 입력버퍼로부터 데이터를 제공받아서 입출력패드로 전송하는 트리거회로부(DQ TRIGGER LDQ0~DQ TRIGGER LDQ7 ; 12~14), 그리고 데이터스트로브신호(Data Strobe Signal : DQS)를 출력하는 트리거회로부(16 ; DQS TRIGGER LDQS/B)로 구성되어진다.
또한, 도 1b에 도시하고 있는 바와 같이, 메모리장치는, 테스트 신호를 입출력하기 위해 상측데이터 입력 버퍼(20 ; UDM INPUT BUFFER)와, 상기 상측데이터 입력버퍼로부터 데이터를 제공받아서 입출력패드로 전송하는 트리거회로부(DQ TRIGGER UDQ0~DQ TRIGGER UDQ7 ; 22~24), 그리고 데이터스트로브신호(Data Strobe Signal : DQS)를 출력하는 트리거회로부(26 ; DQS TRIGGER UDQS/B)로 구성되어진다.
이와 같이 구성되어지는 데이터 입출력 패드는, 도시하지는 않고 있지만 물리적으로 하측 트리거회로부(12~14)와 상측 트리거회로부(22~24)가 연결되어 있다. 즉, x16 입출력비트 내에서 테스트 모드 상에서 8개의 채널만을 이용하도록 구성되고 있는 것이다. 따라서 반도체 메모리 장치 내부에서 하측 트리거회로부와 상측 트리거회로부를 제어해 줄 부가적인 회로가 필요하다.
따라서 종래 테스트 모드회로에서는, 노말 동작과정에서는 테스트모드 바이트마스크신호(TM_BYTEMASK)가 디스에이블상태(로우레벨)이고, 이 경우 하측데이터 입력버퍼(10)의 출력신호(TLDM)와 상측데이터 입력버퍼(20)의 출력신호(TUDM)는 모두 로우상태를 갖게 되어 노말 동작과정에 전혀 영향을 주지 않는다.
그리고 테스트모드 바이트마스크신호(TM_BYTEMASK)가 인에이블상태일 때, 하측데이터 입력버퍼(10)는 하측 데이터 마스크신호(LDM)를 출력단자(TLDM)로 출력하고, 상측데이터 입력버퍼(20)는 상측 데이터 마스크신호(UDM)를 출력단자(TUDM)로 전달한다. 이렇게 하여 상기 입력버퍼(10)의 출력신호에 의해서 트리거회로부 (12~16)의 출력을 패스(PASS)시키거나 마스크(MASK) 처리되어, 최종적으로 출력데이터(DQ)와 데이터스트로브신호(DQS)를 정상 출력시키거나 출력을 하이 임피던스(Hi-Z) 상태로 제어한다. 마찬가지로 상기 입력버퍼(20)의 출력신호에 의해서 트리거회로부(22~26)의 출력을 패스(PASS)시키거나 마스크(MASK) 처리되어, 최종적으로 출력데이터(DQ)와 데이터스트로브신호(DQS)를 정상 출력시키거나 출력을 하이 임피던스(Hi-Z) 상태로 제어한다.
한편, x16 입출력비트를 읽어내기 위해선 두번의 리드(READ) 동작이 필요하 다. 첫번째 리드 동작에서는 상측데이터 입력버퍼(20)의 출력을 차단하기 위해서, 하측데이터마스크신호(LDM)는 로우, 상측데이터 마스크신호(UDM)은 하이로 제어하여, 하측 트리거회로부(12~16)에서만 신호를 출력하도록 하고, 상측 트리거회로부(22~26)는 하이 임피던스 상태로 제어한다.
그리고 두번째 리드 동작에서는 하측데이터 입력버퍼(10)의 출력을 차단하기 위해서, 하측데이터마스크신호(LDM)는 하이, 상측데이터 마스크신호(UDM)은 로우로 제어하여, 상측 트리거회로부(22~26)에서만 신호를 출력하도록 하고, 하측 트리거회로부(12~16)는 하이 임피던스 상태로 제어한다.
여기서 상기 입력버퍼(10)의 출력신호(TLDM) 또는 입력버퍼(20)의 출력신호(TUDM)는 트리거회로부(12~16) 또는 트리거회로부(22~26)에 비동기적으로 (asynchronous) 전달되어진다. 즉, 종래는 바이트 단위의 리드 데이터 마스크 동작을 지원하기 위한 테스트 모드 회로가, 단지 리드 데이터 출력 시점을 예상하여, 그 시점에 LDM 신호 또는 UDM 신호를 입력하고, 그 신호가 직접 데이터 출력회로로 가서 데이터 출력을 제어하거나 또는 데이터 출력을 차단하여 해당하는 바이트를 하이 임피던스 상태로 제어하는 방식이었다.
그러나 리드 동작은 DLL에 동기되어 움직이고, 또한 CL(CAS LATENCY), BL(BURST LENGTH) 변경에 따라 데이터 출력 시점이 달라지는데, 종래의 리드 데이터 마스크 컨트롤 테스트 모드 회로에서는 상기와 같은 리드 동작에 동기가 전혀 이루어지지 않고 있다. 따라서 반도체메모리장치의 테스트를 위한 테스트 패턴을 만들때 상기와 같은 여러가지 조건을 고려하여서 만들어줘야 하는 까다로운 문제점이 있다.
또한 16개의 입출력을 읽어내기 위해서 동일한 어드레스의 리드 동작을 두번(첫번째는 하측 데이터 출력, 두번째는 상측 데이터 출력)의 과정을 수행해야 한다. 따라서 종래 리드 데이터 마스크 컨트롤 테스트 모드 회로는, LDM 신호 및 UDM 신호가 각각 바이트 단위의 LDQ와 UDQ 출력을 제어하려면, 출력신호와의 타이밍 마진(timing margin)을 위해서 데이터 스트로브신호(DQS) 프리-엠블(pre-amble) 전 소정의 시간간격(약 2클럭), 그리고 포스트-엠블(post-amble) 후 소정의 시간간격(약 2클럭) 만큼의 타이밍 마진이 필요하다. 즉, 종래 테스트 회로에서는 리드 명령과 리드 명령 사이에 불가피하게 시간 갭이 추가되어야만 하였다. 이러한 시간 갭은 그만큼 테스트 시간을 증가시키게 되고, 또한 상기와 같은 시간 갭이 없는 리드 동작을 수행할 수 없기 때문에 테스트 신뢰성이 낮아지는 문제가 있다.
따라서 본 발명의 목적은 상기 문제점을 해소하기 위한 것으로, 리드 마스크 동작시, 리드 커맨드에 동기되어 바이트 단위의 리드 마스크 동작을 제어할 수 있는 리드 마스크 테스트 회로 및 제어방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 리드 마스크 테스트 회로는, 리드 마스크 테스트 모드상의 데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 시프트수단; 상기 시프트된 데이터마스크신호를 리드 동작 펄스신호와 조합하여 커맨드를 생성하는 커맨드발생수단과; 상기 커맨드발생수단에서 커맨드 생성시점에, DLL 클럭에 동기된 레이턴시신호를 생성하는 레이턴시발생수단과; 상기 레이턴시신호발생수단에서 발생된 레이턴시신호를 이용하여 바이트단위로 데이터 리드 마스크 테스트 동작을 제어하기 위한 리드 마스크 테스트 동작 제어수단을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 리드 마스크 테스트 회로는, 리드 마스크 테스트 모드상의 하측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 1 시프트수단; 리드 마스크 테스트 모드상의 상측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 2 시프트수단; 상기 시프트된 하측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 1 레이턴시신호를 생성하는 제 1 레이턴시발생수단과; 상기 시프트된 상측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 2 레이턴시신호를 생성하는 제 2 레이턴시발생수단과; 상기 제 1 레이턴시발생수단에서 발생된 제 1 레이턴시신호를 이용하여 하측데이터 리드 마스크 테스트 동작을 제어하기 위한 하측데이터 리드 마스크 테스트 동작 제어수단과; 상기 제 2 레이턴시발생수단에서 발생된 제 2 레이턴시신호를 이용하여 상측데이터 리드 마스크 테스트 동작을 제어하기 위한 상측데이터 리드 마스크 테스트 동작 제어수단을 포함하는 것을 특징으로 한다.
그리고 본 발명에 따른 리드 마스크 테스크 제어방법은, 리드 마스크 테스트 모드상의 하측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 1 시프트단계; 리드 마스크 테스트 모드상의 상측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 2 시프트단계; 상기 시프트된 하측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 1 레이턴시신호를 생성하는 제 1 레이턴시발생단계; 상기 시프트된 상측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 2 레이턴시신호를 생성하는 제 2 레이턴시발생단계; 상기 제 1 레이턴시신호를 이용하여 하측데이터 리드 마스크 테스트 동작을 제어하기 위한 하측데이터 리드 마스크 테스트 동작 제어단계; 상기 제 2 레이턴시신호를 이용하여 상측데이터 리드 마스크 테스트 동작을 제어하기 위한 상측데이터 리드 마스크 테스트 동작 제어단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명은 하측데이터마스크신호와 상측데이터마스크신호를 AL 시프터를 통과시켜서 AL에 따라 일정 클럭 수만큼 시프트시킨 후, 레이턴시 신호에 조합한다. 이렇게 새로이 생성되는 두개의 레이턴시 신호가 각각 LDQ와 UDQ 출력을 제어하게 되고, 상기 생성된 레이턴시 신호에는 CL 정보와 BL 정보가 자연히 포함되어진다. 또한 본 발명은 리드 커맨드 입력 사이에 타이밍 마진을 두어야 하는 필요성이 없어지고, 외부 리드 명령어에 따라서 LDM과 UDM을 입력하면 되므로 테스트 패턴 작성이 훨씬 수월해지는 효과를 얻는다.
이하 첨부한 도면을 참조하여 본 발명에 따른 리드 마스크 테스트 회로 및 제어방법에 대해서 자세하게 살펴보기로 한다.
도 3은 본 발명의 일 실시예에 따른 리드 마스크 테스트 회로의 블록도를 도시하고 있다.
본 발명의 리드 마스크 테스트회로는, 에디티브 레이턴시(Additive latency : AL) 신호에 동기된 하측데이터마스크신호와 상측데이터마스크신호를 만들고, 이렇게 생성된 하측데이터마스크신호와 상측데이터마스크신호를 레이턴시 신호와 조합해서 LDQ 출력과 UDQ 출력을 제어하도록 구성한다.
따라서 본 발명은 도시하고 있는 바와 같이, 리드 마스크 테스트 동작을 위해서 하측데이터마스크신호(LDM)와 테스트모드 바이트마스크신호(TM_BYTEMASK)를 입력하고, 노말동작시에는 상기 테스트모드 바이트마스크신호가 디스에이블상태가 되어 출력을 발생하기 않고, 리드 마스크 테스트 동작시에 상기 하측데이터마스크 신호(LDM)를 출력신호로 연결하는 하측데이터 입력버퍼(102)를 포함한다. 즉, 상기 하측데이터 입력버퍼(102)는, 리드 마스크 테스트 동작시에 하측데이터 마스크신호를 출력한다. 상기 하측데이터마스크신호는, AL 시프터(170 : AL SHIFTER)에서 AL 신호에 따라 일정 클럭수만큼 시프트되어 테스트모드 하측데이터마스크신호(TLDM)을 발생한다.
상기 AL 시프터(170)의 출력(TLDM)은 하측데이터 커맨드를 발생하는 제 1 커맨드발생기(110 ; LDQ CMD GEN)에 제공되어져서 하측데이터 테스트 동작을 제어하기 위한 커맨드신호(CASP10RD_LDQ)를 발생한다. 이때, 상기 제 1 커맨드발생기(110)는, 리드동작시에 발생되어지는 리드동작 명령 펄스신호(CASP10RD)와 AL 신호에 동기된 테스트모드 하측데이터 마스크신호를 조합하여 새로운 커맨드신호를 발생한다.
이와 마찬가지로 본 발명은 리드 마스크 테스트 동작을 위해서 상측데이터마스크신호(UDM)와 테스트모드 바이트마스크신호(TM_BYTEMASK)를 입력하고, 노말동작시에는 상기 테스트모드 바이트마스크신호가 디스에이블상태가 되어 출력을 발생하기 않고, 리드 마스크 테스트 동작시에 상기 상측데이터마스크신호(UDM)를 출력신호로 연결하는 상측데이터 입력버퍼(104)를 포함한다. 즉, 상기 상측데이터 입력버퍼(104)는, 리드 마스크 테스트 동작시에 상측데이터 마스크신호를 출력한다. 상기 상측데이터마스크신호는, AL 시프터(180 : AL SHIFTER)에서 AL 신호에 따라 일정 클럭수만큼 시프트되어 테스트모드 상측데이터마스크신호(TUDM)을 발생한다.
상기 AL 시프터(180)의 출력(TUDM)은 상측데이터 커맨드를 발생하는 제 2 커맨드발생기(112 ; UDQ CMD GEN)에 제공되어져서 상측데이터 테스트 동작을 제어하기 위한 커맨드신호(CASP10RD_UDQ)를 발생한다. 이때, 상기 제 2 커맨드발생기(112)는, 리드동작시에 발생되어지는 리드동작 명령 펄스신호(CASP10RD)와 AL 신호에 동기된 테스트모드 상측데이터 마스크신호를 조합하여 새로운 커맨드신호를 발생한다.
이렇게 본 발명에서는 리드 마스크 테스트 모드신호가 리드 동작시 데이터 출력 시점을 변경하는 AL 신호에 동기되어 새로운 커맨드신호를 발생하고, 상기 커맨드신호는 레이턴시 신호를 발생하기 위해 비교되어지는 비교부에 제공되어진다. 즉, DDR 메모리장치에서 리드 동작은 DLL에 동기되어 제어되므로, 본 발명에서는 하측데이터 리드 마스크 테스트 동작시에 생성되는 제 1 커맨드신호를, DLL 클럭 카운터(106)와 외부 클럭 카운터(108)의 출력을 비교하는 제 1 비교기(114 ; COMPARE LDQ)에 입력하도록 구성한다. 마찬가지로 본 발명에서는 상측데이터 리드 마스트 테스트 동작시에 생성되는 제 2 커맨드신호를, DLL 클럭 카운터(106)와 외부 클럭 카운터(108)의 출력을 비교하는 제 2 비교기(116 ; COMPARE UDQ)에 입력하도록 구성한다.
따라서 DLL 클럭에 동기되어 움직이는 DLL 클럭 카운터(106)와 외부 클럭에 동기되어 움직이는 외부 클럭 카운터(108)를 두고, 상기 제 1 비교기(114)는, 상기 제 1 커맨드신호가 입력되면, 외부 카운터 값을 래치한 후, 래치된 값과 같은 DLL 카운터 값이 나오는 시점에 DLL 카운터를 레이턴시 신호로 발생시킨다. 이렇게해서 하측데이터 리드 마스크 테스트 제어를 위한 제 1 레이턴시 신호(LATENCY_LDQ)가 제 1 커맨드신호가 들어올 때마다 클럭신호의 일정시점에서 일정하게 발생되어진다.
마찬가지로 상기 제 2 비교기(116)는, 상기 제 2 커맨드신호가 입력되면, 외부 카운터 값을 래치한 후, 래치된 값과 같은 DLL 카운터 값이 나오는 시점에 DLL 카운터를 레이턴시 신호로 발생시킨다. 이렇게해서 상측데이터 리드 마스크 테스트 제어를 위한 제 2 레이턴시 신호(LATENCY_UDQ)가 제 2 커맨드신호가 들어올 때마다 클럭신호의 일정시점에서 일정하게 발생되어진다.
그리고 본 발명은 상기 제 1 레이턴시 신호를 바탕으로 하측 데이터 리드 마스크 테스트에 따른 신호를 출력하는 데이터출력부(130)에 이용될 제어신호들이 발생되어진다. 즉 아웃 인에이블신호 발생부(118)에서 라이징/폴링 DLL 클럭을 인에이블/디저블시키기 위한 라이징아웃인에이블신호/폴링아웃인에이블신호를 발생한다. 그리고 상기 라이징아웃인에이블신호/폴링아웃인에이블신호를 바탕으로, 리드 데이터를 외부 클럭의 라이징/폴링 에지에 동기시켜 출력시키기 위한 트리거신호인 라이징/폴링 에지 출력제어신호를 발생하는 라이징/폴링 에지 출력제어 발생부(122), 출력신호의 차단시점을 결정하는 출력차단신호를 발생하는 출 력차단신호 발생부(124), 그리고 데이터 스트로브 신호를 발생하는 데이터 스트로브 발생부(126)를 포함한다.
또한, 본 발명은 상기 제 2 레이턴시 신호를 바탕으로 상측 데이터 리드 마스크 테스트에 따른 신호를 출력하는 블럭(150)에 이용될 제어신호들이 발생되어진다. 즉 아웃 인에이블신호 발생부(138)에서 라이징/폴링 DLL 클럭을 인에이블/디저블시키기 위한 라이징아웃인에이블신호/폴링아웃인에이블신호를 발생한다. 그리고 상기 라이징아웃인에이블신호/폴링아웃인에이블신호를 바탕으로, 리드 데이터를 외부 클럭의 라이징/폴링 에지에 동기시켜 출력시키기 위한 트리거신호인 라이징/폴링 에지 출력제어신호를 발생하는 라이징/폴링 에지 출력제어 발생부(142), 출력신호의 차단시점을 결정하는 출력차단신호를 발생하는 출력차단신호 발생부(144), 그리고 데이터 스트로브 신호를 발생하는 데이터 스트로브 발생부(146)를 포함한다.
다음은 도 4를 참조해서 본 발명에 따른 리드 데이터 마스크 컨트롤 테스트 모드 회로의 동작과정에 대해서 자세하게 살펴보기로 한다.
본 발명은 첫번째의 리드 커맨드 입력 후 하부데이터 리드 마스크 테스트 과정이 수행되고, 두번째의 리드 커맨드 입력 후 상부데이터 리드 마스크 테스트 과정이 수행된다. 이때 본 발명에서는 이해의 편의를 위해서 리드 커맨드의 입력에 따른 시간간격을 2클럭정도로 설정하고, 갭리스(gapless) 상태로 리드 명령이 두번 연속해서 입력되고 있다. 그리고 리드 동작시 AL(ADDITIVE LATENCY), CL(CAS LATENCY), BL(BURST LENGTH)에 따라 데이터 출력 시점이 달라지게 되므로, 본 발명의 실시예에서는 AL = 6, CL = 7, BL = 4 로 동작하는 예를 도시하고 있다.
우선, AL = 6 이므로, 첫번째 리드 커맨드가 입력된 시점으로부터 6클럭 이후에 펄스신호(CASP10RD)가 제 1 커맨드발생기(110)에 입력된다. 상기 펄스신호를 제어하기 위해서 상기 리드 커맨드 입력 전후로 1클럭의 여유를 두고 하측데이터마스크신호(LDM)와 상측데이터마스크신호(UDM)을 하측데이터입력버퍼(102)와 상측데이터입력버퍼(104)에 입력한다. 이때 하측데이터마스크신호(LDM)과 상측데이터마스트신호(UDM)의 인에이블(하이신호) 또는 디저블상태에 따라서 커맨드발생기(110,112)의 커맨드발생 여부를 제어한다.
즉, 도 5는 하측데이터입력버퍼(102) 또는 상측데이터입력버퍼(104)의 구성을 도시하고 있다. 즉, 하측데이터마스크신호(LDM)은 인에이블상태일 때(이 경우 상측데이터마스크신호(UDM)은 디저블상태), 입력된 하측데이터마스크신호(LDM)은 버퍼(160)에 일시적으로 저장된다. 그리고 리드마스크 테스트상태에서 인에이블상태를 갖는 테스트모드 바이트마스크신호(TM_BYTEMASK)와 낸드 연산되고(ND1), 두개의 인버터(IV1,IV2)를 통해 출력되어진다. 이렇게 해서 하측데이터입력버퍼(102)는 하측데이터마스크신호(TLDMEXT)를 출력한다. 이때 출력된 하측데이터마스크신호는 AL 시프터(170)에 입력된다.
상기 AL 시프터(170)에 대한 상세 회로도를 도 6 내지 도 9에 도시하고 있다. 도 6에 도시하고 있는 바와 같이, 상기 하측데이터입력버퍼(102)를 통과한 하측데이터마스크신호(TLDMEXT)는, 시프트 레지스터(171)에 의해서 다시 AL 정보와 CL 정보를 받아서 내부 클럭신호(ICLK5)로 일정 클럭수만큼 시프트시킨다.
도 7은 시프트 레지스터(171)의 상세 구성도를 나타내며, 입력정보(IN)를 내부 클럭신호(CLK)로 일정 수만큼 시프트시키는 구성을 나타낸다. 시프트 레지스터(171)는, 입력정보를 1 클럭씩 시프트하기 위한 D-플립플롭으로 구성되어 있다.
도 8은, 상기 하측데이터입력버퍼(102)에서 출력된 하측데이터마스크신호(TLDMEXT)를 그냥 출력할 것인지 또는 일정 클럭수만큼 시프트시켜서 출력할 것인지를 결정하기 위한 제어부(175)의 구성을 나타낸다. 상기 제어부(175)는, ALCL-1,ALCL-2, CL<5:11> 정보를 받고, 이 신호들을 조합하여 먹스(176~179)를 제어할 제어신호 S<0:8>를 생성한다.
그리고 도 9는, 상기 다수개의 시프트 레지스터(171~174)의 구성으로부터 출력신호를 선택하기 위한 먹스의 구성을 보여주고 있다. 도시되는 실시예에서는 간단히 트랜스미션 게이트(TRANSMISSION GATE) 나열로 구성하고 있다.
따라서 상기 하측데이터입력버퍼(102)를 통과한 하측데이터마스크신호(TLDMEXT)는 상기 AL 시프터(170)를 통과하게 되면서 제 1 커맨드발생기(110)에 입력되는 상기 리드 명령 펄스신호(CASP10RD)와 마찬가지로 리드 커맨드가 입력된 후 6 클럭 이후에 테스트모드 하측데이터마스크신호(TLDM)을 발생한다. 이것은, 앞서 언급하고 있는 바와 같이, AL=6 이므로 리드 명령이 입력 된 시점으로부터 6 클럭 이후에 펄스신호(CASP10RD)가 발생되고, 상기 펄스신호(CASP10RD)를 제어하기 위해서 리드 명령 전후로 1 클럭의 마진을 두고 하측데이터마스크신호(LDM)를 입력하고 있다. 따라서 상기 하측데이터마스크신호(LDM)가 입력버퍼(102)를 통과한 후, AL 시프터(170)를 거치게 되므로서 상기 펄스신호(CASP10RD)와 마찬가지로 6 클럭 이후에 테스트모드 하측데이터마스크신호(TLDM)가 발생되는 것이다.
이런 과정을 통해서 상기 AL 시프터(170)을 통과한 테스트모드 하측데이터마스크신호(TLDM)는 제 1 커맨드발생기(110)에 입력된다. 상기 제 1 커맨드발생기(110)는, 앞서 첫번째 리드 커맨드에 따른 펄스신호(CASP10RD)를 입력하고, 그리고 상기 로우레벨상태의 인에이블신호인 TLDM신호를 입력하고, 두 신호를 연산하여 첫번째 리드마스크 테스트 제어를 위한 제 1 커맨드신호(CASP10RD_LDQ)를 발생한다.
즉, 도 10은 제 1 커맨드발생기(110) 또는 제 1 커맨드발생기(112)의 구성을 도시하고 있다. 도시되고 있는 바와 같이, TLDM 신호와 펄스신호(CASP10RD)가 낸드 연산되고(ND2), 인버팅되어(IV3), 제 1 커맨드신호를 발생한다. 즉, 상기 하측데이터입력버퍼(102)를 통과한 TLDM신호가 펄스신호(CASP10RD)를 인에이블상태로 제어하여, 상기 제 1 커맨드발생기(112)는 제 1 커맨드신호를 발생하게 되는 것이다.
따라서 본 발명에서는 첫번째 리드 명령이 발생했을 때, 상측데이터입력버퍼(104)에는 상측데이터마스크신호가 디저블되고, 하측데이터입력버퍼(102)에는 하측데이터마스크신호가 인에이블상태가 되어서 제 1 커맨드발생기(110)를 동작시켰다. 그리고 상기 하측데이터 리드마스크 테스트 동작이 이루어지는 상태일 때, 상측데이터마스크신호(UDM)은 디저블상태이고, 따라서 하측데이터입력버퍼(104)는 디저블상태를 갖는다. 이를 바탕으로 하는 제 2 커맨드발생기(112) 또한 디저블상태가 되어 신호를 출력하지 않는다.
그러나 노말 동작과정에서는 하측데이터입력버퍼(102) 그리고 상측데이터입력버퍼(104)에 입력되는 테스트모드 바이트마스크신호가 모두 디저블상태가 되므로써, 상측데이터입력버퍼(104) 및 하측데이터입력버퍼(102)의 출력신호 TLDM와 TUDM 모두 하이레벨상태가 된다. 따라서 하측데이터입력버퍼와 상측데이터입력버퍼에 입력되는 상측데이터마스크신호 또는 하측데이터마스크신호와 무관하게 제 1,2 커맨드발생기를 디저블상태로 제어하게 된다.
그리고 리드데이터 마스크 테스트 상태에서는 상기 테스트모드 바이트마스크신호가 모두 인에이블상태가 되므로, 상측데이터마스크신호 또는 하측데이터마스크신호에 따라서 제 1,2 커맨드발생기가 인에이블상태로 제어되어진다. 이와 같이 상측데이터마스크신호 또는 하측데이터마스크신호에 따라서 TLDM 신호와 TUDM 신호가 인에이블상태로 제어되도록 조절하기 위해서 도 5에서와 같이 하측데이터입력버퍼 및 상측데이터입력버퍼는, 낸드게이트(ND1)를 사용하여 테스트모드 바이트마스크신호와 버퍼(160)의 출력을 조합하고 있다. 또한 도 10에서는 TLDM 신호 또는 TUDM 신호와 리드 커맨드 펄스신호를 낸드 게이트(ND2)로 조합하여 두신호 모두 하이상태(인에이블상태)일 때, 제 1,2 커맨드발생기에서 제 1,2 커맨드신호가 발생되도록 구성하고 있다.
이런 구성으로 상기 제 1 커맨드발생기(112)에서 발생된 제 1 커맨드신호는, 제 1 비교기(114)에 입력된다. 제 1 비교기(114)는, 외부 클럭 카운터(108)의 값을 래치하고, 래치된 값과 DLL 클럭 카운터(106)의 값이 같은지를 비교하고, 두 값이 같을 때, 하측데이터 출력을 제어하기 위한 레이턴시 신호(LATENCY_LDQ)를 발생한다.
그리고 상기 제 1 레이턴시 신호를 바탕으로 하측 데이터 리드 마스크 테스트에 따른 신호를 출력하는 데이터출력부(130)에 이용될 제어신호들이 발생되어진다. 즉 아웃 인에이블신호 발생부(118)에서 라이징/폴링 DLL 클럭을 인에이블/디저블시키기 위한 라이징아웃인에이블신호/폴링아웃인에이블신호를 발생한다. 그리고 상기 라이징아웃인에이블신호/폴링아웃인에이블신호를 바탕으로, 리드 데이터를 외부 클럭의 라이징/폴링 에지에 동기시켜 출력시키기 위한 트리거신호인 라이징/폴링 에지 출력제어신호를 발생하는 라이징/폴링 에지 출력제어신호, 출력신호의 차단시점을 결정하는 출력차단신호, 그리고 데이터 스트로브 신호가 발생되어서 데이터 출력부(130)의 바이트단위 출력을 제어한다.
또한, 두번째 리드 커맨드가 입력된 시점을부터 6클럭 이후에 펄스신호(CASP10RD)가 제 2 커맨드발생기(112)에 입력된다. 상기 펄스신호를 제어하기 위해서 상기 리드 커맨드 입력 전후로 1클럭의 여유를 두고 상측데이터마스크신호(UDM)을 상측데이터입력버퍼(104)에 입력한다. 상기 상측데이터입력버퍼(104)를 통과한 상측데이터마스크신호는, AL 시프터(180)를 거치게 되는데, 이때 상기 펄스신호(CASP10RD)와 마찬가지로 6 클럭 이후에 테스트모드 상측데이터마스크신호(TUDM)가 발생된다.
이렇게 해서 커맨드발생기(112)에 입력되는 펄스신호(CASP10RD)를 상기 테스트모드 상측데이터마스크신호(TUDM)가 충분히 제어 가능하여, 상기 펄스신호를 디저블상태로 제어하거나 인에이블시키게 되면서 제 2 커맨드 발생 여부가 제어된다.
즉, 상측데이터마스크신호(UDM)가 인에이블상태일 때(이 경우 하측데이터마스크신호(LDM)은 디저블상태), 입력된 상측데이터마스크신호(UDM)은 버퍼(160)에 일시적으로 저장된다. 그리고 리드마스크 테스트상태에서 인에이블상태를 갖는 테스트모드 바이트마스크신호(TM_BYTEMASK)와 낸드 연산되고(ND1), 두개의 인버터(IV1,IV2)를 통해 출력되어진다. 이렇게 해서 상측데이터입력버퍼(104)는 상측데이터마스크신호(UDM)을 상측데이터마스크신호(TUDMEXT)로써 출력한다.
상기 상측데이터입력버퍼(104)를 통과한 상측데이터마스크신호(TUDMEXT)는 AL 시프터(180)에서 시프트되어진 후, 테스트모드 상측데이터마스크신호(TUDM)으로 변환되어 제 2 커맨드발생기(112)에 입력된다. 상기 제 2 커맨드발생기(112)는, 앞서 두번째 리드 커맨드에 따른 펄스신호(CASP10RD)를 입력하고, 그리고 상기 TUDM신호를 입력하고, 두 신호를 연산하여 두번째 바이트의 리드마스크 테스트 제어를 위한 제 2 커맨드신호(CASP10RD_UDQ)를 발생한다.
즉, TUDM 신호와 펄스신호(CASP10RD)가 낸드 연산되고(ND2), 인버팅되어(IV3), 제 2 커맨드신호를 발생한다. 즉, 상기 상측데이터입력버퍼(104)를 통과한 TUDM신호가 펄스신호(CASP10RD)를 인에이블상태로 제어하여, 상기 제 2 커맨드발생기(112)는 제 2 커맨드신호를 발생하게 되는 것이다.
따라서 본 발명에서는 두번째 리드 명령이 발생했을 때, 상측데이터입력버퍼(104)에는 상측데이터마스크신호가 인에이블되고, 하측데이터입력버퍼(102)에는 하측데이터마스크신호가 디저블상태가 되어서 제 2 커맨드발생기(112)를 동작시켰다.
상기 제 2 커맨드발생기(112)에서 발생된 제 2 커맨드신호는, 제 2 비교기(116)에 입력된다. 제 2 비교기(116)는, 외부 클럭 카운터(108)의 값을 래치하고, 래치된 값과 DLL 클럭 카운터(106)의 값이 같은지를 비교하고, 두 값이 같을 때, 상측데이터 출력을 제어하기 위한 레이턴시 신호(LATENCY_UDQ)를 발생한다.
그리고 상기 제 2 레이턴시 신호를 바탕으로 상측 데이터 리드 마스크 테스트에 따른 신호를 출력하는 데이터출력부(150)에 이용될 제어신호들이 발생되어진다. 즉 아웃 인에이블신호 발생부(138)에서 라이징/폴링 DLL 클럭을 인에이블/디 저블시키기 위한 라이징아웃인에이블신호/폴링아웃인에이블신호를 발생한다. 그리고 상기 라이징아웃인에이블신호/폴링아웃인에이블신호를 바탕으로, 리드 데이터를 외부 클럭의 라이징/폴링 에지에 동기시켜 출력시키기 위한 트리거신호인 라이징/폴링 에지 출력제어신호를 발생하는 라이징/폴링 에지 출력제어신호, 출력신호의 차단시점을 결정하는 출력차단신호, 그리고 데이터 스트로브 신호가 발생되어서 데이터 출력부(150)의 바이트단위 출력을 제어한다.
이상에서와 같이 본 발명의 실시예에 따른 리드 데이터 마스크 컨트롤 테스트 모드 회로는, 리드 데이터 마스크 컨트롤 테스트 모드 상에서, 하측데이터마스크신호와 상측데이터마스크신호를 AL 시프터를 통과시켜서 AL에 따라 일정 클럭 수만큼 시프트시킨 후, 레이턴시 신호에 조합한다. 그리고 조합된 신호에 의해서 하측데이터마스크신호에 따른 제 1 레이턴시신호와 상측데이터마스크신호에 따른 제 2 레이턴시신호를 생성하고, 이 신호들이 각각의 바이트단위의 하측데이터 출력부와 상측데이터 출력부를 제어하도록 구성한다. 따라서 LDQ와 UDQ 출력이 리드 커맨드에 동기되어 발생된 제 1,2 레이턴시신호에 의해서 출력 제어되어진다.
이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 리드 데이터 마스크 컨트롤 테스트 모드 시에, 하측데이터마스크신호(상측데이터마스크신호)와 리드 커맨드 입력과정에서 일정하게 생성되는 레이턴시 신호의 조합신호에 의해서 바이트단위의 LDQ 출력 및 UDQ 출력을 제어하는 경우에 적용한다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술 적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
도 1a, 도 1b는 종래 기술에 따른 리드 마스크 테스트 회로도,
도 2는 종래 리드 마스크 테스트 모드에서 바이트 단위의 테스트 수행과정을 보여주는 동작 타이밍도,
도 3은 본 발명의 일 실시예에 따른 리드 마스크 테스트 회로도,
도 4는 본 발명의 리드 마스크 테스트 모드에서 바이트 단위의 테스트 수행과정을 보여주는 동작 타이밍도,
도 5는 본 발명의 일 실시예에 따른 하측데이터입력버퍼/상측데이터입력버퍼의 상세 구성도,
도 6 내지 도 9는 본 발명의 일 실시예에 따른 AL 시프터의 상세 구성도,
도 10은 본 발명의 일 실시예에 따른 제 1/2 커맨드 발생기의 상세 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
102 : 하측데이터입력버퍼 104 : 상측데이터입력버퍼
106 : DLL 클럭 카운터? 108 : 외부 클럭 카운터
110,112 : 커맨드발생기 114,116 ; 비교기
118,138 : 아웃인에이블신호발생부 120,140 ; 제어신호발생부
130,150 : 데이터 출력부 170,180 : AL 시프터

Claims (24)

  1. 리드 마스크 테스트 모드상의 데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 시프트수단;
    상기 시프트된 데이터마스크신호를 리드 동작 펄스신호와 조합하여 커맨드를 생성하는 커맨드발생수단과;
    상기 커맨드발생수단에서 커맨드 생성시점에, DLL 클럭에 동기된 레이턴시신호를 생성하는 레이턴시발생수단과;
    상기 레이턴시발생수단에서 발생된 레이턴시신호를 이용하여 바이트단위로 데이터 리드 마스크 테스트 동작을 제어하기 위한 리드 마스크 테스트 동작 제어수단을 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  2. 제 1 항에 있어서,
    상기 시프트수단은, 하측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 1 에디티브 레이턴시 시프터와;
    상측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 2 에디티브 레이턴시 시프터를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  3. 제 2 항에 있어서,
    상기 제 1에디티브 레이턴시 시프터는, 하측데이터마스크신호를 시프트시키는 다수개의 시프트 레지스터;
    상기 다수개의 시프트 레지스터의 출력 중에서 하나의 출력을 선택 출력하는 멀티플렉서;
    상기 하측데이터마스크신호의 시프트양, 상기 멀티플렉서의 출력을 제어하는 제어부를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  4. 제 2 항에 있어서,
    상기 제 2 에디티브 레이턴시 시프터는, 상측데이터마스크신호를 시프트시키는 다수개의 시프트 레지스터;
    상기 다수개의 시프트 레지스터의 출력 중에서 하나의 출력을 선택 출력하는 멀티플렉서;
    상기 상측데이터마스크신호의 시프트양, 상기 멀티플렉서의 출력을 제어하는 제어부를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  5. 제 2 항에 있어서,
    하측데이터마스크신호와 테스트모드 바이트마스크신호를 조합하여 테스트모드시의 하측데이터마스크신호를 출력하는 제 1 입력버퍼와;
    상측데이터마스크신호와 테스트모드 바이트마스크신호를 조합하여 테스트모드시의 상측데이터마스크신호를 출력하는 제 2 입력버퍼를 더 포함하고,
    상기 제 1 입력버퍼의 출력은 상기 제 1 에디티브 레이턴시 시프터로 제공되고, 상기 제 2 입력버퍼의 출력은 상기 제 2 에디티브 레이턴시 시프터로 제공되는 것을 특징으로 하는 리드 마스크 테스트 회로.
  6. 제 2 항에 있어서,
    상기 커맨드발생수단은, 상기 제 1 에디티브 레이턴시 시프터에서 시프트된 하측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 1 커맨드를 생성하는 제 1 커맨드발생부와;
    상기 제 2 에디티브 레이턴시 시프터에서 시프트된 상측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 2 커맨드를 생성하는 제 2 커맨드발생부를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  7. 제 6 항에 있어서,
    상기 레이턴시발생수단은,
    DLL 클럭을 카운트하는 DLL 클럭 카운터와;
    외부 클럭을 카운트하는 외부 클럭 카운터와;
    상기 제 1 커맨드발생부에서 제 1 커맨드가 발생되는 시점에, 두 카운터의 값을 비교하여 제 1 레이턴시신호를 생성하는 제 1 비교부와;
    상기 제 2 커맨드발생부에서 제 2 커맨드가 발생되는 시점에, 두 카운터의 값을 비교하여 제 2 레이턴시신호를 생성하는 제 2 비교부를 포함하는 것을 특징으 로 하는 리드 마스크 테스트 회로.
  8. 제 7 항에 있어서,
    상기 리드 마스크 테스트 동작 제어수단은, 상기 제 1 비교부에서 발생된 제 1 레이턴시신호를 이용하여 하측데이터 리드 마스크 테스트 동작을 제어하기 위한 하측데이터 리드 마스크 테스트 동작 제어수단과;
    상기 제 2 비교부에서 발생된 제 2 레이턴시신호를 이용하여 상측데이터 리드 마스크 테스트 동작을 제어하기 위한 상측데이터 리드 마스크 테스트 동작 제어수단을 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  9. 리드 마스크 테스트 모드상의 하측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 1 시프트수단;
    리드 마스크 테스트 모드상의 상측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 2 시프트수단;
    상기 시프트된 하측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 1 레이턴시신호를 생성하는 제 1 레이턴시발생수단과;
    상기 시프트된 상측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 2 레이턴시신호를 생성하는 제 2 레이턴시발생수단과;
    상기 제 1 레이턴시발생수단에서 발생된 제 1 레이턴시신호를 이용하여 하측데이터 리드 마스크 테스트 동작을 제어하기 위한 하측데이터 리드 마스크 테스트 동작 제어수단과;
    상기 제 2 레이턴시발생수단에서 발생된 제 2 레이턴시신호를 이용하여 상측데이터 리드 마스크 테스트 동작을 제어하기 위한 상측데이터 리드 마스크 테스트 동작 제어수단을 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  10. 제 9 항에 있어서,
    상기 제 1 시프트수단은, 하측데이터마스크신호와 테스트모드 바이트마스크신호를 조합하여 테스트모드시의 하측데이터마스크신호를 출력하는 입력버퍼와;
    상기 입력버퍼를 통과한 하측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 1 에디티브 레이턴시 시프터를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  11. 제 9 항에 있어서,
    상기 제 2 시프트수단은, 상측데이터마스크신호와 테스트모드 바이트마스크신호를 조합하여 테스트모드시의 상측데이터마스크신호를 출력하는 입력버퍼와;
    상기 입력버퍼를 통과한 상측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 2 에디티브 레이턴시 시프터를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  12. 제 10 항에 있어서,
    상기 제 1 레이턴시발생수단은, 리드 동작 펄스와 상기 입력버퍼에서 출력하는 하측데이터마스크신호를 조합해서 제 1 커맨드를 생성하는 제 1 커맨드발생부와;
    상기 제 1 커맨드의 입력시점에 DLL 클럭에 동기된 제 1 레이턴시신호를 생성하는 제 1 레이턴시발생부를 더 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  13. 제 12 항에 있어서,
    상기 제 1 레이턴시발생부는,
    DLL 클럭을 카운트하는 DLL 클럭 카운터와;
    외부 클럭을 카운트하는 외부 클럭 카운터와;
    상기 제 1 커맨드발생부에서 제 1 커맨드가 발생되는 시점에, 두 카운터의 값을 비교하여 제 1 레이턴시신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  14. 제 11 항에 있어서,
    상기 제 2 레이턴시발생수단은, 리드 동작 펄스와 상기 입력버퍼에서 출력하는 상측데이터마스크신호를 조합해서 제 2 커맨드를 생성하는 제 2 커맨드발생부와;
    상기 제 2 커맨드의 입력시점에 DLL 클럭에 동기된 제 2 레이턴시신호를 생 성하는 제 2 레이턴시발생부를 더 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  15. 제 14 항에 있어서,
    상기 제 2 레이턴시발생부는,
    DLL 클럭을 카운트하는 DLL 클럭 카운터와;
    외부 클럭을 카운트하는 외부 클럭 카운터와;
    상기 제 2 커맨드발생부에서 제 2 커맨드가 발생되는 시점에, 두 카운터의 값을 비교하여 제 2 레이턴시신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  16. 제 11 항에 있어서,
    상기 입력버퍼는,
    인에이블상태에서 입력된 하측데이터마스크신호(또는 상측데이터마스크신호)를 일시적으로 저장하는 버퍼와;
    상기 버퍼의 출력을 상기 테스트모드 바이트마스크신호와 연산하는 연산소자와;
    상기 연산소자의 출력을 출력하는 출력소자를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  17. 삭제
  18. 제 9 항에 있어서,
    상기 하측데이터 리드 마스크 테스트 동작 제어수단은, 상기 제 1 레이턴시신호를 이용하여 라이징/폴링 DLL 클럭을 인에이블/디저블시키기 위한 라이징아웃인에이블신호/폴링아웃인에이블신호를 발생하는 아웃 인에이블신호 발생부를 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  19. 제 18 항에 있어서,
    상기 하측데이터 리드 마스크 테스트 동작 제어수단은, 하측데이터 리드 마스크 테스트 동작에 이용될 상기 아웃 인에이블신호 발생부의 출력을 이용해서 라이징/폴링 에지 출력제어신호, 출력차단신호, 데이트 스트로브신호를 발생하는 제어부를 더 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  20. 제 9 항에 있어서,
    상기 상측데이터 리드 마스크 테스트 동작 제어수단은, 상기 제 2 레이턴시신호를 이용하여 라이징/폴링 DLL 클럭을 인에이블/디저블시키기 위한 라이징아웃인에이블신호/폴링아웃인에이블신호를 발생하는 아웃 인에이블신호 발생부를 포함 하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  21. 제 20 항에 있어서,
    상기 상측데이터 리드 마스크 테스트 동작 제어수단은, 상측데이터 리드 마스크 테스트 동작에 이용될 상기 아웃 인에이블신호 발생부의 출력을 이용해서 라이징/폴링 에지 출력제어신호, 출력차단신호, 데이트 스트로브신호를 발생하는 제어부를 더 포함하는 것을 특징으로 하는 리드 마스크 테스트 회로.
  22. 리드 마스크 테스트 모드상의 하측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 1 시프트단계;
    리드 마스크 테스트 모드상의 상측데이터마스크신호를 에디티브 레이턴시 신호에 따라 일정클럭수만큼 시프트시키는 제 2 시프트단계;
    상기 시프트된 하측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 1 레이턴시신호를 생성하는 제 1 레이턴시발생단계;
    상기 시프트된 상측데이터마스크신호를 리드 동작 펄스신호와 조합하여 제 2 레이턴시신호를 생성하는 제 2 레이턴시발생단계;
    상기 제 1 레이턴시신호를 이용하여 하측데이터 리드 마스크 테스트 동작을 제어하기 위한 하측데이터 리드 마스크 테스트 동작 제어단계;
    상기 제 2 레이턴시신호를 이용하여 상측데이터 리드 마스크 테스트 동작을 제어하기 위한 상측데이터 리드 마스크 테스트 동작 제어단계를 포함하여 이루어지 는 것을 특징으로 하는 리드 마스크 테스트 방법.
  23. 제 22 항에 있어서,
    상기 제 1 레이턴시발생단계는, 리드 마스크 테스트 모드상의 하측데이터마스크신호를 리드 동작 펄스신호와 조합하여 커맨드를 생성하는 커맨드발생단계;
    상기 커맨드 생성시점에, DLL 클럭에 동기된 레이턴시신호를 생성하는 레이턴시발생단계를 포함하는 것을 특징으로 하는 리드 마스크 테스트 방법.
  24. 제 22 항에 있어서,
    상기 제 2 레이턴시발생단계는, 리드 마스크 테스트 모드상의 상측데이터마스크신호를 리드 동작 펄스신호와 조합하여 커맨드를 생성하는 커맨드발생단계;
    상기 커맨드 생성시점에, DLL 클럭에 동기된 레이턴시신호를 생성하는 레이턴시발생단계를 포함하는 것을 특징으로 하는 리드 마스크 테스트 방법.
KR1020080019149A 2008-02-29 2008-02-29 리드 마스크 테스트 회로 및 제어방법 KR100927405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080019149A KR100927405B1 (ko) 2008-02-29 2008-02-29 리드 마스크 테스트 회로 및 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080019149A KR100927405B1 (ko) 2008-02-29 2008-02-29 리드 마스크 테스트 회로 및 제어방법

Publications (2)

Publication Number Publication Date
KR20090093557A KR20090093557A (ko) 2009-09-02
KR100927405B1 true KR100927405B1 (ko) 2009-11-19

Family

ID=41302029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019149A KR100927405B1 (ko) 2008-02-29 2008-02-29 리드 마스크 테스트 회로 및 제어방법

Country Status (1)

Country Link
KR (1) KR100927405B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150008707A (ko) 2013-07-15 2015-01-23 삼성전자주식회사 독출 데이터를 마스킹하는 메모리 장치 및 이의 테스트 방법
CN108010476B (zh) * 2017-11-29 2021-03-09 武汉精立电子技术有限公司 一种视频信号传输时钟发生装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153609B1 (ko) * 1995-10-31 1998-12-01 김광호 반도체 메모리 장치의 마스킹 제어회로
KR20000005597A (ko) * 1998-06-12 2000-01-25 다니구찌 이찌로오, 기타오카 다카시 동기형반도체기억장치
KR200348747Y1 (ko) 1998-11-17 2004-07-16 주식회사 하이닉스반도체 에스디램(sdram)의데이터마스킹회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153609B1 (ko) * 1995-10-31 1998-12-01 김광호 반도체 메모리 장치의 마스킹 제어회로
KR20000005597A (ko) * 1998-06-12 2000-01-25 다니구찌 이찌로오, 기타오카 다카시 동기형반도체기억장치
KR200348747Y1 (ko) 1998-11-17 2004-07-16 주식회사 하이닉스반도체 에스디램(sdram)의데이터마스킹회로

Also Published As

Publication number Publication date
KR20090093557A (ko) 2009-09-02

Similar Documents

Publication Publication Date Title
US8432769B2 (en) Semiconductor memory device and memory system having the same
US10482936B2 (en) Signal training for prevention of metastability due to clocking indeterminacy
US6498766B2 (en) Integrated circuit memory devices that utilize indication signals to increase reliability of reading and writing operations and methods of operating same
KR100304963B1 (ko) 반도체메모리
US7385861B1 (en) Synchronization circuit for DDR IO interface
JP2007532080A (ja) 遅延線同期装置および方法
KR20130112552A (ko) 반도체 메모리 회로 및 이를 이용한 데이터 처리 시스템
US20090219764A1 (en) Semiconductor memory device for high-speed data input / output
KR100230115B1 (ko) 반도체 메모리
KR100362193B1 (ko) 디디알 동기식 메모리 장치의 데이터 출력 장치
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
KR20050041584A (ko) 데이터 출력제어회로
US7773709B2 (en) Semiconductor memory device and method for operating the same
US8503251B2 (en) Semiconductor memory device having pipe latch circuit for storing output data during read operation and method for operating the same
US7995406B2 (en) Data writing apparatus and method for semiconductor integrated circuit
KR100927405B1 (ko) 리드 마스크 테스트 회로 및 제어방법
US8225032B2 (en) Circuit and method for generating data input buffer control signal
KR100927404B1 (ko) 리드 마스크 테스트 회로 및 제어방법
CN114187953A (zh) 使用具有相互不同频率的时钟信号的测试电路
KR100537205B1 (ko) 입력 데이터 스트로브와 출력 데이터 스트로브가 분리된반도체메모리 장치
KR100612940B1 (ko) 데이터 출력 타이밍을 조절하는 메모리 장치
KR20030002503A (ko) 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치
KR20090047974A (ko) 테스트 회로 및 그의 제어 방법
KR101004686B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR20090126774A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee