KR920006975A - 반도체 메모리 회로 - Google Patents

반도체 메모리 회로 Download PDF

Info

Publication number
KR920006975A
KR920006975A KR1019910015487A KR910015487A KR920006975A KR 920006975 A KR920006975 A KR 920006975A KR 1019910015487 A KR1019910015487 A KR 1019910015487A KR 910015487 A KR910015487 A KR 910015487A KR 920006975 A KR920006975 A KR 920006975A
Authority
KR
South Korea
Prior art keywords
level
signal
transmission
word line
bit
Prior art date
Application number
KR1019910015487A
Other languages
English (en)
Other versions
KR950000958B1 (ko
Inventor
히로끼 고이께
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920006975A publication Critical patent/KR920006975A/ko
Application granted granted Critical
Publication of KR950000958B1 publication Critical patent/KR950000958B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Abstract

내용 없음

Description

반도체 메모리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 제1실시예의 회로를 도시하는 회로도.

Claims (2)

  1. 제1비트라인(BL1) 및 제2비트라인(BL2)과, 다수의 제1워드라인(WL11-WL1N) 및 다수의 제2워드라인(WL21-WL2N)과 상기 제1워드라인 및 상기 제1비트라인에 각각 접속되고, 상기 제1워드라인이 선택 레벨에 있을 때 상기 제비트라인과 메모리 데이타를 주고받는 다수의 제1메모리셀(MC11-MC1N)과, 상기 제2워드라인 및 상기 제ㅐ2비트라인에 각각 접속되고, 상기 제2워드라인이 선택 레벨에 있을때 상기 제2비트라인과 메모리 데이타를 주고받는 다수의 제2메모리셀(M21-M2N)과, 각각의 한 단자가 상기 제1비트라인 및 상기 제2비트라인 각각에 대응하게 접속되고 전송신호(TS)에 응답하여 온과 오프로 스위칭되는 제1전송 게이트(TG1)및 제2전송 게이트(TG2)와, 제1및 제2입출력 단자가 상기 제1 및 제2 전송 게이트의 다른 단자에 각각 그리고 대응하게 접속되고, 활성 신호가 활성 레벨에 있을 때, 상기 제1 및 제2입출력 단자간의 신호를 증폭하기 위해 활성화된 감지 증폭기(2)와, 예비 충전 신호(PBL)가 활성 레벨에 있을때 감지 증폭기의 상기 제1및 제2입출력 단자를 예정된 레벨로 예비 충전하는 예비 충전 회로(1)와, 상기 예비 충전 신호가 활성 레벨에서 비활성 레벨로 변동된 후 상기 전송신호를 활성 레벨로 설정하여 상기 제1및 제2전송 게이트를 온상태로 만들며, 상기 전송 신호가 활성 레벨로 변동된후 상기 다수의 제1및 제2워드 라인중 예정된 워드라인을 선택 레벨로 설정하고, 상기 예정된 워드라인이 선택레벨로 변동된후 상기 전송 신호를 비활성 레벨로 설정하여 상기 제1및 제2전송 게이트를 오프상태로 만들며, 상기 전송 신호가 비활성 레벨로 변동된후 상기 활성신호를 활성 레벨로 설정하는 제어 섹션(3)을 포함하는 것을 특징으로 하는 반도체 메모리 회로.
  2. 제1항에 있어서, 상기 예비충전 신호를 수신하는 게이트를 구비하는 트랜지스터)(Q8, Q9)를 포함하며 예비 충전전압을 상기 제1 및 제2비트라인에 직접 인가하는 또다른 예비 충전회로(1A)를 더 포함하는 것을 특징으로 하는 반도체 메모리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910015487A 1990-09-05 1991-09-05 반도체 메모리 회로 KR950000958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2234808A JPH04114395A (ja) 1990-09-05 1990-09-05 半導体記憶回路
JP90-234808 1990-09-05

Publications (2)

Publication Number Publication Date
KR920006975A true KR920006975A (ko) 1992-04-28
KR950000958B1 KR950000958B1 (ko) 1995-02-06

Family

ID=16976718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015487A KR950000958B1 (ko) 1990-09-05 1991-09-05 반도체 메모리 회로

Country Status (5)

Country Link
US (1) US5202854A (ko)
EP (1) EP0474238B1 (ko)
JP (1) JPH04114395A (ko)
KR (1) KR950000958B1 (ko)
DE (1) DE69123409T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071349A (zh) * 2019-06-11 2020-12-11 铠侠股份有限公司 半导体存储装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789779B2 (ja) * 1990-04-14 1998-08-20 日本電気株式会社 メモリ装置
JPH05159575A (ja) * 1991-12-04 1993-06-25 Oki Electric Ind Co Ltd ダイナミックランダムアクセスメモリ
US5257232A (en) * 1992-03-05 1993-10-26 International Business Machines Corporation Sensing circuit for semiconductor memory with limited bitline voltage swing
KR950005095Y1 (ko) * 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
US5297092A (en) * 1992-06-03 1994-03-22 Mips Computer Systems, Inc. Sense amp for bit line sensing and data latching
JP3004177B2 (ja) * 1993-09-16 2000-01-31 株式会社東芝 半導体集積回路装置
KR960013401B1 (ko) * 1993-11-09 1996-10-04 김광호 스태틱 랜덤 억세스 메모리
JP2630277B2 (ja) * 1994-10-24 1997-07-16 日本電気株式会社 半導体記憶装置
US5521874A (en) * 1994-12-14 1996-05-28 Sun Microsystems, Inc. High speed differential to single ended sense amplifier
JP3365595B2 (ja) * 1994-12-21 2003-01-14 シャープ株式会社 半導体記憶装置及びその駆動方法
CN1107323C (zh) * 1995-06-13 2003-04-30 三星电子株式会社 一种非易失性半导体存储器装置的读出放大器电路
US6504745B2 (en) * 1996-05-24 2003-01-07 Uniram Technology, Inc. High performance erasable programmable read-only memory (EPROM) devices with multiple dimension first-level bit lines
JP2000048570A (ja) 1998-07-28 2000-02-18 Mitsubishi Electric Corp 半導体記憶装置
US7145819B2 (en) * 2001-06-11 2006-12-05 Analog Devices, Inc. Method and apparatus for integrated circuit with DRAM
US7027346B2 (en) * 2003-01-06 2006-04-11 Texas Instruments Incorporated Bit line control for low power in standby
JP4229230B2 (ja) * 2003-05-06 2009-02-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ダイナミック型半導体記憶装置及びそのビット線プリチャージ方法
JP5410073B2 (ja) * 2008-11-05 2014-02-05 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の動作方法
JP5847472B2 (ja) * 2011-07-20 2016-01-20 キヤノン株式会社 検出装置及び検出システム
KR20130038030A (ko) * 2011-10-07 2013-04-17 삼성전자주식회사 반도체 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001424B1 (en) * 1986-03-28 1995-02-24 Hitachi Ltd 3-transistor dynamic random access memory
JP2672529B2 (ja) * 1987-10-28 1997-11-05 株式会社日立製作所 半導体記憶装置
US4943944A (en) * 1987-11-25 1990-07-24 Kabushiki Kaisha Toshiba Semiconductor memory using dynamic ram cells
JPH07109702B2 (ja) * 1988-09-12 1995-11-22 株式会社東芝 ダイナミック型メモリ
JPH07105140B2 (ja) * 1988-12-16 1995-11-13 日本電気株式会社 半導体メモリ
JPH02210685A (ja) * 1989-02-10 1990-08-22 Tokyo Electric Co Ltd Ｄｒａｍコントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071349A (zh) * 2019-06-11 2020-12-11 铠侠股份有限公司 半导体存储装置
CN112071349B (zh) * 2019-06-11 2024-03-08 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
EP0474238B1 (en) 1996-12-04
DE69123409D1 (de) 1997-01-16
EP0474238A2 (en) 1992-03-11
US5202854A (en) 1993-04-13
DE69123409T2 (de) 1997-05-22
JPH04114395A (ja) 1992-04-15
EP0474238A3 (en) 1994-09-28
KR950000958B1 (ko) 1995-02-06

Similar Documents

Publication Publication Date Title
KR920006975A (ko) 반도체 메모리 회로
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR910002963B1 (ko) 고집적 밀도를 가능케하는 dram용 데이터 입출력 회로
JPH0612632B2 (ja) メモリ回路
KR0167687B1 (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
US5561626A (en) Semiconductor memory with hierarchical bit lines
KR860003604A (ko) 반도체 메모리 장치
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
JP2900854B2 (ja) 半導体記憶装置
JPH0325875B2 (ko)
US5982692A (en) Bit line boost amplifier
KR970003244A (ko) 반도체 메모리 장치
US6314038B1 (en) Semiconductor memory device for reducing parasitic resistance of the I/O lines
KR950001773A (ko) 반도체 메모리 장치
KR900008523A (ko) 반도체 메모리 소자
US6212120B1 (en) Semiconductor memory device with less power consumption
KR880014569A (ko) 반도체 기억장치
KR980004981A (ko) 다뱅크구조에서 데이터 입출력라인 로딩 축소장치
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
KR100267132B1 (ko) 반도체 기억장치
KR920005150A (ko) 씨모오스디램의 센스 앰프 구성방법
KR960012725A (ko) 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로
US5757701A (en) Semiconductor memory device having serial access port
KR940006266A (ko) 반도체 기억장치
JP2584102B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee