KR840005885A - 다이나믹형 mosram - Google Patents

다이나믹형 mosram Download PDF

Info

Publication number
KR840005885A
KR840005885A KR1019830003037A KR830003037A KR840005885A KR 840005885 A KR840005885 A KR 840005885A KR 1019830003037 A KR1019830003037 A KR 1019830003037A KR 830003037 A KR830003037 A KR 830003037A KR 840005885 A KR840005885 A KR 840005885A
Authority
KR
South Korea
Prior art keywords
complementary
address signal
signal
column
common
Prior art date
Application number
KR1019830003037A
Other languages
English (en)
Inventor
테즈로우 마즈모도
Original Assignee
미쓰다 가쓰씨게
가부시기 가이샤히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰씨게, 가부시기 가이샤히다찌세이사꾸쇼 filed Critical 미쓰다 가쓰씨게
Publication of KR840005885A publication Critical patent/KR840005885A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

다이나믹형 MOSRAM
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 실시예를 도시한 회로블록도.
제2도는 그 구체적 실시예를 도시한 회로도.
제3도는 그 어드 레스 설정 동작을 설명하기 위한 타이밍도.

Claims (4)

  1. 다이나믹형 MOSRAM은, 입력 어드레스 신호에 기인하여 이들 신호에 대응한 상보로우 어드레스 신호를 제1내부 타이밍 신호에 동기해서 형성하기 위한 로우 어드레스 버퍼, 상기 로우 어드레스 신호에 대해서 시계열적으로 다중화 되어 입력되고, 컬럼 어드레스 신호에 기인해서 이들 신호에 대응한 상보 컬럼 어드레스 신호를 제2의 내부 타이밍 신호에 동기해서 형성하기 위한 컬럼 어드레스 버퍼, 상기 상보 로우 어드레스 신호와 상기 상보 컬럼 어드레스 신호선을 상기 제1 및 제2의 내부 타이밍 신호에 동기해서 공통 상보 어드레스 신호선에 시계열적으로 다중화 해서 송출하기 위한 멀티 플렉서, 상기 공통 상보 어드레스 신호선에 송출된 상보 로우어드레스 신호에 기인하여, 워드선 선택 신호를 형성하기 위한 로우 데코우더 및 상기 공통 상보 어드레스 신호선에 송출된 상보 컬럼 어드레스 신호에 기인해서 데이터선 선택 신호를 형성하기 위한 컬럼 데코우더와를 함유한다.
  2. 특허청구 범위 제3항의 다이나믹형 MOSRAM은, 그위에 상기 공통 상보 어드레스 신호선에 송출된 상보 로우 어드레스 신호를 선택적으로 로우 데코우더에 전송하기 위한 전송게이트 회로를 함유한다.
  3. 특허청구 범위 제2항의 다이나믹형 MOSRAM에 있어서, 상기 컬럼 데코우더는, 상기 공통 상보 어드레스 신호선에 상보 컬럼 어드레스 신호가 송출되고 있을때에만 동작 하도록 제어 된다.
  4. 특허청구 범위 제3항의 다이나믹형 MOSRAM은, 그 위에 메모리셀의 입출력 단자가 결합된 데이터선과, 상기 공통 상보 어드레스 신호선과를 그 소오스 드레인통로에 의해서 결합하기 위한 스위치 MOSFET, 및 상기 컬럼 데코우더의 출력 신호를 랫치 하여 그 신호를 상기 스위치 MOSFET의 게이트에 인가하기 위한 랫치회로와를 함유하고, 메모리 셀에 대한 입출력 신호가 상기 공통 상보 어드레스 신호선에 의해서 전송된다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830003037A 1982-09-22 1983-07-04 다이나믹형 mosram KR840005885A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP163887 1982-09-22
JP57163887A JPS5954096A (ja) 1982-09-22 1982-09-22 ダイナミツク型ｍｏｓｒａｍ

Publications (1)

Publication Number Publication Date
KR840005885A true KR840005885A (ko) 1984-11-19

Family

ID=15782682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830003037A KR840005885A (ko) 1982-09-22 1983-07-04 다이나믹형 mosram

Country Status (6)

Country Link
JP (1) JPS5954096A (ko)
KR (1) KR840005885A (ko)
DE (1) DE3333974A1 (ko)
FR (1) FR2533349B1 (ko)
GB (1) GB2127596A (ko)
IT (1) IT1168282B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3427454A1 (de) * 1984-07-25 1986-01-30 Siemens AG, 1000 Berlin und 8000 München Integrierte schaltung fuer einen in komplementaerer schaltungstechnik aufgebauten dynamischen halbleiterspeicher
JPS6212991A (ja) * 1985-07-10 1987-01-21 Fujitsu Ltd 半導体記憶装置
US4792929A (en) * 1987-03-23 1988-12-20 Zenith Electronics Corporation Data processing system with extended memory access
US5173878A (en) * 1987-11-25 1992-12-22 Kabushiki Kaisha Toshiba Semiconductor memory including address multiplexing circuitry for changing the order of supplying row and column addresses between read and write cycles
KR930008838A (ko) * 1991-10-31 1993-05-22 김광호 어드레스 입력 버퍼
KR0120592B1 (ko) * 1994-09-09 1997-10-20 김주용 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
KR0145852B1 (ko) * 1995-04-14 1998-11-02 김광호 반도체메모리소자의 어드레스버퍼
GB9902561D0 (en) * 1999-02-06 1999-03-24 Mitel Semiconductor Ltd Synchronous memory
KR102465540B1 (ko) 2017-05-18 2022-11-11 삼성전자주식회사 약액 공급 장치 및 이를 구비하는 반도체 처리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914827B2 (ja) * 1976-08-23 1984-04-06 株式会社日立製作所 アドレス選択システム
JPS5381021A (en) * 1976-12-27 1978-07-18 Nippon Telegr & Teleph Corp <Ntt> Address input circuit
JPS5575899U (ko) * 1978-11-20 1980-05-24
JPS57118599U (ko) * 1981-01-14 1982-07-23
US4541078A (en) * 1982-12-22 1985-09-10 At&T Bell Laboratories Memory using multiplexed row and column address lines

Also Published As

Publication number Publication date
IT8322952A0 (it) 1983-09-21
FR2533349A1 (fr) 1984-03-23
GB8324526D0 (en) 1983-10-12
DE3333974A1 (de) 1984-03-22
JPH0379799B2 (ko) 1991-12-19
JPS5954096A (ja) 1984-03-28
FR2533349B1 (fr) 1991-09-06
IT8322952A1 (it) 1985-03-21
GB2127596A (en) 1984-04-11
IT1168282B (it) 1987-05-20

Similar Documents

Publication Publication Date Title
KR850004684A (ko) 반도체 기억 장치
KR860002870A (ko) 집적회로 장치
KR920022676A (ko) 전자 플립-플롭 회로
KR840005886A (ko) 반도체 기억 장치
KR890008836A (ko) 메모리 장치
KR890010906A (ko) 스태틱 ram의 출력회로
KR850002637A (ko) 반도체 기억장치
KR860001482A (ko) Ic 장치
KR840005885A (ko) 다이나믹형 mosram
KR890007504A (ko) 논리 연산회로
KR840005958A (ko) 디지탈 전송시스템의 정열기
KR860003605A (ko) 반도체 메모리 장치
KR930001229A (ko) 반도체 메모리 장치
KR860002825A (ko) 동기 버퍼 회로
KR890007430A (ko) 반도체 장치의 출력회로
KR850008567A (ko) 반도체 집적회로
KR930005033A (ko) 불휘발성 메모리회로
KR840000941A (ko) 다이나믹형 mos 메모리 장치
KR890005996A (ko) 동기 플립플롭회로
KR850006802A (ko) 데이터 전송 장치
KR850005704A (ko) 기억장치용 신호전달회로
KR850004690A (ko) 펄스 발신 회로
SE7908640L (sv) Tidsmultiplexstromstellarkrets
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR890007286A (ko) 제어신호 출력회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid