KR960019298A - 반도체 소자의 신호 변환장치 - Google Patents
반도체 소자의 신호 변환장치 Download PDFInfo
- Publication number
- KR960019298A KR960019298A KR1019940031552A KR19940031552A KR960019298A KR 960019298 A KR960019298 A KR 960019298A KR 1019940031552 A KR1019940031552 A KR 1019940031552A KR 19940031552 A KR19940031552 A KR 19940031552A KR 960019298 A KR960019298 A KR 960019298A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- memory cell
- signal
- data
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 소자의 내부 어드레스신호 변환장치(내부 데이타 신호)에 관한 것으로, 디램의 동작시 어드레스(데이타)의 변화가 동일한 어드레스(데이타)를 사용하면서 빈번히 변하는 경우에 자주 사용되는 어드레스 신호(데이타 신호)를 메모리 셀에 기억시켜 두었다가 새로운 어드레스(데이타)의 변환에서 상기 메모리셀에 저장된 어드레스(데이타)를 발생시켜 내부를 동작시키도록 회로를 구현함으로써, 모든 어드레스(데이타)를 입력시키지 않고도 단순히 몇개의 어드레스 신호(데이타 신호)만을 구동시켜 원하는 데이타를 선택하도록 하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 내부 어드레스신호 변환장치의 개념도.
Claims (10)
- 반도체 메모리 소자에 있어서, 다수의 외부 어드레스 신호를 입력하기 위한 어드레스 입력버퍼 수단과, 상기 입력된 다수의 외부 어드레스 신호를 저장하기 위한 다수의 메모리 셀 수단과, 상기 입력된 외부 어드레스 신호를 저장하기 위해 특정 메모리 셀을 선택하기 위한 라이트 디코더 수단과, 상기 특정 메모리 셀에 저장된 어드레스 신호를 읽기 위해 특정 메모리 셀을 선택하기 위한 리드 디코더 수단과, 상기 외부 어드레스 신호 및 상기 메모리 셀에 저장된 어드레스 신호를 절환하여 어드레스 발생수단으로 전달하기 위한 제1멀티플렉스 수단과, 상기 제1멀티플렉스 수단의 절환동작을 제어하기 위한 멀티플렉스 제어수단을 구비하는 것을 특징으로 하는 내부 어드레스 신호 변환장치.
- 제1항에 있어서, 상기 메모리셀 수단으로부터 출력된 어드레스 신호를 연속적인 내부 어드레스 신호로 발생시키기 위한 어드레스 발생수단과, 상기 외부 어드레스 신호 및 상기 어드레스 발생수단으로부터 출력된 내부 어드레스 신호를 절환하여 출력단자로 출력하기 위한 제2멀티플렉스 수단과, 상기 제2멀티플렉스 수단의 절환동작을 제어하기 위한 멀티플렉스 제어수단을 추가로 구비하는 것을 특징으로 하는 내부 어드레스 신호 변환장치.
- 제2항에 있어서, 상기 어드레스 발생수단은, 상기 셀 블럭 수단으로 하여금 데이타를 순차적으로 리드하도록 순차 어드레스를 발생하는 것을 특징으로 하는 내부 어드레스 신호 변환장치.
- 제2항에 있어서, 상기 제2멀티플렉스 수단은, 제1의 동작에서는 상기 어드레스 입력 버퍼수단으로부터의 어드레스 신호를 출력단자로 전달하고, 제2의 동작에서는 상기 어드레스 발생수단으로부터 출력된 신호를 출력단자로 전달하는 것을 특징으로 하는 내부 어드레스 신호 변환장치.
- 제1항에 있어서, 상기 메모리셀 수단은, 상기 어드레스 입력 버퍼수단으로부터의 입력된 어드레스 신호가 n개인 경우 n개의 메모리 장치를 가지고 있는 k(k=1,2,3…)개의 셀로 구성된 것을 특징으로 하는 내부 어드레스 신호 변환장치.
- 제1항에 있어서, 상기 메모리셀 수단은, 라이트 동작에서는 입력되는 어드레스 신호가 데이타 신호 핀에 의해서 선택된 메모리 셀에 상기 어드레스를 저장하고, 리드 동작에서는 상기 어드레스 입력 버퍼수단으로부터 입력된 어드레스 신호에 의해 선택되는 메모리 셀에 저장된 어드레스 신호를 출력하는 것을 특징으로 하는 내부 어드레스 신호 변환장치.
- 제1항에 있어서, 상기 제1멀티플렉스 수단은, 제1의 동작에서는 상기 어드레스 입력 버퍼수단으로부터의 어드레스 신호를 상기 어드레스 발생수단으로 전달하고, 제2의 동작에서는 상기 셀 블럭 수단으로부터의 저장된 어드레스 신호를 상기 어드레스 발생수단으로 전달하는 것을 특징으로 하는 내부 어드레스 신호 변환장치.
- 반도체 메모리 장치에 있어서, 다수의 외부 데이타 신호를 입력하기 위한 데이타 입력버퍼 수단과, 상기 입력된 다수의 외부 데이타 신호를 저장하기 위한 다수의 메모리셀 수단과, 상기 입력된 외부 데이타 신호를 저장하기 위해 특정 메모리 셀을 선택하기 위한 라이트 디코더 수단과, 상기 특정 메모리 셀에 저장된 데이타 신호를 읽기 위해 특정 메모리 셀을 선택하기 위한 리드 디코더 수단과, 상기 외부 데이타 신호 및 상기 메모리 셀에 저장된 데이타 신호를 절환하여 데이타 발생수단으로 전달하기 위한 제1멀티플렉스 수단과, 상기 제1멀티플렉스 수단의 절환동작을 제어하기 위한 멀티플렉스 제어수단을 구비하는 것을 특징으로 하는 내부 데이타 신호 변환장치.
- 제8항에 있어서, 상기 메모리셀 수단으로부터 출력된 데이타 신호를 연속적인 내부 데이타 신호로 발생시키기 위한 데이타 발생수단과, 상기 외부 데이타 신호 및 상기 데이타 발생수단으로부터 출력된 내부 데이타 신호를 절환하여 출력단자로 출력하기 위한 제2멀티플렉스 수단과, 상기 제2멀티플렉스 수단의 절환동작을 제어하기 위한 멀티플렉스 제어수단을 추가로 구비하는 것을 특징으로 하는 내부 데이타 신호 변환장치.
- 제8항에 있어서, 상기 메모리셀 수단은, 라이트 동작에서는 입력되는 데이타 신호가 어드레스에 의해 선택된 메모리 셀에 상기 데이타를 저장하고, 리드 동작에서는 상기 데이타 입력 버퍼수단으로부터 입력된 데이타 신호에 의해 선택되는 메모리 셀에 저장된 데이타 신호를 출력하는 것을 특징으로 하는 내부 데이타 신호 변환장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031552A KR100314149B1 (ko) | 1994-11-28 | 1994-11-28 | 반도체소자의신호변환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031552A KR100314149B1 (ko) | 1994-11-28 | 1994-11-28 | 반도체소자의신호변환장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019298A true KR960019298A (ko) | 1996-06-17 |
| KR100314149B1 KR100314149B1 (ko) | 2001-12-28 |
Family
ID=37531381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940031552A KR100314149B1 (ko) | 1994-11-28 | 1994-11-28 | 반도체소자의신호변환장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100314149B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016083865A1 (zh) | 2014-11-25 | 2016-06-02 | 三星电子株式会社 | 基于概率信息检测半导体存储器的被最频繁存取的地址的方法 |
-
1994
- 1994-11-28 KR KR1019940031552A patent/KR100314149B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100314149B1 (ko) | 2001-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920013462A (ko) | 반도체 기억장치 | |
| KR850004684A (ko) | 반도체 기억 장치 | |
| KR880013168A (ko) | 반도체 기억장치 | |
| KR970067348A (ko) | 향상된 동기식 판독 및 기록 가능한 반도체 메모리 | |
| KR940007884A (ko) | 반도체 장치 | |
| US4564926A (en) | Information memory device with address multiplexing | |
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR860009422A (ko) | 기억회로 | |
| KR930020459A (ko) | 간단화된 제어하에서 필요한 데이터를 융통성좋게 출력할 수 있는 반도체 메모리장치 및 동작방법 | |
| KR960015230A (ko) | 반도체 기억 장치 | |
| KR920006974A (ko) | 다이너믹형 반도체기억장치 | |
| KR920003314A (ko) | 반도체 메모리장치 | |
| KR890016462A (ko) | 제어 데이타 발생 장치 | |
| KR960019298A (ko) | 반도체 소자의 신호 변환장치 | |
| KR970051398A (ko) | 메모리 장치의 테스트 회로 | |
| KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
| KR980004958A (ko) | 반도체 메모리 장치 | |
| KR940026964A (ko) | 반도체 메모리 장치 | |
| KR960038988A (ko) | 반도체메모리소자의 어드레스버퍼 | |
| KR920020491A (ko) | 반도체기억장치의 독출회로 | |
| JPH0855077A (ja) | 情報利用回路 | |
| KR970049609A (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| JP2978253B2 (ja) | 半導体記憶装置 | |
| JPS54123841A (en) | Semiconductor integrated memory element | |
| KR970023424A (ko) | 반도체 메모리 장치의 마스킹 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |