JP2978253B2 - 半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シリアル入出力ポー
トを有する半導体記憶装置に関するものである。

【０００２】

【従来の技術】半導体記憶装置の高集積化に対する改善
・工夫には様々なものがあるが、特にシリアル入出力ポ
ートを有し、映像信号などの高速動作を必要とする処理
に使われる半導体記憶装置に対しては、その高速動作に
よる大消費電力をいかに低減するか、また、シリアル入
出力どうさにかかる回路の複雑さをいかに簡素化するか
は大きな問題といえる。

【０００３】従来のシリアル入出力ポートを有する半導
体記憶装置の構成を図３に示す。図３において、１はメ
モリセルアレイ、３はシリアル・パラレル変換部、５は
パラレル・シリアル変換部、８はリード用アドレスカウ
ンタ、９はライト用アドレスカウンタ、１０はデコーダ
およびコラム選択ゲート、１１はリードライト制御ゲー
ト、１２はリードライトアドレス切換回路、１３はリー
ドライトリフレッシュ制御クロック発生回路である。

【０００４】以上のように構成された半導体記憶装置の
動作について、図３および図４を参照しながら説明す
る。なお、図４は各部における信号のタイミングチャー
トである。まず、ライト動作時には、リードライト切換
信号ｋをライトモードにすることで、シリアル・パラレ
ル変換部３に入力されたデータは、リードライトリフレ
ッシュ制御クロック発生回路１３から発生されたライト
用の動作制御クロックｎにより、リードライト制御ゲー
ト１１を通過する。つぎに、リードライトアドレス切換
回路１２において、ライト用アドレスカウンタ９から入
力されたライトコラムアドレス信号ｉがコラム選択信号
ｍとしてデコーダおよびコラム選択ゲート１０へ出力さ
れ、ライト用アドレスカウンタ９により選択されたコラ
ムのコラム選択ゲートがオンになる。そして、コラム選
択ゲートを通過し、メモリセルアレイ１へ書き込まれ
る。

【０００５】また、リード動作時には、リードライト切
換信号ｋをリードモードにすることで、リードライトア
ドレス切換回路１２において、リード用アドレスカウン
タ９から入力されたリードコラムアドレス信号ｊがコラ
ム選択信号ｍとしてデコーダおよびコラム選択ゲート１
０へ出力され、リード用アドレスカウンタ８により選択
されたコラムのコラム選択ゲートがオンになる。そし
て、選択されたコラムアドレスのデータがメモリセルア
レイ１からコラム選択ゲートを通過する。つぎに、リー
ドライトリフレッシュ制御クロック発生回路１３から発
生されたリード用の動作制御クロックｎにより、リード
ライト制御ゲート１１を通過し、パラレル・シリアル変
換部５に転送されてシリアルにデータ出力される。

【０００６】さらに、リフレッシュ動作時には、リフレ
ッシュ制御信号ｌをリードライトリフレッシュ制御クロ
ック発生回路１３に入力することで、動作制御クロック
ｎは発生せず、リードライト制御ゲート１１はオフとな
り、データはリフレッシュされる。

【０００７】

【発明が解決しようとする課題】しかしながら上記従来
の構成によれば、デコーダおよびコラム選択ゲート１０
のコラム選択ゲートとシリアル・パラレル変換部３およ
びパラレル・シリアル変換部５との間にリードライト制
御ゲート１１が必要になり、このためコラム選択ゲート
とシリアル・パラレル変換部３およびパラレル・シリア
ル変換部５との間配線容量も増え、さらに中間アンプや
バッファも必要となり、消費電力の増大の原因となって
いた。

【０００８】また、リード，ライトおよびリフレッシュ
の動作モードに応じて、リードライト制御ゲート１１や
中間アンプ，バッファを駆動する動作制御クロックｎを
変えなければならず、回路が複雑になっていた。この発
明の目的は、低消費電力化および回路の簡素化を実現す
ることができる半導体記憶装置を提供することである。

【０００９】

【課題を解決するための手段】この発明の半導体記憶装
置は、メモリセルアレイとシリアル・パラレル変換部と
パラレル・シリアル変換部とライトコラム選択ゲートと
リードコラム選択ゲートと第１手段と第２手段とを備え
ている。シリアル・パラレル変換部は入力されたシリア
ルデータをパラレルデータに変換してメモリセルアレイ
へ転送するものであり、パラレル・シリアル変換部はメ
モリセルアレイから転送されたパラレルデータをシリア
ルデータに変換して出力するものである。

【００１０】ライトコラム選択ゲートはシリアル・パラ
レル変換部とメモリセルアレイとの間に挿入し、リード
コラム選択ゲートはパラレル・シリアル変換部とメモリ
セルアレイとの間に挿入してある。第１手段は、ライト
動作時に、選択されたコラムアドレスに対応するライト
コラム選択ゲートをオンにするライトコラム選択信号を
発生し、ライト転送タイミング制御クロックに応じて、
ライトコラム選択信号をライトコラム選択ゲートに出力
するようになっている。

【００１１】また、第２手段は、リード動作時に、選択
されたコラムアドレスに対応するリードコラム選択ゲー
トをオンにするリードコラム選択信号を発生し、リード
転送タイミング制御クロックに応じて、リードコラム選
択信号をリードコラム選択ゲートに出力するようになっ
ている。さらに、第１手段および第２手段は、リフレッ
シュ動作時には、前記ライトコラム選択信号および前記
リードコラム選択信号のいずれをも発生しないようにな
っている。 また、ライト転送タイミング制御クロックお
よびリード転送タイミング制御クロックはいずれも動作
モードと無関係に生成されている。

【００１２】

【作用】この発明の構成によれば、ライト動作時には、
第１手段により、ライトコラム選択信号が発生され、ラ
イト転送タイミング制御クロックに応じて、ライトコラ
ム選択信号がライトコラム選択ゲートに出力されて、選
択されたコラムアドレスに対応するライトコラム選択ゲ
ートがオンになる。そして、シリアル・パラレル変換部
に入力されたシリアルデータはパラレルデータに変換さ
れ、ライトコラム選択ゲートを介してメモリセルアレイ
へ転送される。

【００１３】また、リード動作時には、第２手段によ
り、リードコラム選択信号が発生され、リード転送タイ
ミング制御クロックに応じて、リードコラム選択信号が
リードコラム選択ゲートに出力されて、選択されたコラ
ムアドレスに対応するリードコラム選択ゲートがオンに
なる。そして、メモリセルアレイからリードコラム選択
ゲートを介してパラレルデータがパラレル・シリアル変
換部へ転送され、シリアルデータに変換されて出力され
る。

【００１４】

【実施例】この発明の一実施例について図面を参照しな
がら説明する。図１はこの発明の一実施例の半導体記憶
装置の構成図である。図１において、１はメモリセルア
レイ、２はライトコラム選択ゲート、３はシリアル・パ
ラレル変換部、４はリードコラム選択ゲート、５はパラ
レル・シリアル変換部、７はデコーダ、８はリード用ア
ドレスカウンタ、９はライト用アドレスカウンタ、Ａは
第１手段、Ｂは第２手段である。

【００１５】以上のように構成された半導体記憶装置の
動作について、図１および図２を参照しながら説明す
る。なお、図２は各部における信号のタイミングチャー
トである。まず、ライト動作時には、ライトコラム選択
イネーブル信号ｇを“Ｈ（ハイレベル）”にし、リード
コラム選択ゲートイネーブル信号ｈを“Ｌ（ローレベ
ル）”とすることで、ライト用アドレスカウンタ９およ
びデコーダ７により選択されたコラムのライトコラム選
択ゲート２をオンにするライトコラム選択信号ａのみ有
効にする。このライトコラム選択信号ａは、ライト転送
タイミング制御クロックｃの発生期間中のみ出力され、
ライトコラム選択ゲート入力ｅとなる。そして、ライト
コラム選択ゲート入力ｅにより選択されたコラムのライ
トコラム選択ゲート２がオンとなる。ライトコラム選択
ゲート２がオンになれば、シリアル・パラレル変換部３
にシリアルに入力されたデータがメモリセルアレイ１に
書き込まれる。

【００１６】また、リード動作時には、ライトコラム選
択イネーブル信号ｇを“Ｌ（ローレベル）”にし、リー
ドコラム選択ゲートイネーブル信号ｈを“Ｈ（ハイレベ
ル）”とすることで、リード用アドレスカウンタ８およ
びデコーダ７により選択されたコラムのリードコラム選
択ゲート４をオンにするリードコラム選択信号ｂのみ有
効にする。このリードコラム選択信号ｂは、リード転送
タイミング制御クロックｄの発生期間中のみ出力され、
リードコラム選択ゲート入力ｆとなる。そして、リード
コラム選択ゲート入力ｆにより選択されたコラムのリー
ドコラム選択ゲート４がオンとなる。リードコラム選択
ゲート４がオンになれば、選択されたコラムアドレスの
データがメモリセルアレイ１からパラレル・シリアル変
換部５へ転送されシリアルにデータ出力される。

【００１７】さらに、リフレッシュ動作時には、ライト
コラム選択イネーブル信号ｇとリードコラム選択ゲート
イネーブル信号ｈとを、どちらも“Ｌ（ローレベル）”
にすることで、転送タイミング制御クロックｃ，ｄの発
生にかかわらず、ライトコラム選択ゲート２およびリー
ドコラム選択ゲート４はオフとなり、データはリフレッ
シュされる。

【００１８】なお、ライト転送タイミング制御クロック
ｃおよびリード転送タイミング制御クロックｄは、図２
に示すように、動作モードに関係なくそれぞれ一定のク
ロックである。以上のようにこの実施例によれば、ライ
トコラム選択ゲート２とシリアル・パラレル変換部３と
を直結し、また、リードコラム選択ゲート４とパラレル
・シリアル変換部５とを直結したことにより、ライトコ
ラム選択ゲート２とシリアル・パラレル変換部３間およ
びリードコラム選択ゲート４とパラレル・シリアル変換
部５間の配線容量が小さくなり、低消費電力化を実現す
ることができる。

【００１９】さらに、ライト転送タイミング制御クロッ
クｃおよびリード転送タイミング制御クロックｄは、動
作モードに関係なくそれぞれ一定のクロックでよいた
め、回路の簡素化を実現することができる。

【００２０】

【発明の効果】この発明の半導体記憶装置は、ライトコ
ラム選択ゲートをシリアル・パラレル変換部とメモリセ
ルアレイとの間に挿入し、リードコラム選択ゲートをパ
ラレル・シリアル変換部とメモリセルアレイとの間に挿
入することにより、ライトコラム選択ゲートとシリアル
・パラレル変換部との直結およびリードコラム選択ゲー
トとパラレル・シリアル変換部との直結ができ、ライト
コラム選択ゲートとシリアル・パラレル変換部間および
リードコラム選択ゲートとパラレル・シリアル変換部間
の配線容量が小さくなるため、低消費電力化を実現する
ことができる。

【００２１】さらに、第１手段により、ライト動作時に
ライトコラム選択信号が発生され、ライト転送タイミン
グ制御クロックに応じてライトコラム選択ゲートに出力
される。また、第２手段により、リード動作時にリード
コラム選択信号が発生され、リード転送タイミング制御
クロックに応じてリードコラム選択ゲートに出力され
る。この結果、動作モードに関係なく、一定のライト転
送タイミング制御クロックおよびリード転送タイミング
制御クロックを発生させればよく、回路を簡素化するこ
とができる。また、リフレッシュ動作時には、ライトコ
ラム選択信号およびリードコラム選択信号のいずれも発
生されず、リフレッシュ動作時のための制御回路を設け
る必要がなく、回路を簡素化することができる。

【図面の簡単な説明】

【図１】この発明の一実施例の半導体記憶装置の構成図
である。

【図２】図１に示す半導体記憶装置の各部における信号
のタイミングチャートである。

【図３】従来の半導体記憶装置の構成図である。

【図４】図３に示す半導体記憶装置の各部における信号
のタイミングチャートである。

【符号の説明】

１ メモリセルアレイ ２ ライトコラム選択ゲート ３ シリアル・パラレル変換部 ４ リードコラム選択ゲート ５ パラレル・シリアル変換部 Ａ 第１手段 Ｂ 第２手段 ａ ライトコラム選択信号 ｂ リードコラム選択信号

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 メモリセルアレイと、 入力されたシリアルデータをパラレルデータに変換して
   前記メモリセルアレイへ転送するシリアル・パラレル変
   換部と、 前記メモリセルアレイから転送されたパラレルデータを
   シリアルデータに変換して出力するパラレル・シリアル
   変換部と、 前記シリアル・パラレル変換部と前記メモリセルアレイ
   との間に挿入したライトコラム選択ゲートと、 前記パラレル・シリアル変換部と前記メモリセルアレイ
   との間に挿入したリードコラム選択ゲートと、 ライト動作時に、選択されたコラムアドレスに対応する
   前記ライトコラム選択ゲートをオンにするライトコラム
   選択信号を発生し、動作モードと無関係に生成されるラ
   イト転送タイミング制御クロックに応じて、前記ライト
   コラム選択信号を前記ライトコラム選択ゲートに出力す
   る第１手段と、 リード動作時に、選択されたコラムアドレスに対応する
   前記リードコラム選択ゲートをオンにするリードコラム
   選択信号を発生し、動作モードと無関係に生成されるリ
   ード転送タイミング制御クロックに応じて、前記リード
   コラム選択信号を前記リードコラム選択ゲートに出力す
   る第２手段とを備え、 前記第１手段および前記第２手段は、リフレッシュ動作
   時には、前記ライトコラム選択信号および前記リードコ
   ラム選択信号のいずれをも発生しないことを特徴とする
   半導体記憶装置。