KR970031324A - 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼(Bidirectional buffer with the programmability of direction and logical functionality) - Google Patents

인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼(Bidirectional buffer with the programmability of direction and logical functionality) Download PDF

Info

Publication number
KR970031324A
KR970031324A KR1019950042070A KR19950042070A KR970031324A KR 970031324 A KR970031324 A KR 970031324A KR 1019950042070 A KR1019950042070 A KR 1019950042070A KR 19950042070 A KR19950042070 A KR 19950042070A KR 970031324 A KR970031324 A KR 970031324A
Authority
KR
South Korea
Prior art keywords
inverting
inverter
bidirectional buffer
input signal
input
Prior art date
Application number
KR1019950042070A
Other languages
English (en)
Other versions
KR0155322B1 (ko
Inventor
박영수
조한진
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950042070A priority Critical patent/KR0155322B1/ko
Publication of KR970031324A publication Critical patent/KR970031324A/ko
Application granted granted Critical
Publication of KR0155322B1 publication Critical patent/KR0155322B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 집적회로에서 인버팅 기능을 갖는 프로그램이 가능한 양방향성 버퍼에 관한 것으로서, 소정 갯수로 입력되는 제어신호의 논리레벨에 따라 스위칭하는 스위칭 수단과, 스위칭 수단에 의해 출력된 입력신호를 인버팅하여 양방향으로 출력하는 인버팅 수단으로 구성되어 임계경로의 지연시간을 줄일 수 있고 칩의 성능을 향상시킬 수가 있는 것이다.

Description

인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼(Bidirectional buffer with the programmability of direction and logical functionality)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼의 회로도.
제 2 도는 본 발명을 적용한 실시예의 회로도.

Claims (5)

  1. 소정 갯수로 입력되는 제어신호의 논리레벨에 따라 스위칭하는 스위칭 수단과, 상기 스위칭 수단에 의해 출력된 입력신호를 인버팅하여 양방향으로 출력하는 인버팅 수단으로 구성된 인버팅 기능을 갖는 프로그램이 가능한 양방향성 버퍼.
  2. 제1항에 있어서, 상기 스위칭 수단은 입력되는 제어신호(A,B)의 논리레벨이 하이일때 구동하는 제 1, 제2NMOS 트랜지스터와, 입력되는 제어신호(A,B)의 논리레벨이 로우일 때 구동하는 제 1, 제 2 PMOS 트랜지스터로 구성되고, 상기에서 입력되는 제어신호의 논리레벨이 서로 다를 때 상기 제 1 NMOS 트랜지스터 및 제 1 PMOS 트랜지스터가 동작하거나 또는 상기 제 2 NMOS 트랜지스터 및 제 2 PMOS 트랜지스터가 동작하는 것을 특징으로 하는 인버팅 기능을 갖는 프로그램이 가능한 양방향성 버퍼.
  3. 제1항 내지 제2항중 어느 하나에 있어서, 상기 인버팅 수단은 상기 제 1 NMOS 트랜지스터의 구동에 따라 제 1의 입력신호(X)를 인버팅하여 상기 제 2 NMOS 트랜지스터에 출력하는 제 1 인버터와, 상기 제 1 PMOS 트랜지스터의 구동에 따라 제 2의 입력신호(Y)를 인버팅하여 상기 제 2 PMOS 트랜지스터로 출력하는 제 2 인버터와, 입력되는 제어신호(A, B)의 논리레벨이 하이 및 로우일 일때 상기 제 1 인버터를 통해 출력된 제 1의 입력신호(X)를 인버팅하여 상기 제 1 PMOS 트랜지스터에 출력하고, 입력되는 제어신호(A,B)의 논리레벨이 로우 및 하이일 때 상기 제 2 NMOS 트랜지스터를 통해 출력된 제 2의 입력신호(Y)를 상기 제 2 인버터로 출력하는 제 3 인버터와, 제 2 인버터의 출력을 입력으로 하여 제 1 인버터의 값을 정해주는 제 4 인버터로 구성된 것을 특징으로 하는 인버팅 기능을 갖는 프로그램이 가능한 양방향성 버퍼.
  4. 제 3 항에 있어서, 상기 각 트랜지스터들은 CMOS 스위치로 구성될 수 있는 것을 특징으로 하는 인버팅 기능을 갖는 프로그램이 가능한 양방향성 버퍼.
  5. 제 1 항에 있어서, 상기 제어신호(선) A,B는 안티퓨즈에 연결하여 사용하는 것을 특징으로 하는 인버팅 기능을 갖는 프로그램이 가능한 양방향성 버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042070A 1995-11-17 1995-11-17 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼 KR0155322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042070A KR0155322B1 (ko) 1995-11-17 1995-11-17 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042070A KR0155322B1 (ko) 1995-11-17 1995-11-17 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼

Publications (2)

Publication Number Publication Date
KR970031324A true KR970031324A (ko) 1997-06-26
KR0155322B1 KR0155322B1 (ko) 1998-12-15

Family

ID=19434580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042070A KR0155322B1 (ko) 1995-11-17 1995-11-17 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼

Country Status (1)

Country Link
KR (1) KR0155322B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396893B1 (ko) * 2001-06-26 2003-09-02 삼성전자주식회사 메이크 링크(Ｍａｋｅ-Ｌｉｎｋ)를 이용한 제어 신호 발생회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396893B1 (ko) * 2001-06-26 2003-09-02 삼성전자주식회사 메이크 링크(Ｍａｋｅ-Ｌｉｎｋ)를 이용한 제어 신호 발생회로

Also Published As

Publication number Publication date
KR0155322B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR910014939A (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체 장치
KR920013441A (ko) 반도체집적회로
KR950013042A (ko) 역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로
KR950023885A (ko) 복수의 입력을 받아 그 중의 하나를 선택적으로 출력하는 전압 선택장치
KR100407842B1 (ko) 펄스정형기회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR910017768A (ko) 논리 출력 제어회로
KR970031324A (ko) 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼(Bidirectional buffer with the programmability of direction and logical functionality)
KR970067354A (ko) 어드레스 천이 검출 회로
KR970019061A (ko) 데이타 출력버퍼
KR950015377A (ko) 어드레스 천이 검출회로
KR930005367A (ko) 잡음제거회로
KR960038988A (ko) 반도체메모리소자의 어드레스버퍼
KR100304970B1 (ko) 인버터 회로
KR970013802A (ko) 출력 버퍼 회로
KR0122313Y1 (ko) 출력 버퍼
KR100452635B1 (ko) 엣지 검출기
KR980012901A (ko) 멀티플렉서
KR970701450A (ko) 광범위의 전원에서 동작하는데 적합한 저전압 바이씨모스 디지탈 지연 체인(Low-voltage BiCMOS digital delay chain suitable for operation over a wide power supply range)
KR970019079A (ko) 클럭버퍼(Clock Buffer)회로
KR960043517A (ko) 외부전압에 능동적인 입력버퍼
KR950022137A (ko) 버스 인터페이스 논리 집적 회로
KR19980058473A (ko) 반도체 메모리소자의 출력버퍼회로
KR960043511A (ko) 비교기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee