KR950013042A - 역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로 - Google Patents

역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로 Download PDF

Info

Publication number
KR950013042A
KR950013042A KR1019940025389A KR19940025389A KR950013042A KR 950013042 A KR950013042 A KR 950013042A KR 1019940025389 A KR1019940025389 A KR 1019940025389A KR 19940025389 A KR19940025389 A KR 19940025389A KR 950013042 A KR950013042 A KR 950013042A
Authority
KR
South Korea
Prior art keywords
state
transistors
buffer circuit
output buffer
logic
Prior art date
Application number
KR1019940025389A
Other languages
English (en)
Inventor
씨.폼스비 알란
김 경
Original Assignee
레이먼드 이. 프리쯔, 주니어
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이먼드 이. 프리쯔, 주니어, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 레이먼드 이. 프리쯔, 주니어
Publication of KR950013042A publication Critical patent/KR950013042A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

출력버퍼회로는 집적회로로 제공되는 신호의 그라운드/Vcc바운스 및 글리치를 현저하게 감소시키도록 제공된다. 회로는 장치의 출력에서 구동 전위를 제공하는 다수의 트랜지스터를 포함한다. 트랜지스터는 출풀력버퍼회로의 입력에서부터 출력까지 그 크기에 있어서 증가되도록 접속되어진다. 제어회로는 최대에서부터 최소 소자로 트랜지스터를 순차적으로 턴오프시키는 제어신호를 제공함으로써 출력버퍼회로에 의해 집적회로로 제공되는 신호의 Vcc바운스 및 글리치를 실질적으로 감소시키게 된다.

Description

역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 제4도의 출력버퍼회로의 보다 상세한 도면.
제6도는 제5도의 출려버퍼회로의 상세 타이밍도.

Claims (22)

  1. 제1상태에서 제2상태로 및 제2상태에서 제1상태로 상태를 변경하는 데이타 입력신호 및 인에이블 신호를 입력 단자에서 수신하고, 잡음에 있어서 현저하게 감소된 출력신호를 출력단자에 제공하는 출력버퍼회로로서, 상기 버퍼는, 상기 데이타 입력신호에 응답하여 출력단자에서 구동 전위를 제공하고, 입력단자에서 출력단자까지 각각의 트랜지스터의 크기가 선행하는 트랜지스터보다 크도록 병렬로 접속된 다수의 트랜지스터와, 데이타 입력신호에 응답하여 다수의 트랜지스터를 순차적으로 활성화시키는 다수의 제어신호를 제공하고, 각각의 다수의 트랜지스터에 접속되고, 제1상태에서 제2상태로의 입력 데이타 신호 상태의 변화에 응답하여 최대 크기에서부터 시작하여 최소 크기까지 순차적으로 다수의 트랜지스터를 턴오프시키는 제어 수단으로 구성되는 것을 특징으로 하는 출력버퍼회로.
  2. 제1항에 있어서, 제어수단은 제1제어회로 및 제2제어회로를 포함하고, 제1제어회로는 제2제어회로에 접속되고, 제2제어회로는 각각의 다수의 트랜지스터에 접속되고, 제1제어회로는 제1상태에서부터 제2상태로의 입력데이타 신호상태의 변화에 응답하여 다수의 트랜지스터가 최대 크기에서부터 시작하여 최소 크기까지 순차적으로 턴오프시키도록 다수의 트랜지스터를 턴오프시키도록 제2제어회로에 제1다수의 제어신호를 제공하는 것을 특징으로 하는 출력버퍼회로.
  3. 제2항에 있어서, 제1제어회로는 제1상태에서부터 제2상태로의 입력 데이타 신호 상태의 변화에 응답하여 다수의 트랜지스터를 턴 오프시키는 제1다수의 논리 수단을 포함하는 것을 특징으로 하는 출력버퍼회로.
  4. 제3항에 있어서, 제1다수의 논리 수단은 제1다수의 NOR 논리 게이트를 포함하는 것을 특징으로 하는 출력버퍼회로.
  5. 제2항에 있어서, 제2제어회로는 다수의 트랜지스터가 최대 크기에서부터 시작하여 최소 크기까지 순차적으로 턴 오프되도록 각각의 트랜지스터의 턴오프 사이에 제1다수의 사전결정된 시간지연을 제공하는 제1다수의 지연수단을 포함하는 것을 특징으로 하는 출력버퍼회로.
  6. 제5항에 있어서, 제1다수의 지연수단은 제1다수의 인버터를 포함하는 것을 특징으로 하는 출력버퍼회로.
  7. 제5항에 있어서, 제1다수의 지연수단은 제2다수의 NOR논리 게이트를 포함하는 것을 특징으로 하는 출력버퍼회로.
  8. 제2항에 있어서, 인에이블 신호 및 데이타 입력신호에 응답하여 입력 데이타 신호상태가 제2상태에서 제1상태로 변경될 때 제1제어회로를 턴오프시키는 논리 게이트를 포함하는 것을 특징으로 하는 출력버퍼회로.
  9. 제8항에 있어서, 제2제어회로는 제2상태에서 제1상태로의 입력 데이타 신호상태의 변화에 응답하여, 다수의 트랜지스터가 최소크기에서부터 시작하여 최대 크기까지 순차적으로 턴온되어지도록 다수의 트랜지스터를 턴온시키는 제3다수의 NOR논리 게이트로 구성된 제2다수의 논리 수단을 포함하는 것을 특징으로 하는 출력버퍼회로.
  10. 제9항에 있어서, 제2제어회로는 다수의 트랜지스터가 최소 크기에서부터 시작하여 최대 크기로 순차적으로 턴온되도록 각각의 트랜지스터의 턴온사이에 제2다수의 사전결정된 시간지연을 제공하는 제2다수의 지연수단을 포함하는 것을 특징으로 하는 출력버퍼회로.
  11. 제10항에 있어서, 제2다수의 지연수단은 제2다수의 인버터를 포함하는 것을 특징으로 하는 출력버퍼회로.
  12. 제10항에 있어서, 제2다수의 지연수단은 제4다수의 NOR논리 게이트를 포함하는 것을 특징으로 하는 출력버퍼회로.
  13. 제1상태에서 제2상태로 및 제2상태에서 제1상태로 상태가 변화하는 데이타 입력신호 및 인에이블 신호를 입력단자에서 수신하고, 잡음에 있어서 현저하게 감소된 출력신호를 출력단자에 제공하는 출력버퍼회로로, 상기 버퍼는, 데이타 입력신호에 응답하여 출력단자에서 구동 전위를 제공하고, 각각의 트랜지스터의 크기가 입력단자에서 출력단자까지 선행하는 트랜지스터보다 크도록 병렬로 접속된 다수의 트랜지스터와, 데이타 입력신호에 응답하여 다수의 트랜지스터를 순차적으로 활성화시키는 다수의 제어신호를 제공하고, 각각의 다수의 트랜지스터에 접속되고, 제1다수의 NOR논리 게이트 및 다수의 논리회로를 포함하는 제어회로로 구성되고, 제1다수의 NOR논리 게이트는 다수의 논리회로에 접속되고, 다수의 논리회로는 각각의 다수의 트랜지스터에 접속되고, 제1다수의 NOR논리 게이트는 제1상태에서 제2상태로의 입력 데이타 상태의 변화에 응답하여, 다수의 트랜지스터가 최대 크기에서부터 시작하여 최소 크기까지 순차적으로 턴오프하도록 다수의 트랜지스터를 턴오프하도록 다수의 제어신호를 다수의 논리회로에 제공하는 것을 특징으로 하는 출력버퍼회로.
  14. 제13항에 있어서, 다수의 논리회로는 다수의 트랜지스터가 최대 크기에서부터 시작하여 최소 크기까지 순차적으로 턴오프되도록 각각의 트랜지스터의 턴오프사이에 제1다수의 사전결정된 시간지연을 제공하는 제1다수의 지연회로를 포함하는 것을 특징으로 하는 출력버퍼회로.
  15. 제14항에 있어서, 제1다수의 지연회로는 제1다수의 인버터를 포함하는 것을 특징으로 하는 출력버퍼회로.
  16. 제14항에 있어서, 제1다수의 지연회로는 제2다수의 NOR 논리 게이트를 포함하는 것을 특징으로 하는 출력버퍼회로.
  17. 제13항에 있어서, 인에이블 신호 및 데이타 입력 신호에 응답하여 입력 데이타 신호상태가 제2상태에서 제1상태로 변화할 때 제1다수의 NOR 논리 게이트를 턴오프시키는 논리 게이트를 포함하는 것을 특징으로 하는 출력버퍼회로.
  18. 제17항에 있어서, 다수의 논리회로는 제3다수의 NOR논리 게이트를 포함하고, 제3다수의 NOR논리게이트는 제2상태에서 제1상태로 입력 데이타 상태변화에 응답하여, 다수의 트랜지스터가 최소크기에서부터 시작하여 최대 크기까지 순차적으로 턴온되도록 다수의 트랜지스터를 턴온시키는 것을 특징으로 하는 출력버퍼회로.
  19. 제18항에 있어서, 다수의 논리회로는 다수의 트랜지스터가 최소크기에서부터 시작하여 최대 크기까지 순차적으로 턴온되도록 각각의 트랜지스터의 턴온사이에 제2다수의 사전결정된 시간지연을 제공하는 제2다수의 지연회로를 포함하는 것을 특징으로 하는 출력버퍼회로.
  20. 제19항에 있어서, 제2다수의 지연회로는 제2다수의 인버터를 포함하는 것을 특징으로 하는 출력버퍼회로.
  21. 제1항에 있어서, 제2다수의 지연회로는 제4다수의 NOR논리 게이트를 포함하는 것을 특징으로 하는 출력버퍼회로.
  22. 제1상태에서 제2상태로 및 제2상태에서 제1상태로 상태가 변화하는 데이타 입력신호 및 인에이블 신호를 입력단자에서 수신하고, 잡음에 있어서 현저하게 감소된 출력신호를 출력단자에 제공하는 출력버퍼회로로, 상기 회로는, 데이타 입력신호에 응답하여 출력단자에서 구동 전위를 제공하고, 각각의 트랜지스터의 크기가 입력단자에서 출력단자까지 선행하는 트랜지스터보다 크도록 병렬로 접속된 다수의 트랜지스터와, 데이타 입력신호에 응답하여 다수의 트랜지스터를 순차적으로 활성화시키는 다수의 제어신호를 제공하고, 각각의 다수의 트랜지스터에 접속되고, 제1다수의 NOR논리 게이트 및 논리회로를 포함하는 제어회로와, 각각의 다수의 트랜지스터에 접속된 다수의 논리회로에 접속되고, 제1상태에서 제2상태로 입력 데이타 신호상태의 변화에 응답하여, 다수의 트랜지스터가 최대 크기에서부터 시작하여 최소 크기까지 순차적으로 턴오프되도록 다수의 트랜지스터를 턴오프시키도록 다수의 논리회로에 제1다수의 제어신호를 제공하는 제1다수의 NOR논리 게이트와, 제2상태에서 제1상태로 입력 데이타 신호상태의 변화에 응답하여, 다수의 트랜지스터가 최소 크기에서부터 시작하여 최대 크기까지 순차적으로 턴온되도록 다수의 트랜지스터를 턴온시키는 제2다수의 NOR 논리 게이트를 포함하는 다수의 NOR논리 게이트와, 인에이블 신호 및 데이타 입력신호에 응답하여, 입력 데이타 신호 상태변화가 제2상태에서 제1상태로 변화될 때, 제1다수의 NOR 논리 게이트를 턴오프시키는 논리 게이트로 구성되는 것을 특징으로 하는 출력버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940025389A 1993-10-06 1994-10-04 역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로 KR950013042A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/132,548 US5424653A (en) 1993-10-06 1993-10-06 Gradual on output buffer circuit including a reverse turn-off apparatus
US8/132548 1993-10-06

Publications (1)

Publication Number Publication Date
KR950013042A true KR950013042A (ko) 1995-05-17

Family

ID=22454544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025389A KR950013042A (ko) 1993-10-06 1994-10-04 역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로

Country Status (4)

Country Link
US (1) US5424653A (ko)
EP (1) EP0648020A3 (ko)
JP (1) JPH07212212A (ko)
KR (1) KR950013042A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897701A (ja) * 1994-09-21 1996-04-12 Mitsubishi Electric Corp 半導体回路
US5483188A (en) * 1994-09-27 1996-01-09 Intel Corporation Gil edge rate control circuit
US5859552A (en) * 1995-10-06 1999-01-12 Lsi Logic Corporation Programmable slew rate control circuit for output buffer
US5862390A (en) * 1996-03-15 1999-01-19 S3 Incorporated Mixed voltage, multi-rail, high drive, low noise, adjustable slew rate input/output buffer
US5717343A (en) * 1996-07-23 1998-02-10 Pericom Semiconductor Corp. High-drive CMOS output buffer with noise supression using pulsed drivers and neighbor-sensing
US5963047A (en) * 1996-07-23 1999-10-05 Pericom Semiconductor Corp. Noise supression using neighbor-sensing for a CMOS output buffer with a large DC current sink
DE19743284C1 (de) * 1997-09-30 1999-03-11 Siemens Ag Schaltungsanordnung zur Reduzierung von Störungen infolge des Schaltes eines Ausgangstreibers
US6043682A (en) * 1997-12-23 2000-03-28 Intel Corporation Predriver logic circuit
US6163174A (en) * 1998-05-26 2000-12-19 The University Of Rochester Digital buffer circuits
EP1110320B1 (de) * 1998-08-18 2003-11-05 Infineon Technologies AG Ausgangstreiberschaltung
KR100662172B1 (ko) * 1998-08-28 2006-12-27 마츠시타 덴끼 산교 가부시키가이샤 스위칭 레귤레이터 및 이를 이용한 엘에스아이 시스템
US7271626B1 (en) * 2004-10-27 2007-09-18 National Semiconductor Corporation Suppression of parasitic ringing at the output of a switched capacitor DC/DC converter
JP6042091B2 (ja) * 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
US20150028941A1 (en) * 2013-07-29 2015-01-29 Texas Instruments Incorporated Controlled power switch chain sequencing for both power up and power down of a power domain

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3172331D1 (en) * 1981-06-25 1985-10-24 Ibm Method and device for transmitting logic signals between micro chips
KR860001485B1 (ko) * 1982-09-13 1986-09-26 산요덴기 가부시기가이샤 애널로그스위치회로
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
US4725747A (en) * 1986-08-29 1988-02-16 Texas Instruments Incorporated Integrated circuit distributed geometry to reduce switching noise
US4885485A (en) * 1988-08-30 1989-12-05 Vtc Incorporated CMOS Output buffer providing mask programmable output drive current
DE3904901A1 (de) * 1989-02-17 1990-08-23 Texas Instruments Deutschland Integrierte gegentakt-ausgangsstufe
US5036222A (en) * 1990-02-22 1991-07-30 National Semiconductor Corporation Output buffer circuit with output voltage sensing for reducing switching induced noise
US5061864A (en) * 1990-06-18 1991-10-29 National Semiconductor Corporation Monophase logic
US5097149A (en) * 1990-07-02 1992-03-17 Micron Technology, Inc. Two stage push-pull output buffer circuit with control logic feedback for reducing crossing current, switching noise and the like
US5099148A (en) * 1990-10-22 1992-03-24 Sgs-Thomson Microelectronics, Inc. Integrated circuit having multiple data outputs sharing a resistor network
US5103118A (en) * 1990-11-19 1992-04-07 National Semiconductor Corporation High speed anti-undershoot and anti-overshoot circuit

Also Published As

Publication number Publication date
EP0648020A2 (en) 1995-04-12
US5424653A (en) 1995-06-13
EP0648020A3 (en) 1996-05-08
JPH07212212A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR920022295A (ko) 높은 출력 이득을 얻는 데이타 출력 드라이버
KR930007078A (ko) 출력버퍼 구동회로
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR950013042A (ko) 역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR930018726A (ko) 반도체 집적회로 장치
KR940017201A (ko) 데이타 출력 버퍼
KR940017190A (ko) 입력버퍼
KR970031348A (ko) 배타적 오아/노아게이트 회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
ATE326079T1 (de) Ausgangstreiber mit transistoren mit dünnen gateoxid
US5668488A (en) Input buffer for a high density programmable logic device
EP0487216B1 (en) Input buffer with noise filter
JP3487631B2 (ja) ドライバ回路を具える電子回路
US5751178A (en) Apparatus and method for shifting signal levels
JPS63100815A (ja) 出力バツフア回路
KR940017183A (ko) 데이타 출력버퍼
KR940020422A (ko) 반도체 메모리 장치의 출력 버퍼회로
KR100374547B1 (ko) 데이타출력버퍼회로
KR970019061A (ko) 데이타 출력버퍼
KR0157956B1 (ko) 출력 버퍼회로
KR940010511A (ko) 반도체 장치의 출력 포트회로
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
JPH0879046A (ja) 出力回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid