JP3598065B2 - スイッチングレギュレータおよびこれを用いたlsiシステム - Google Patents
スイッチングレギュレータおよびこれを用いたlsiシステム Download PDFInfo
- Publication number
- JP3598065B2 JP3598065B2 JP2000568186A JP2000568186A JP3598065B2 JP 3598065 B2 JP3598065 B2 JP 3598065B2 JP 2000568186 A JP2000568186 A JP 2000568186A JP 2000568186 A JP2000568186 A JP 2000568186A JP 3598065 B2 JP3598065 B2 JP 3598065B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- transistor
- transistors
- turned
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
Landscapes
- Dc-Dc Converters (AREA)
Description
技術分野
本発明は、スイッチングレギュレータに関する技術に属するものであり、特に、スイッチングノイズを低減する技術に属する。
【0002】
背景技術
近年、携帯電話やノート型パソコン等の携帯電子機器の普及にはめざましいものがある。これに伴い、半導体技術の分野において、低消費電力化技術は必須のものとなってきた。LSIの消費電力を抑えるためには、LSI自体の電源電圧を下げるのが効果的であり、このために、効率の高い電源電圧変換回路が必要となっている。
【0003】
スイッチングレギュレータは、その動作原理上、リニアレギュレータと比較してはるかに効率の高いレギュレータとして知られ、これまでに、様々な方式が研究開発されている。そして、LSIの動作高速化や低消費電力化に伴い、スイッチングレギュレータに対して、高効率化および高速スイッチング化の要求が、一層高まっている。
【0004】
図18は従来のスイッチングレギュレータであって、降圧型の同期整流方式スイッチング電源(DC/DCコンバータ)の基本回路構成を示す図である。直流電源1はこのスイッチングレギュレータの出力を生成するためのソースであり、チョッピングの対象である。直流電源1はその電源側が、P型MOSトランジスタによって構成された出力用スイッチングトランジスタ2のソース端子に接続され、そのGND側が、N型MOSトランジスタによって構成された整流用スイッチングトランジスタ3のソース端子に接続されている。
【0005】
図19は図18のスイッチングレギュレータの動作を示すタイミングチャートである。制御部5は出力電圧Voutと基準電圧Vrefとを比較し、この比較結果に基づいてスイッチングトランジスタ2,3のオン・オフ制御を行う。電圧比較器4が出力電圧Voutと基準電圧Vrefとを比較し、この比較結果を受けてパルス生成回路6はオン・オフ制御のためのパルス信号SCを出力する。この信号SCはスイッチングトランジスタ2,3のゲート駆動用バッファ8,9に与えられる。スイッチングトランジスタ2、3のドレイン電圧VDはスイッチングトランジスタ2,3のオン・オフ動作およびダイオード11によってチョッピングされ、インダクタンス素子12およびコンデンサ13を有する平滑回路10によって平滑され、出力電圧Voutとして出力される。なお、変換効率は次式で定義される。
変換効率=(出力電力)/(入力電力)
【0006】
解決課題
従来のスイッチングレギュレータでは、高い変換効率を維持するためには、スイッチングトランジスタ2,3のオン抵抗をできるだけ下げてスイッチングサイズの最適化を行ったり、スイッチング周波数を上げて高速スイッチングを行うことによって交流損失を減らすことが必要であった。ところが、高速にスイッチングさせる場合には、これに起因して、大きなスイッチングノイズが発生するという問題が生じた。
【0007】
すなわち、図18に示すように、電源配線にはいわゆる寄生インダクタ102が存在する。そして、スイッチングトランジスタ2,3のソース・ドレイン間電圧VDSが大きいときには、スイッチング動作による急激な電流変化によって、寄生インダクタ102に起因するdi/dtノイズが発生する。このノイズはスイッチングの度に電源電圧レベルを揺らし、これにより、出力電圧Voutにも同様のノイズが現れる。この結果、出力電圧Voutに、電源配線の寄生インダクタンス102に起因するL・di/dtのスイッチングノイズが発生してしまう。
【0008】
このようなスイッチングノイズを低減するために、例えば従来から、容量挿入の共振型スイッチングレギュレータが用いられている。この共振型スイッチングレギュレータは、LC共振を利用して、ZVS(Zero Voltage Switching)すなわち零電圧(電流)スイッチングを行うものである。しかしながら、この共振型スイッチングレギュレータは、その制御回路の構成が非常に複雑であり、またタイミング制御も容易ではない。さらに、この共振型スイッチングレギュレータは、出力電流が大きいほど交流損失が大きくなり、この結果、変換効率も低下してしまうという問題を有している。
【0009】
発明の開示
本発明は、スイッチングレギュレータとして、変換効率を高く維持しつつ、スイッチングノイズを低減することを目的とする。
【0010】
具体的には、本発明は、スイッチングレギュレータとして、複数の出力用スイッチングトランジスタを備え、前記複数の出力用スイッチングトランジスタがそのオン動作およびオフ動作のうちの少なくとも一方において所定の順に動作するように構成されたものである。
【0011】
本発明によると、複数の出力用スイッチングトランジスタが、そのオン動作およびオフ動作のうちの少なくとも一方において所定の順に動作するため、スイッチング動作の際の急激な電流変化を抑えることができる。これにより、寄生インダクタに起因するdi/dtノイズを低減することができる。
【0012】
そして、前記本発明に係るスイッチングレギュレータは、前記複数の出力用スイッチングトランジスタがオン動作のときはオン抵抗の大きいものから順にオンし、オフ動作のときはオン抵抗の小さいものから順にオフするように、構成されているのが好ましい。
【0013】
また、前記本発明に係るスイッチングレギュレータは、前記複数の出力用スイッチングトランジスタがオン動作のときはトランジスタ幅の小さいものから順にオンし、オフ動作のときはトランジスタ幅の大きいものから順にオフするように、構成されているのが好ましい。
【0014】
また、前記本発明に係るスイッチングレギュレータにおける,前記複数の出力用スイッチングトランジスタのうちの最初にオンする出力用スイッチングトランジスタは、非飽和領域におけるドレイン電流の値が当該スイッチングレギュレータの最大負荷電流値よりも大きくなるように、構成されているのが好ましい。
【0015】
また、前記本発明に係るスイッチングレギュレータは、前記複数の出力用スイッチングトランジスタは複数の群に分かれて構成されており、前記複数の出力用スイッチングトランジスタが、オン動作のときは出力用スイッチングトランジスタの個数の少ない群から順にオンし、オフ動作のときは出力用スイッチングトランジスタの個数の多い群から順にオフするように、構成されているのが好ましい。
【0016】
また、前記本発明に係るスイッチングレギュレータは、前記複数の出力用スイッチングトランジスタに対してそれぞれ設けられ、当該出力用スイッチングトランジスタをその駆動信号に応じて動作させる複数の駆動回路を備え、前記複数の駆動回路のうちの少なくとも1つは、当該出力用スイッチングトランジスタのゲートを前記駆動信号に応じて駆動するインバータと、前記インバータに流れる電流が一定の大きさになるように制御する定電流源回路とを備えたものとするのが好ましい。
【0017】
さらに、前記少なくとも1つの駆動回路は、前記定電流源回路が制御する前記インバータに流れる電流の大きさを当該スイッチングレギュレータの負荷電流量に応じて制御する電流量制御回路を備えているのが好ましい。また、前記少なくとも1つの駆動回路は、前記駆動信号を入力とし、前記インバータを構成するP型MOSトランジスタおよびN型MOSトランジスタがともにオンすることのないよう、前記インバータに信号を与えるノンオーバーラップ回路を備えているのが好ましい。
【0018】
また、前記本発明に係るスイッチングレギュレータにおける複数の出力用スイッチングトランジスタは、サイズが相対的に大きいものが当該スイッチングレギュレータが構成されたLSIのI/Oパッドに相対的に近い位置に配置され、サイズが相対的に小さいものが前記I/Oパッドから相対的に遠い位置に配置されているのが好ましい。
【0019】
また、前記本発明に係るスイッチングレギュレータは、前記複数の出力用スイッチングトランジスタの少なくとも1つに対して設けられ、当該出力用スイッチングトランジスタがオンまたはオフするタイミングを当該スイッチングレギュレータの負荷電流値に応じて設定するタイミング設定回路を備えているのが好ましい。
【0020】
また、前記本発明に係るスイッチングレギュレータは、複数の整流用スイッチングトランジスタを備え、前記複数の整流用スイッチングトランジスタがそのオン動作およびオフ動作のうちの少なくとも一方において所定の順に動作するように構成されているのが好ましい。さらに、前記複数の整流用スイッチングトランジスタがオン動作のときはオン抵抗の大きいものから順にオンし、オフ動作のときはオン抵抗の小さいものから順にオフするように、構成されているのが好ましい。
【0021】
さらに、前記複数の整流用スイッチングトランジスタに対してそれぞれ設けられ、当該整流用スイッチングトランジスタを、その駆動信号に応じて動作させる複数の駆動回路を備え、前記複数の駆動回路のうちの少なくとも1つは、当該整流用スイッチングトランジスタのゲートを前記駆動信号に応じて駆動するインバータと、前記インバータに流れる電流が一定の大きさになるように制御する定電流源回路とを備えたものとするのが好ましい。
【0022】
また、前記複数の整流用スイッチングトランジスタの少なくとも1つに対して設けられ、当該整流用スイッチングトランジスタがオンまたはオフするタイミングを当該スイッチングレギュレータの負荷電流値に応じて設定するタイミング設定回路を備えているのが好ましい。
【0023】
また、前記複数の出力用スイッチングトランジスタのうち少なくとも1つがオンしているとき、前記複数の整流用スイッチングトランジスタがオンすることを防止する論理回路を備えているのが好ましい。
【0024】
また、前記本発明に係るスイッチングレギュレータは、前記複数の出力用スイッチングトランジスタのオン・オフ動作を制御する制御部を備え、前記複数の出力用スイッチングトランジスタのオン動作のときは、前記制御部は最初にオンする出力用スイッチングトランジスタをオンさせ、他の出力用スイッチングトランジスタはその前にオンする出力用スイッチングトランジスタのゲート信号の変化に応じてオンし、前記複数の出力用スイッチングトランジスタのオフ動作のときは、前記制御部は最初にオフする出力用スイッチングトランジスタをオフさせ、他の出力用スイッチングトランジスタはその前にオフする出力用スイッチングトランジスタのゲート信号の変化に応じてオフするように構成されているのが好ましい。
【0025】
さらに、複数の整流用スイッチングトランジスタを備え、前記複数の整流用スイッチングトランジスタがそのオン動作およびオフ動作において所定の順に動作するように構成されており、かつ、前記複数の出力用スイッチングトランジスタのオン動作のときは、前記制御部は最初にオフする整流用スイッチングトランジスタをオフさせ、他の整流用スイッチングトランジスタはその前にオフする整流用スイッチングトランジスタのゲート信号の変化に応じてオフし、最初にオンする出力用スイッチングトランジスタは最後にオフする整流用スイッチングトランジスタのゲート信号の変化に応じてオンし、他の出力用スイッチングトランジスタはその前にオンする出力用スイッチングトランジスタのゲート信号の変化に応じてオンし、前記複数の出力用スイッチングトランジスタのオフ動作のときは、前記制御部は最初にオフする出力用スイッチングトランジスタをオフさせ、他の出力用スイッチングトランジスタはその前にオフする出力用スイッチングトランジスタのゲート信号の変化に応じてオフし、最初にオンする整流用スイッチングトランジスタは最後にオフする出力用スイッチングトランジスタのゲート信号の変化に応じてオンし、他の整流用スイッチングトランジスタはその前にオンする整流用スイッチングトランジスタのゲート信号の変化に応じてオンするように構成されているのが好ましい。
【0026】
また、本発明は、LSIシステムとして、前記本発明に係るスイッチングレギュレータと、前記本発明に係るスイッチングレギュレータから供給された電圧によって動作するLSIコア部とを備えたものである。
【0027】
発明を実施するための最良の形態
(第1の実施形態)
図1は本発明の第1の実施形態に係るスイッチングレギュレータの構成を示す図である。図1に示すスイッチングレギュレータは、降圧型の同期整流方式スイッチングレギュレータ(DC/DCコンバータ)である。
【0028】
直流電源1は本スイッチングレギュレータの出力を生成するためのソースである。直流電源1の電源側は、P型MOSトランジスタによって構成された複数の出力用スイッチングトランジスタスタ21,22,23のソース端子にそれぞれ接続され、GND側は、N型MOSトランジスタによって構成された整流用スイッチングトランジスタ31,32,33のソース端子にそれぞれ接続されている。出力用スイッチングトランジスタ21,22,23および整流用スイッチングトランジスタ31,32,33のそれぞれのドレイン端子は、ダイオード11、並びにインダクタンス素子12およびコンデンサ13を有する平滑回路10に接続されている。
【0029】
制御部15は平滑回路10から出力される当該スイッチングレギュレータの出力電圧Voutに応じて、各スイッチングトランジスタ21〜23,31〜33のオン・オフ動作を制御する。制御部15において、電圧比較器4は出力電圧Voutと基準電圧Vrefとを比較し、この比較結果を示す信号SGを出力する。パルス生成回路16はこの信号SGを受けて、各スイッチングトランジスタ21〜23,31〜33のオン・オフ動作を制御するための信号SA1〜SA3,SB1〜SB3を出力する。
【0030】
各スイッチングトランジスタ21〜23,31〜33に対して、それぞれ、駆動回路40が設けられている。各駆動回路40は制御部15の出力信号SA1〜SA3,SB1〜SB3を駆動信号として受けて、対応するスイッチングトランジスタ21〜23,31〜33を動作させる。スイッチングトランジスタ21〜23,31〜33のドレイン端子の電圧は平滑回路10によって平滑され、出力電圧Voutとして出力される。
【0031】
ここで、出力用スイッチングトランジスタ21〜23はトランジスタ幅が互いに異なっており、21<22<23の順にトランジスタ幅が大きくなっている。これにより、出力用スイッチングトランジスタ21〜23のオン抵抗は、23<22<21の順に大きくなっている。また同様に、整流用スイッチングトランジスタ31〜33もトランジスタ幅が互いに異なっており、31<32<33の順にトランジスタ幅が大きくなっている。そして、これにより、整流用スイッチングトランジスタ31〜33のオン抵抗は、33<32<31の順に大きくなっている。
【0032】
本実施形態では、複数の出力用スイッチングトランジスタ21〜23および複数の整流用スイッチングトランジスタ31〜33を、そのオン動作およびオフ動作において、所定の順に動作させる。これによって、スイッチング動作時における急激な電流変化を抑え、スイッチングノイズを低減する。
【0033】
図2はパルス生成回路16の内部構成を示す図、図3は電圧比較器4の出力信号SGおよびパルス生成回路16の出力信号SA1〜SA3,SB1〜SB3の時間変化を示す図である。
【0034】
図3に示すように、信号SGが立ち下がるとき、各信号SA1〜SA3,SB1〜SB3は所定の順に立ち下がる。ここで、各駆動回路40においては信号の論理は反転しないものとすると、P型MOSトランジスタである出力用スイッチングトランジスタ21〜23は信号SA1〜SA3の立ち下がりに応じてオン動作を行い、N型MOSトランジスタである整流用スイッチングトランジスタ31〜33は信号SB1〜SB3の立ち下がりに応じてオフ動作を行う。一方、信号SGが立ち上がるとき、各信号SA1〜SA3,SB1〜SB3は所定の順に立ち上がる。これにより、出力用スイッチングトランジスタ21〜23はオフ動作を行い、整流用スイッチングトランジスタ31〜33はオン動作を行う。
【0035】
信号SA1〜SA3によって、出力用スイッチングトランジスタ21〜23は、オン動作のときは、トランジスタ幅の小さいものから順に、言い換えると、オン抵抗の大きいものから順に、動作する。すなわち、まず、トランジスタ幅が最も小さい出力用スイッチングトランジスタ21がオンし、次に出力用スイッチングトランジスタ22がオンし、最後に最もトランジスタ幅の大きい出力用スイッチングトランジスタ23がオンする。一方、オフ動作のときは、トランジスタ幅の大きいものから順に、言い換えると、オン抵抗の小さいものから順に、動作する。すなわち、まず、トランジスタ幅が最も大きい出力用スイッチングトランジスタ23がオフし、次に出力用スイッチングトランジスタ22がオフし、最後にトランジスタ幅が最も小さい出力用スイッチングトランジスタ21がオフする。
【0036】
同様に、信号SB1〜SB3によって、整流用スイッチングトランジスタ31〜33は、オン動作のときは、トランジスタ幅の小さいものから順(31→32→33)に、言い換えると、オン抵抗の大きいものから順に、動作する。一方、オフ動作のときは、トランジスタ幅の大きいものから順(33→32→31)に、言い換えると、オン抵抗の小さいものから順に、動作する。
【0037】
このようなスイッチング動作を行うことによって、ドレイン電流の急激な変化を抑え、寄生インダクタ102によるL・di/dtのノイズを低減することができる。
【0038】
次に、本実施形態に係る複数の出力用スイッチングトランジスタ20のトランジスタ幅の決定方法について説明する。図4は各出力用スイッチングトランジスタ21〜23の特性を示す図である。図4では理解を容易にするために、各出力用スイッチングトランジスタ21〜23のゲート電位の立ち下がり時間は同一に設定したものとしている。
【0039】
まず、複数の出力用スイッチングトランジスタのトータルサイズすなわち総トランジスタ幅を決定する。スイッチングレギュレータにおいて高い変換効率を実現するためには、各出力用トランジスタスイッチのオン抵抗はなるべく小さい方が好ましい。オン抵抗を下げるためにはトランジスタ幅を大きくする必要があるので、高効率と面積とはトレードオフの関係になる。また、トランジスタ幅を大きくすると、トランジスタの寄生容量が増し、スイッチ素子としての応答時間が長くなるため、オン・オフ動作中にスイッチ素子自身によって大きなスイッチング損失、充放電ロスが発生する。
【0040】
したがって、出力用スイッチングトランジスタのサイズ決定は、高効率なスイッチングレギュレータを設計する上で重要な要素となり、前述のことを考慮しつつ、最適値を選択しなければならない。出力用スイッチングトランジスタのトータルサイズが決定したら、次に、各スイッチングトランジスタのトランジスタ幅を決定する。
【0041】
まず、初段の出力用スイッチングトランジスタ21のトランジスタ幅を、そのドレイン電圧−電流特性の非飽和領域におけるドレイン電流の値が、スイッチングレギュレータが出力すべき最大負荷電流値よりも大きくなるように、決定する。図4において、A点は出力用スイッチングトランジスタ21の特性における非飽和領域と飽和領域との境界点であり、A点における電流値は、スイッチングレギュレータの最大負荷電流値Imaxよりも大きい。例えば、出力用スイッチングトランジスタ21のトランジスタ幅を1mmとする。
【0042】
仮に、初段の出力用スイッチングトランジスタ21のみがオン状態である場合において、スイッチングレギュレータの負荷電流値が初段の出力用スイッチングトランジスタ21のドレイン電流よりも大きいときには、ダイオード11からの供給電流が大きくなる。この状態で、次段の出力用スイッチングトランジスタ22がオンすると、急激な電流変化が生じ、ノイズ発生の原因となる。このようなノイズ発生を防ぐために、初段の出力用スイッチングトランジスタ21を、その特性の非飽和領域におけるドレイン電流の値がスイッチングレギュレータの最大負荷電流値よりも大きくなるように、構成するのが好ましい。
【0043】
次に、次段の出力用スイッチングトランジスタ22について、出力用スイッチングトランジスタ21の特性が飽和領域から非飽和領域に達するときにオンするよう、スイッチング間隔を設定する。そしてそのトランジスタ幅を、初段の出力用スイッチングトランジスタ21の特性が飽和領域から非飽和領域に達するときのドレイン−ソース間電圧VDSにおいて、ドレイン電流の時間変化率di/dtが一定となるような大きさに、設定する。例えば、出力用スイッチングトランジスタ22のトランジスタ幅を3mmとする。
【0044】
さらに、次々段の出力用スイッチングトランジスタ23についても、オンするときに、ドレイン電流の時間変化率di/dtが一定となるように、トランジスタ幅を選択する。例えば、出力用スイッチングトランジスタ23のトランジスタ幅を10mmとする。
【0045】
また、整流用スイッチングトランジスタ31〜33のトランジスタ幅についても、ここで説明したのと同様の方法によって、決定することができる。
【0046】
以上のように本実施形態によると、複数の出力用スイッチングトランジスタを、オン動作のときはオン抵抗の大きいものから順にオンさせ、オフ動作のときはオン抵抗の小さいものから順にオフさせ、各出力用スイッチングトランジスタのトランジスタ幅を電流の時間変化率di/dtがほぼ一定になるように最適化する。これにより、出力用スイッチングトランジスタのスイッチング動作時の急激な電流変化を抑えることができ、寄生インダクタによるノイズを低減することができる。
【0047】
なお、本実施形態では、出力用スイッチングトランジスタおよび整流用スイッチングトランジスタの両方について、複数段に構成しているが、整流用スイッチングトランジスタは必ずしも複数個設ける必要はなく、出力用スイッチングトランジスタのみを複数構成しても、スイッチングノイズ抑制の効果は得られる。ただし、整流用スイッチングトランジスタを複数個設けた場合には、ノイズをより効果的に低減することができる。
【0048】
また、出力用スイッチングトランジスタまたは整流用スイッチングトランジスタを、オン動作およびオフ動作のいずれか一方において、所定順に動作させるようにしても、かまわない。
【0049】
さらには、出力用スイッチングトランジスタまたは整流用スイッチングトランジスタを、トランジスタ幅以外の要素によってオン抵抗が異なるように構成してもかまわない。
【0050】
図5は複数の出力用スイッチングトランジスタの他の構成例を示す図である。図5に示す複数の出力用スイッチングトランジスタ20Aは、トランジスタ幅が等しい8個のトランジスタが3個の群に分かれて構成されている。すなわち、トランジスタ24aによって第1の群24が構成され、トランジスタ25a〜25cによって第2の群25が構成され、トランジスタ26a〜26eによって第3の群26が構成されている。
【0051】
この場合には、制御部15は、複数の出力用スイッチングトランジスタ20Aを、その群毎にオンまたはオフさせる。すなわち、第1の群24のトランジスタ24aは信号SA1によって制御され、第2の群25のトランジスタ25a〜25cは信号SA2によってそれぞれ制御され、第3の群26のトランジスタ26a〜26eは信号SA3によってそれぞれ制御される。
【0052】
次に、各群に属するトランジスタの個数の決定方法について説明する。図6は各群24〜26のトランジスタの特性を示す図である。図6でも理解を容易にするために、各出力用スイッチングトランジスタのゲート電位の立ち下がり時間は同一に設定したものとしている。
【0053】
まず、第1の群24に属するトランジスタの個数を、そのドレイン電圧−電流特性の非飽和領域におけるドレイン電流の値が、スイッチングレギュレータが出力すべき最大負荷電流値よりも大きくなるように、決定する。図6において、A点は第1の群24に属するトランジスタの特性における非飽和領域と飽和領域との境界点であり、A点における電流値はスイッチングレギュレータの最大負荷電流値Imaxよりも大きい。
【0054】
次に、第2の群25に属するトランジスタについて、第1の群24に属するトランジスタの特性が飽和領域から非飽和領域に達するときにオンするよう、スイッチング間隔を設定する。そして、その個数を、第1の群24に属するトランジスタの特性が飽和領域から非飽和領域に達するときのドレイン−ソース間電圧VDSにおいて、ドレイン電流の合計の時間変化率di/dtが一定となるような最大数に、設定する。ここでは、第2の群に属するトランジスタの個数は3としている。
【0055】
さらに、第3の群26に属するトランジスタについて、オンするときに、そのドレイン電流の合計の時間変化率di/dtが一定となるように、その個数を設定する。ここでは、第3の群に属するトランジスタの個数は5としている。
【0056】
このように、電流の時間変化率di/dtが一定となるように、各群に属するトランジスタの個数を設定し、オン動作のときはオンするトランジスタの個数を増やしつつオンさせ、オフ動作のときはオフするトランジスタの個数を減らしつつオフさせる。これにより、出力用スイッチングトランジスタのスイッチング動作時の急激な電流変化を抑えることができ、寄生インダクタによるノイズを低減することができる。
【0057】
なお、ここでは、最初にオンさせる第1の群に属するトランジスタの個数は1としたが、複数のトランジスタを最初にオンさせるようにしても、かまわない。
【0058】
次に、図1の構成における駆動回路40の内部構成について、説明する。
【0059】
図7は駆動回路40の内部構成を示す回路図である。図7に示す駆動回路40は出力用スイッチングトランジスタ23を動作させるものであり、信号SA3に応じて出力用スイッチングトランジスタ23のゲートを駆動するインバータ41と、インバータ41に一定電流Iが流れるように構成された定電流源回路42とを備えている。なお、図1のスイッチングレギュレータの動作の説明では、各駆動回路40において信号の論理は反転しないものとしたが、ここでの説明では、駆動回路40は1個のインバータ41を備えているものとする。
【0060】
仮に、駆動回路40がP型MOSトランジスタ41aとN型MOSトランジスタ41bとからなるインバータ41のみによって構成されているとすると、ゲートの充放電時の電流変化が大きいため、di/dtノイズを発生させるおそれがある。そこで、図7に示すような,インバータ41に流れる電流Iが一定の大きさになるように制御する定電流源回路42を設けることによって、ゲートの充放電時における急激な電流変化を抑えることができ、ノイズの発生を防ぐことができる。
【0061】
なお、図7に示すような定電流源回路42を全ての駆動回路40に設ける必要は必ずしもなく、一部の駆動回路40にのみ、設けてもかまわない。ゲート充放電時の電流変化に起因するdi/dtノイズは、トランジスタ幅が大きいトランジスタほど大きい。このため、ノイズ除去の効果は、トランジスタ幅が最も大きい出力用スイッチングトランジスタ23を駆動する駆動回路40に定電流源回路42を設けた場合に、最も顕著に得られる。もちろん、その他の出力用スイッチングトランジスタ21,22や整流用スイッチングトランジスタ31〜33を駆動する駆動回路40に定電流源回路42を設けた場合にもノイズ除去の効果は得られ、より多くの駆動回路40に定電流源回路42を設けるほど、スイッチングレギュレータ全体として、より顕著なノイズ除去の効果が得られることはいうまでもない。
【0062】
図8は駆動回路40の他の内部構成を示す回路図である。図8に示す駆動回路40Aは、インバータ41および定電流源回路42に加えて、負荷電流モニタ回路43および電流量制御回路44を備えている。電流量制御回路44は、直列に接続され、かつ、定電流源回路42が有する抵抗42aと並列に接続されたトランジスタ44a,44bを備えている。負荷電流モニタ回路43は負荷電流の大きさに応じて、電流量制御回路44の各トランジスタ44a,44bのオン・オフを切り替え制御する。これにより、抵抗42aの抵抗値が実質的に制御され、インバータ41に流れる一定電流Iの大きさが制御される。
【0063】
負荷電流が小さいときは、相対的にノイズも小さいので、出力用スイッチングトランジスタや整流用スイッチングトランジスタのゲート充放電を定電流源回路42によって鈍化させた場合には、当然のことながら、スイッチングレギュレータの効率は劣化する。
【0064】
そこで、負荷電流の小さいときは、電流量制御回路44によって定電流源回路42の抵抗42aの一部を短絡することによって、インバータ41への供給電流Iを大きくする。これによって、出力用スイッチングトランジスタ23のゲート充放電時のゲート電位変化を急峻にし、効率の低下を防止する。
【0065】
負荷電流モニタ回路43としては、様々な構成のものが考えられる。例えば、出力電圧Voutを所定の基準電圧と比較する複数のコンパレータを設け、各コンパレータの出力に応じて電流量制御回路44の各トランジスタ44a,44bを制御するようにしてもよい。また、出力用スイッチングトランジスタ23のドレイン電圧をモニターするようにしてもよい。あるいは、このスイッチングレギュレータを備えた機器の動作状態に応じて、負荷電流の大小を判定するようにしてもかまわない。例えば、携帯電話の場合には、通話時は負荷電流が大きく、待ち受けの場合に負荷電流が小さい、と判定するようにしてもよい。
【0066】
図9は駆動回路40の他の内部構成を示す回路図である。図9に示す駆動回路40Bは、インバータ41および定電流源回路42に加えて、ノンオーバラップ回路45を備えている。
【0067】
図7および図8の構成では、出力用スイッチングトランジスタ23のゲート充放電時における電流変化を鈍化させるために、定電流源回路42を設けている。しかしながら、インバータ41に流れる電流量Iを絞りすぎると、その分、ゲート充放電に時間がかかり、ノイズ低減は実現されるものの、逆に効率は劣化することになる。出力用スイッチングトランジスタ23のゲート充放電時の電流変化を鈍化させ、かつ、効率劣化も抑えるためには、インバータ41のスイッチングを鈍化させる、という方法が考えられる。
【0068】
しかしながら、この場合には、インバータ41を構成するP型MOSトランジスタ41aおよびN型MOSトランジスタ41bがともにオン状態にある期間が生じるおそれがあり、これにより、インバータ41に貫通電流が流れてしまう可能性がある。
【0069】
そこで図9の構成では、インバータ41のインバータ素子41a,41bのゲート制御のためにノンオーバラップ回路45を設けて、インバータ素子41a,41bがともにオン状態になることを防止している。これにより、インバータ41における貫通電流の発生を回避することができる。
【0070】
さらに、ノンオーバラップ回路45のインバータ45a,45bは、その内部のトランジスタ幅を非対称に構成するのが好ましい。すなわち、インバータ45aは、P型MOSトランジスタ41aが緩やかにオンし、速やかにオフするように、出力電位の立ち下がりは遅く、立ち上がりは急峻になるように、その内部のトランジスタ幅を設定すればよい。同様に、インバータ45bは、N型MOSトランジスタ41bが緩やかにオンし、速やかにオフするように、出力電位の立ち上がりは遅く、立ち下がりは急峻になるように、その内部のトランジスタ幅を設定すればよい。
【0071】
図10は図1に示す各出力用スイッチングトランジスタ21〜23および整流用スイッチングトランジスタ31〜33のレイアウトの一例を概略的に示す図である。図10に示すように、サイズが相対的に大きいトランジスタ21,31はI/Oパッドに相対的に近い位置に配置する一方、サイズが相対的に小さいトランジスタ23,33はI/Oパッドから相対的に遠い位置に配置する。サイズが大きいトランジスタ21,31は高い変換効率を得るために設けられたものなので、I/Oパッドに近い位置に配置し、配線を短くして配線抵抗をより小さくする必要がある。一方、サイズが小さいトランジスタ23,33はその高いオン抵抗によってノイズ除去を行うために設けたものであるから、I/Oパッドから遠い位置に配置することによって配線が長くなり配線抵抗が大きくなることは、むしろ好ましいといえる。
【0072】
また、トランジスタ21,31はサージの電荷を逃がすダイオードの役目を果たすので、サイズが大きいトランジスタ21,31をLSIチップ外部に近い方に配置することは、サージ保護の面で好ましい。
【0073】
(第2の実施形態)
図11は本発明の第2の実施形態に係るスイッチングレギュレータの構成を示す図である。図11において、図1と共通の構成要素には図1と同一の符号を付している。
【0074】
図11の構成では、制御部15Aのパルス生成回路16Aは、電圧比較器4の出力信号SGを受けて、各スイッチングトランジスタ21〜23,31〜33のオン・オフ動作を制御するための2個の信号SA,SBを出力する。また、各スイッチングトランジスタ21〜23,31〜33に対してそれぞれ、駆動回路40の前段にエッジ検出回路60が構成されている。各エッジ検出回路60の入力A,Bには、パルス生成回路16Aの出力信号、または、他のスイッチングトランジスタに対して設けられた駆動回路40から出力されたゲート信号が、入力される。
【0075】
図12(a)はエッジ検出回路60の内部構成を示す図、図12(b)は図12(a)に示すエッジ検出回路60の入力A,Bおよび出力OUTを示すタイミングチャートである。図12に示すように、エッジ検出回路60は、入力Aの立ち上がりエッジに応じて出力OUTが“H”になり、入力Bの立ち下がりエッジに応じて出力OUTが“L”になる回路である。
【0076】
図11のスイッチングレギュレータの動作について説明する。
【0077】
出力用スイッチングトランジスタ21〜23は次のように動作する。パルス生成回路16Aは、出力用スイッチングトランジスタ21〜23のオン動作のときは、信号SAを“L”にする。この信号SAの立ち下がりに応じて、まず、オン抵抗が最も大きい出力用スイッチングトランジスタ21が、オンする。次に、この出力用スイッチングトランジスタ21のゲート信号の立ち下がりを受けて、次段の出力用スイッチングトランジスタ22がオンする。そして同様に、この出力用スイッチングトランジスタ22のゲート信号の立ち下がりを受けて、オン抵抗が最も小さい出力用スイッチングトランジスタ23がオンする。すなわち、出力用スイッチングトランジスタ21〜23は、パルス生成回路16Aの出力信号SAの立ち下がりに応じて、オン抵抗の大きい順に、オンする。
【0078】
一方、出力用スイッチングトランジスタ21〜23のオフ動作のときは、パルス生成回路16Aは、信号SAを“H”にする。この信号SAの立ち上がりに応じて、まず、オン抵抗が最も小さい出力用スイッチングトランジスタ23が、オフする。次に、この出力用スイッチングトランジスタ23のゲート信号の立ち上がりを受けて、出力用スイッチングトランジスタ22がオフし、同様にこの出力用スイッチングトランジスタ22のゲート信号の立ち上がりを受けて、出力用スイッチングトランジスタ21がオフする。すなわち、出力用スイッチングトランジスタ21〜23は、パルス生成回路16Aの出力信号SAの立ち上がりに応じて、オン抵抗が小さい順に、オフする。
【0079】
整流用スイッチングトランジスタ31〜33もまた、同様に動作する。パルス生成回路16Aは、整流用スイッチングトランジスタ31〜33のオン動作のときは、信号SBを“H”にする。この信号SBの立ち上がりに応じて、オン抵抗が最も大きい整流用スイッチングトランジスタ31がオンする。この整流用スイッチングトランジスタ31のゲート信号の立ち上がりを受けて、整流用スイッチングトランジスタ32がオンし、この整流用スイッチングトランジスタ32のゲート信号の立ち上がりを受けて、オン抵抗が最も小さい整流用スイッチングトランジスタ33がオンする。一方、整流用スイッチングトランジスタ31〜33のオフ動作のときは、パルス生成回路16Aは信号SBを“L”にする。この信号SBの立ち下がりに応じて、オン抵抗が最も小さい整流用スイッチングトランジスタ33がオフし、以下、整流用スイッチングトランジスタ32,31が順にオフする。すなわち、整流用スイッチングトランジスタ31〜33は、パルス生成回路16Aの出力信号SBの立ち上がりに応じて、オン抵抗の大きい順にオンする一方、信号SBの立ち下がりに応じて、オン抵抗が小さい順にオフする。
【0080】
このように本実施形態によると、出力用および整流用スイッチングトランジスタのオン・オフ動作の制御を、パルス生成回路16Aから出力される2個のパルス信号SA,SBによって、実現することができる。したがって、スイッチングトランジスタの段数をさらに増やした場合であっても、ゲート制御信号やその信号線を増やす必要はない。
【0081】
(第3の実施形態)
図13は本発明の第3の実施形態に係るスイッチングレギュレータの構成を示す図である。図13において、図11と共通の構成要素には図11と同一の符号を付している。
【0082】
図13において、制御部15Bが有するパルス生成回路16Bは1個の信号SXを出力するものであり、この信号SXは、オン抵抗が最も小さい出力用スイッチングトランジスタ23のエッジ検出回路60の入力A、オン抵抗が最も小さい整流用スイッチングトランジスタ33のエッジ検出回路60の入力B、およびORゲート65の一方の入力に与えられる。ORゲート65の他方の入力には、オン抵抗が最も大きい整流用スイッチングトランジスタ31のゲート信号が与えられる。ORゲート65の出力は、オン抵抗が最も大きい出力用スイッチングトランジスタ21のエッジ検出回路60の入力Bに与えられる。また、オン抵抗が最も大きい整流用スイッチングトランジスタ31のエッジ検出回路60の入力Aには、出力用スイッチングトランジスタ21のゲート信号が与えられる。これ以外の構成は、図11と同様である。
【0083】
パルス生成回路16Bは、出力用スイッチングトランジスタ21〜23のオン動作と整流用スイッチングトランジスタ31〜33のオフ動作とを行うときは、信号SXを“L”にする。これにより、まず、整流用スイッチングトランジスタ33がオフし、次いで、整流用スイッチングトランジスタ32,31が順にオフする。そして、整流用スイッチングトランジスタ31のゲート信号の立ち下がりに応じてORゲート65の出力が立ち下がり、これにより、出力用スイッチングトランジスタ21がオンする。次いで、出力用スイッチングトランジスタ22,23が順にオンする。
【0084】
一方、出力用スイッチングトランジスタ21〜23のオフ動作と整流用スイッチングトランジスタ31〜33のオン動作とを行うときは、パルス生成回路16Bは信号SXを“H”にする。これにより、まず、出力用スイッチングトランジスタ23がオフし、次いで、出力用スイッチングトランジスタ22,21が順にオフする。そして、出力用スイッチング21のゲート信号の立ち上がりに応じて、整流用スイッチングトランジスタ31がオンする。次いで、整流用スイッチングトランジスタ32,33が順にオンする。
【0085】
このように本実施形態によると、出力用スイッチングトランジスタ21〜23のオン動作と整流用スイッチングトランジスタ31〜33のオフ動作、および、出力用スイッチングトランジスタ21〜23のオフ動作と整流用スイッチングトランジスタ31〜33のオン動作は、それぞれ、連続して行われる。また、出力用および整流用スイッチングトランジスタのオン・オフ動作の制御を、パルス生成回路16Bから出力される1個のパルス信号SXによって、実現することができる。したがって、スイッチングトランジスタの段数をさらに増やした場合であっても、ゲート制御信号やその信号線を増やす必要はない。
【0086】
(第4の実施形態)
図14は本発明の第4の実施形態に係るスイッチングレギュレータの構成の一部を示す図である。図14では、出力用スイッチングトランジスタ21に係る構成のみを示しており、71は負荷電流モニタ回路、72a,72bはインバータチェーンによって構成された遅延回路、73a,73bは選択入力Sが“L”のときは出力OUTとして入力Aを出力する一方、選択入力Sが“H”のときは出力OUTとして入力Bを出力する選択回路である。遅延回路72a,72bおよび選択回路73a,73bによって、タイミング設定回路が構成されている。
【0087】
負荷電流モニタ回路71はスイッチングレギュレータの負荷電流量をモニタし、負荷電流量が小さいときは“L”を、負荷電流量が大きいときは“H”を出力する。これにより、出力用スイッチングトランジスタ22のゲート信号または信号SAの変化から出力用スイッチングトランジスタ21のゲート信号の変化までの間の遅延は、負荷電流が小さいときは小さく、負荷電流が大きいときは遅延回路72a,72bによる遅延量だけ大きくなる。したがって、負荷電流が小さいときには、順序スイッチング間隔を縮めることができるので、このときの効率の劣化をより効果的に抑えることができる。
【0088】
また、図14の構成は他の出力用スイッチングトランジスタに対して設けてもかまわないし、整流用スイッチングトランジスタに対して設けてもかまわない。また、図14では負荷電流に応じて2種類の遅延を設定可能にした構成例を示したが、2種類以上の遅延を設定可能に構成することも可能である。図15は4種類の遅延を設定可能に構成した回路の例である。
【0089】
このように本実施形態によると、順序スイッチングの各時間間隔を適切に設定することができるので、負荷電流量が小さいときの効率の劣化を抑えることができる。
【0090】
(第5の実施形態)
図16は本発明の第5の実施形態に係るスイッチングレギュレータの構成を示す回路図である。上記の各実施形態において、出力用スイッチングトランジスタと整流用スイッチングトランジスタとがともにオンしてしまうと、そこに貫通電流が流れてしまう。図16の構成では、このような貫通電流の発生を回避するために、論理回路80を設けている。
【0091】
図16に示す論理回路80において、3入力AND回路81は、出力用スイッチングトランジスタ21〜23の駆動信号SA1〜SA3を入力とする。2入力AND回路82a〜82cは整流用スイッチングトランジスタ31〜33の駆動信号SB1〜SB3をそれぞれ一方の入力とし、3入力AND回路81の出力を他方の入力とする。
【0092】
このような構成により、複数の出力用スイッチングトランジスタ21〜23のうち1個でもオンしているときは、3入力AND回路81の出力は“L”になり、これにより、複数の整流用スイッチングトランジスタ31〜33は制御信号SB1〜SB3の論理レベルにかかわらず、全てオフとなる。したがって、貫通電流の発生を回避することができる。
【0093】
なお、本実施形態では、出力用スイッチングトランジスタの個数が3であるため3入力AND回路を設けたが、出力用スイッチングトランジスタの個数に応じて、AND回路の入力数を変えればよいことはいうまでもない。また、複数の出力用スイッチングトランジスタのうち1個でもオンしているとき、複数の整流用スイッチングトランジスタ31〜33は全てオフとなるように制御できる論理回路であれば、どのような構成であってもかまわない。
【0094】
ここで、スイッチングレギュレータのLSI化について、補足説明を行う。前述したように、変換効率の高いスイッチングレギュレータを実現するためには、スイッチングトランジスタのオン抵抗はできる限り下げることが重要である。また、配線やボンディングワイヤー等の抵抗成分による損失も、負荷電流量が大きい場合には無視できない。また、スイッチングレギュレータを携帯機器に用いる場合には、その形状をより小さく、かつ、より軽くするために、外付け部品はなるべく少なく、かつ、小さい方がよい。
【0095】
このような観点からみて、スイッチングトランジスタは、できるだけオン抵抗を下げた上でオンチップ化することが望ましい。また、オン抵抗の小さいスイッチングトランジスタのみを外付けとし、これ以外のものは全てオンチップ化してもよい。これにより、高い変換効率を維持しつつ、スイッチングノイズを低減し、かつ、外付け部品を少なくすることができる。
【0096】
図17は本発明に係るスイッチングレギュレータを用いて構成されたLSIシステムの例を示す図である。図17において、LSI90はLSIコア部91とDC/DC変換器92とを備えており、外付け部品として、平滑回路10を備えている。93a〜93eはLSI90のパッドである。DC/DC変換器92は例えば前記の実施形態で示したような複数の出力用スイッチングトランジスタを備えたものであり、DC/DC変換器92および平滑回路10によって本発明に係るスイッチングレギュレータが構成されている。DC/DC変換器92はパッド93a,93bに供給された電源電位Vdd,Vssを前記の実施形態に係る動作によって電圧Vndに変換し、パッド93cに出力する。平滑回路10はDC/DC変換器92の出力電圧Vndを平滑化して電圧Voutとして出力する。平滑回路10の出力電圧Voutは、LSIコア部91の内部電源電圧として供給される。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るスイッチングレギュレータの構成を示す図である。
【図2】図1の構成におけるパルス生成回路16の内部構成を示す図である。
【図3】図1の構成における各信号SG,SA1〜SA3,SB1〜SB3の時間変化を示す図である。
【図4】図1の構成における各出力用スイッチングトランジスタ21〜23の特性を示す図である。
【図5】複数の出力用スイッチングトランジスタの他の構成例を示す図である。
【図6】図5の各群24〜26のトランジスタの特性を示す図である。
【図7】図1の構成における駆動回路40の内部構成を示す回路図である。
【図8】図1の構成における駆動回路40の内部構成の他の例を示す回路図である。
【図9】図1の構成における駆動回路40の内部構成の他の例を示す回路図である。
【図10】図1の構成における各出力用スイッチングトランジスタ21〜23および整流用スイッチングトランジスタ31〜33のレイアウトの一例を示す図である。
【図11】本発明の第2の実施形態に係るスイッチングレギュレータの構成を示す図である。
【図12】(a)は図11の構成におけるエッジ検出回路60の内部構成を示す図、(b)は(a)のエッジ検出回路60の入出力を示すタイミングチャートである。
【図13】本発明の第3の実施形態に係るスイッチングレギュレータの構成を示す図である。
【図14】本発明の第4の実施形態に係るスイッチングレギュレータの構成の一部を示す図である。
【図15】図14の構成の一部の変形例を示す図である。
【図16】本発明の第5の実施形態に係るスイッチングレギュレータの構成を示す図である。
【図17】本発明に係るスイッチングレギュレータを備えたLSIシステムの構成を示す図である。
【図18】従来のスイッチングレギュレータの構成を表す図である。
【図19】従来のスイッチングレギュレータの電圧波形図である。
Claims (17)
- オン抵抗の異なる複数の出力用スイッチングトランジスタを備え、
前記複数の出力用スイッチングトランジスタが、オン動作のときは、オン抵抗の大きいものから順にオンし、オフ動作のときは、オン抵抗の小さいものから順にオフする
ように構成されたスイッチングレギュレータ。 - トランジスタ幅の異なる複数の出力用スイッチングトランジスタを備え、
前記複数の出力用スイッチングトランジスタが、オン動作のときは、トランジスタ幅の小さいものから順にオンし、オフ動作のときは、トランジスタ幅の大きいものから順にオフする
ように構成されたスイッチングレギュレータ。 - 複数の出力用スイッチングトランジスタを備え、
前記複数の出力用スイッチングトランジスタが、そのオン動作およびオフ動作のうちの少なくとも一方において、所定の順に動作し、
前記複数の出力用スイッチングトランジスタのうちの、最初にオンする出力用スイッチングトランジスタは、
非飽和領域におけるドレイン電流の値が当該スイッチングレギュレータの最大負荷電流値よりも大きくなるように、構成されている
スイッチングレギュレータ。 - 複数の出力用スイッチングトランジスタを備え、
前記複数の出力用スイッチングトランジスタが、そのオン動作およびオフ動作のうちの少なくとも一方において、所定の順に動作し、
前記複数の出力用スイッチングトランジスタは、複数の群に分かれて構成されており、
前記複数の出力用スイッチングトランジスタが、オン動作のときは、出力用スイッチングトランジスタの個数の少ない群から順にオンし、オフ動作のときは、出力用スイッチングトランジスタの個数の多い群から順にオフする
ように構成されたスイッチングレギュレータ。 - 複数の出力用スイッチングトランジスタを備え、
前記複数の出力用スイッチングトランジスタが、そのオン動作およびオフ動作のうちの少なくとも一方において、所定の順に動作し、
前記複数の出力用スイッチングトランジスタに対してそれぞれ設けられ、当該出力用スイッチングトランジスタを、その駆動信号に応じて動作させる複数の駆動回路を備え、
前記複数の駆動回路のうちの少なくとも1つは、
当該出力用スイッチングトランジスタのゲートを、前記駆動信号に応じて、駆動するインバータと、
前記インバータに流れる電流が、一定の大きさになるように制御する定電流源回路とを備えたものである
ことを特徴とするスイッチングレギュレータ。 - 請求項5のスイッチングレギュレータにおいて、
前記少なくとも1つの駆動回路は、
前記定電流源回路が制御する前記インバータに流れる電流の大きさを、当該スイッチングレギュレータの負荷電流量に応じて、制御する電流量制御回路を備えている
ことを特徴とするスイッチングレギュレータ。 - 請求項5のスイッチングレギュレータにおいて、
前記少なくとも1つの駆動回路は、
前記駆動信号を入力とし、前記インバータを構成するP型MOSトランジスタおよびN型MOSトランジスタがともにオンすることのないよう、前記インバータに信号を与えるノンオーバーラップ回路を備えている
ことを特徴とするスイッチングレギュレータ。 - 請求項1または2のスイッチングレギュレータにおいて、
前記複数の出力用スイッチングトランジスタは、
サイズが相対的に大きいものが、当該スイッチングレギュレータが構成されたLSIのI/Oパッドに相対的に近い位置に配置され、サイズが相対的に小さいものが、前記I/Oパッドから相対的に遠い位置に配置されている
ことを特徴とするスイッチングレギュレータ。 - 請求項1または2のスイッチングレギュレータにおいて、
前記複数の出力用スイッチングトランジスタの少なくとも1つに対して設けられ、当該出力用スイッチングトランジスタがオンまたはオフするタイミングを、当該スイッチングレギュレータの負荷電流値に応じて、設定するタイミング設定回路を備えている
ことを特徴とするスイッチングレギュレータ。 - 請求項1または2のスイッチングレギュレータにおいて、
複数の整流用スイッチングトランジスタを備え、
前記複数の整流用スイッチングトランジスタが、そのオン動作およびオフ動作のうちの少なくとも一方において、所定の順に動作する
ように構成されたスイッチングレギュレータ。 - 請求項10のスイッチングレギュレータにおいて、
前記複数の整流用スイッチングトランジスタが、オン動作のときは、オン抵抗の大きいものから順にオンし、オフ動作のときは、オン抵抗の小さいものから順にオフする
ように構成されたスイッチングレギュレータ。 - 請求項10のスイッチングレギュレータにおいて、
前記複数の整流用スイッチングトランジスタに対してそれぞれ設けられ、当該整流用スイッチングトランジスタを、その駆動信号に応じて動作させる複数の駆動回路を備え、
前記複数の駆動回路のうちの少なくとも1つは、
当該整流用スイッチングトランジスタのゲートを、前記駆動信号に応じて駆動するインバータと、
前記インバータに流れる電流が、一定の大きさになるように制御する定電流源回路とを備えている
ことを特徴とするスイッチングレギュレータ。 - 請求項10のスイッチングレギュレータにおいて、
前記複数の整流用スイッチングトランジスタの少なくとも1つに対して設けられ、当該整流用スイッチングトランジスタがオンまたはオフするタイミングを、当該スイッチングレギュレータの負荷電流値に応じて、設定するタイミング設定回路を備えている
ことを特徴とするスイッチングレギュレータ。 - 請求項10のスイッチングレギュレータにおいて、
前記複数の出力用スイッチングトランジスタのうち少なくとも1つがオンしているとき、前記複数の整流用スイッチングトランジスタがオンすることを防止する論理回路を備えている
ことを特徴とするスイッチングレギュレータ。 - 請求項1または2のスイッチングレギュレータにおいて、
前記複数の出力用スイッチングトランジスタのオン・オフ動作を制御する制御部を備え、
前記複数の出力用スイッチングトランジスタのオン動作のときは、
前記制御部は、最初にオンする出力用スイッチングトランジスタをオンさせ、
他の出力用スイッチングトランジスタは、その前にオンする出力用スイッチングトランジスタのゲート信号の変化に応じて、オンし、
前記複数の出力用スイッチングトランジスタのオフ動作のときは、
前記制御部は、最初にオフする出力用スイッチングトランジスタをオフさせ、
他の出力用スイッチングトランジスタは、その前にオフする出力用スイッチングトランジスタのゲート信号の変化に応じて、オフする
ように構成されたスイッチングレギュレータ。 - 請求項15のスイッチングレギュレータにおいて、
複数の整流用スイッチングトランジスタを備え、
前記複数の整流用スイッチングトランジスタがそのオン動作およびオフ動作において、所定の順に動作するように、構成されており、かつ、
前記複数の出力用スイッチングトランジスタのオン動作のときは、
前記制御部は、最初にオフする整流用スイッチングトランジスタをオフさせ、
他の整流用スイッチングトランジスタは、その前にオフする整流用スイッチングトランジスタのゲート信号の変化に応じて、オフし、
最初にオンする出力用スイッチングトランジスタは、最後にオフする整流用スイッチングトランジスタのゲート信号の変化に応じて、オンし、
他の出力用スイッチングトランジスタは、その前にオンする出力用スイッチングトランジスタのゲート信号の変化に応じて、オンし、
前記複数の出力用スイッチングトランジスタのオフ動作のときは、
前記制御部は、最初にオフする出力用スイッチングトランジスタをオフさせ、
他の出力用スイッチングトランジスタは、その前にオフする出力用スイッチングトランジスタのゲート信号の変化に応じて、オフし、
最初にオンする整流用スイッチングトランジスタは、最後にオフする出力用スイッチングトランジスタのゲート信号の変化に応じて、オンし、
他の整流用スイッチングトランジスタは、その前にオンする整流用スイッチングトランジスタのゲート信号の変化に応じて、オンする
ように構成されたスイッチングレギュレータ。 - 請求項1または2のスイッチングレギュレータと、
前記スイッチングレギュレータから供給された電圧によって動作するLSIコア部とを備えたLSIシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24314798 | 1998-08-28 | ||
PCT/JP1999/004627 WO2000013318A1 (fr) | 1998-08-28 | 1999-08-27 | Regulateur de commutation et systeme lsi |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3598065B2 true JP3598065B2 (ja) | 2004-12-08 |
Family
ID=17099499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000568186A Expired - Fee Related JP3598065B2 (ja) | 1998-08-28 | 1999-08-27 | スイッチングレギュレータおよびこれを用いたlsiシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US6429633B1 (ja) |
EP (1) | EP1028528B1 (ja) |
JP (1) | JP3598065B2 (ja) |
KR (1) | KR100662172B1 (ja) |
CN (1) | CN1249922C (ja) |
DE (1) | DE69925104T2 (ja) |
WO (1) | WO2000013318A1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1050951B1 (de) * | 1999-04-14 | 2015-08-05 | Infineon Technologies AG | Schaltungsanordnung für eine getaktete Stromversorgung |
US6249111B1 (en) * | 2000-06-22 | 2001-06-19 | Intel Corporation | Dual drive buck regulator |
FR2842316A1 (fr) * | 2002-07-09 | 2004-01-16 | St Microelectronics Sa | Regulateur de tension lineaire |
US6906579B2 (en) * | 2003-01-14 | 2005-06-14 | Fujitsu Limited | Optimal inductor management |
US7737666B2 (en) | 2003-08-04 | 2010-06-15 | Marvell World Trade Ltd. | Split gate drive scheme to improve reliable voltage operation range |
US20060145749A1 (en) * | 2004-12-30 | 2006-07-06 | Dipankar Bhattacharya | Bias circuit having reduced power-up delay |
JP4984569B2 (ja) * | 2005-03-18 | 2012-07-25 | 富士通株式会社 | スイッチングコンバータ |
EP1703625A2 (en) * | 2005-03-18 | 2006-09-20 | Fujitsu Limited | Direct DC Converter |
US8095090B2 (en) * | 2006-02-03 | 2012-01-10 | Quantance, Inc. | RF power amplifier controller circuit |
US7761065B2 (en) * | 2006-02-03 | 2010-07-20 | Quantance, Inc. | RF power amplifier controller circuit with compensation for output impedance mismatch |
CN101401261B (zh) * | 2006-02-03 | 2012-11-21 | 匡坦斯公司 | 功率放大器控制器电路 |
US7917106B2 (en) * | 2006-02-03 | 2011-03-29 | Quantance, Inc. | RF power amplifier controller circuit including calibrated phase control loop |
US7869542B2 (en) * | 2006-02-03 | 2011-01-11 | Quantance, Inc. | Phase error de-glitching circuit and method of operating |
US7933570B2 (en) | 2006-02-03 | 2011-04-26 | Quantance, Inc. | Power amplifier controller circuit |
US8032097B2 (en) | 2006-02-03 | 2011-10-04 | Quantance, Inc. | Amplitude error de-glitching circuit and method of operating |
JP2007293448A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Ltd | ストレージシステム及びその電源制御方法 |
DE102007004151A1 (de) * | 2007-01-22 | 2008-07-24 | Braun Gmbh | Schaltungsanordnung zur Versorgung einer Last aus einer Spannungsquelle sowie Energiespeicher mit einer derartigen Schaltungsanordnung |
US8274265B1 (en) | 2007-02-28 | 2012-09-25 | Netlogic Microsystems, Inc. | Multi-phase power system with redundancy |
US7808223B1 (en) * | 2007-05-08 | 2010-10-05 | Netlogic Microsystems, Inc. | Transistor with spatially integrated schottky diode |
US7466195B2 (en) * | 2007-05-18 | 2008-12-16 | Quantance, Inc. | Error driven RF power amplifier control with increased efficiency |
US7783269B2 (en) * | 2007-09-20 | 2010-08-24 | Quantance, Inc. | Power amplifier controller with polar transmitter |
US8014735B2 (en) * | 2007-11-06 | 2011-09-06 | Quantance, Inc. | RF power amplifier controlled by estimated distortion level of output signal of power amplifier |
JP4533927B2 (ja) * | 2007-12-28 | 2010-09-01 | 本田技研工業株式会社 | Dc/dcコンバータ、dc/dcコンバータ装置、車両、燃料電池システム及びdc/dcコンバータの駆動方法 |
US8179109B2 (en) * | 2008-03-06 | 2012-05-15 | Infineon Technologies Austria Ag | Methods and apparatus for a power supply with sequentially-activated segmented power switch |
US8018277B2 (en) * | 2008-09-09 | 2011-09-13 | Quantance, Inc. | RF power amplifier system with impedance modulation |
US7782134B2 (en) * | 2008-09-09 | 2010-08-24 | Quantance, Inc. | RF power amplifier system with impedance modulation |
US7777566B1 (en) * | 2009-02-05 | 2010-08-17 | Quantance, Inc. | Amplifier compression adjustment circuit |
JP5747445B2 (ja) * | 2009-05-13 | 2015-07-15 | 富士電機株式会社 | ゲート駆動装置 |
US8671370B2 (en) * | 2009-06-01 | 2014-03-11 | Pike Group Llc | Chain/leapfrog circuit topologies and tools for carbon nanotube/graphene nanoribbon nanoelectronics, printed electronics, polymer electronics, and their confluences |
JP2011061989A (ja) * | 2009-09-10 | 2011-03-24 | Renesas Electronics Corp | スイッチングレギュレータ |
US8522184B2 (en) * | 2010-05-26 | 2013-08-27 | Pike Group Llc | Hierachically-modular nanoelectronic differential amplifiers, op amps, and associated current sources utilizing carbon nanotubes, graphene nanoribbons, printed electronics, polymer semiconductors, or other related materials |
US8183917B2 (en) * | 2010-06-04 | 2012-05-22 | Quantance, Inc. | RF power amplifier circuit with mismatch tolerance |
TWI418880B (zh) * | 2010-12-10 | 2013-12-11 | Au Optronics Corp | 主動式液晶面板 |
JP2012227680A (ja) * | 2011-04-19 | 2012-11-15 | Fujitsu Semiconductor Ltd | スイッチング回路装置及びそれを有する電源装置 |
JP5591213B2 (ja) * | 2011-11-25 | 2014-09-17 | 三菱電機株式会社 | インバータ装置、およびそれを備えた空気調和機 |
JP6039327B2 (ja) | 2012-09-14 | 2016-12-07 | リコー電子デバイス株式会社 | スイッチング電源装置 |
US8988059B2 (en) | 2013-01-28 | 2015-03-24 | Qualcomm Incorporated | Dynamic switch scaling for switched-mode power converters |
EP3280039A1 (de) | 2016-08-01 | 2018-02-07 | Siemens Aktiengesellschaft | Verfahren zur ansteuerung parallel angeordneter, rückwärts leitfähiger halbleiterschalter |
US10756538B2 (en) * | 2017-04-24 | 2020-08-25 | Silicon Laboratories Inc. | Current limiting for high current drivers |
US10809777B2 (en) | 2017-05-04 | 2020-10-20 | Silicon Laboratories Inc. | Energy estimation for thermal management |
CN108880272B (zh) * | 2018-08-24 | 2024-06-21 | 广州致远电子股份有限公司 | 一种推挽变换器电路及其控制方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4039925A (en) * | 1976-06-10 | 1977-08-02 | Nasa | Phase substitution of spare converter for a failed one of parallel phase staggered converters |
FR2458950A1 (fr) | 1979-06-12 | 1981-01-02 | Ibm France | Dispositif de commutation et son application a une alimentation de puissance du type commute |
US4521672A (en) * | 1981-10-27 | 1985-06-04 | Miller Electric Manufacturing Company | Electronic welding apparatus |
JPH01279631A (ja) | 1988-05-02 | 1989-11-09 | Toshiba Corp | 半導体集積回路の出力回路 |
DE4005168C2 (de) | 1990-02-17 | 1993-09-30 | Jungheinrich Ag | Stromrichter für höhere Frequenzen |
US5399908A (en) | 1992-06-26 | 1995-03-21 | Kollmorgen Corporation | Apparatus and method for forced sharing of parallel MOSFET switching losses |
US5424653A (en) | 1993-10-06 | 1995-06-13 | Advanced Micro Devices, Inc. | Gradual on output buffer circuit including a reverse turn-off apparatus |
JPH08107344A (ja) | 1994-10-04 | 1996-04-23 | Fujitsu Ltd | Cmos出力回路 |
JP3327011B2 (ja) | 1994-11-25 | 2002-09-24 | 松下電工株式会社 | 電力変換装置 |
US5616945A (en) | 1995-10-13 | 1997-04-01 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
JPH09285120A (ja) * | 1996-04-19 | 1997-10-31 | Oki Electric Ind Co Ltd | 電源装置の主スイッチ制御回路 |
JPH1028056A (ja) * | 1996-07-11 | 1998-01-27 | Yamaha Corp | D/aコンバータ |
US5757173A (en) * | 1996-10-31 | 1998-05-26 | Linfinity Microelectronics, Inc. | Semi-soft switching and precedent switching in synchronous power supply controllers |
US6020729A (en) * | 1997-12-16 | 2000-02-01 | Volterra Semiconductor Corporation | Discrete-time sampling of data for use in switching regulators |
-
1999
- 1999-08-27 DE DE69925104T patent/DE69925104T2/de not_active Expired - Lifetime
- 1999-08-27 US US09/530,267 patent/US6429633B1/en not_active Expired - Fee Related
- 1999-08-27 EP EP99940513A patent/EP1028528B1/en not_active Expired - Lifetime
- 1999-08-27 KR KR1020007004580A patent/KR100662172B1/ko not_active IP Right Cessation
- 1999-08-27 WO PCT/JP1999/004627 patent/WO2000013318A1/ja active IP Right Grant
- 1999-08-27 JP JP2000568186A patent/JP3598065B2/ja not_active Expired - Fee Related
- 1999-08-27 CN CNB998014508A patent/CN1249922C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1028528A1 (en) | 2000-08-16 |
DE69925104T2 (de) | 2005-09-22 |
CN1249922C (zh) | 2006-04-05 |
EP1028528A4 (en) | 2001-10-10 |
DE69925104D1 (de) | 2005-06-09 |
KR20010031538A (ko) | 2001-04-16 |
CN1275261A (zh) | 2000-11-29 |
WO2000013318A1 (fr) | 2000-03-09 |
KR100662172B1 (ko) | 2006-12-27 |
US6429633B1 (en) | 2002-08-06 |
EP1028528B1 (en) | 2005-05-04 |
US20020053897A1 (en) | 2002-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3598065B2 (ja) | スイッチングレギュレータおよびこれを用いたlsiシステム | |
US6559492B1 (en) | On-die switching power converter with stepped switch drivers and method | |
US8558529B2 (en) | Control circuit for synchronous rectification type step-down switching regulator | |
US7170272B2 (en) | Semiconductor integrated circuit for controlling power supply, an electronic component and a power supply device | |
JP4671275B2 (ja) | 電源制御装置、電源用電子部品及び電源装置 | |
US6720819B1 (en) | Driver circuit for semiconductor switching device | |
KR101900722B1 (ko) | 파워 모스 트랜지스터의 게이트 구동회로 | |
US20130162322A1 (en) | High speed low loss gate drive circuit | |
JP5013603B2 (ja) | チャージポンプ駆動回路、及びそれを用いた半導体装置 | |
KR20060069291A (ko) | 전력 mosfet 구동기 및 이를 위한 방법 | |
JP6328056B2 (ja) | 半導体集積回路装置および電源システム | |
JP2004056983A (ja) | 電源回路 | |
US20060038543A1 (en) | DC/DC converters using dynamically-adjusted variable-size switches | |
JP2011125075A (ja) | スイッチングレギュレータ | |
Kursun et al. | High input voltage step-down DC-DC converters for integration in a low voltage CMOS process | |
JP2005534273A (ja) | Dc/dcダウンコンバータ | |
US6819573B2 (en) | DC to DC switching power converter with partial-swing switching and method | |
Guckenberger et al. | Integrated DC-DC converter design for improved WCDMA power amplifier efficiency in SiGe BiCMOS technology | |
EP2504910B1 (en) | Switching mode power supply comprising asynchronous limiter circuit | |
Hannon et al. | Design and optimisation of a high current, high frequency monolithic buck converter | |
JP5447760B2 (ja) | モータ駆動装置 | |
JP2011172389A (ja) | スイッチングレギュレータ | |
JP2020065399A (ja) | 負荷駆動回路 | |
JP2004112958A (ja) | スパイクノイズ低減装置とスイッチングレギュレータおよびdc−dcコンバータ | |
JP5160338B2 (ja) | スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |