JP2005534273A - Ｄｃ／ｄｃダウンコンバータ - Google Patents

Abstract

本発明は、同期整流器（Ｓ）と、その入力側のスイッチング素子（Ｃ）と、その出力側のインダクタンス（Ｌ）とを含むＤＣ／ＤＣダウンコンバータに関する。速い負荷変動を可能にすると同時にコストおよび動作損失を低減するために、補助スイッチング素子（Ａ）と、補助整流器（Ｄａｕｘ）と、補助インダクタンス（Ｌａｕｘ）とを備える補助回路を提供することを提案し、前記補助回路は、同期整流器と、入力側のスイッチング素子と、出力側のインダクタンスとの間の接続に結合されている。

Description

本発明は、同期整流器と、その入力側のスイッチング素子と、その出力側のインダクタンスとを備えるＤＣ／ＤＣダウンコンバータに関する。

この種のＤＣ／ＤＣダウンコンバータ（ＤＣ／ＤＣ変換を行う降圧コンバータ）は、例えば、デジタルスイッチング回路、特にパーソナルコンピュータのプロセッサに電力を供給することを目的とし、通常は５〜１２ボルトから１．５〜３．３ボルトの電圧変換が行われる。現代のデジタルスイッチング回路においては、発生する直流供給電圧は１．５ボルト未満の値にもなるため、益々速くなる負荷変動にＤＣ／ＤＣダウンコンバータをさらに適応させる必要がある。従って、ダウンコンバータは使用されるスイッチング素子に対応して高い開閉頻度で動作しなければならないが（同期整流器および入力側のスイッチング素子は通例電界効果トランジスタである）、開閉頻度が高くなることによって損失が益々大きくなる。従って、開閉頻度を随意に高くすることはできない。それでもより速い負荷変動を可能にするためには、関連するダウンコンバータの出力フィルタ容量が増大されるが、そのような増大はコストの上昇につながる。

開閉頻度が高くなるに従って、スイッチング素子の導電状態において発生する損失に対するスイッチング損失の比率は益々大きくなる。一方で、同期整流器および入力側のスイッチング素子を交互にオンおよびオフにすることによって発生する損失は、ターンオン位相とターンオフ位相との間の遷移の間にスイッチング素子上に電流および電圧が同時に存在するために、益々大きなものとなる。他方において、開閉頻度が高くなるに従って、通例電界効果トランジスタとして実施される同期整流器のボディダイオードの逆流または逆回復による損失は、損失全体の大部分を占めるようになる。さらに、（特に２つのスイッチング素子の）寄生容量の激しい開閉によっても損失が発生する。

本発明の目的は、速い負荷変動を可能にし、可能な限り経済的で、動作損失が極力小さなＤＣ／ＤＣダウンコンバータを提供することである。

この目的は、補助スイッチング素子と、補助整流器と、補助インダクタンスとを含む補助回路によって達成され、前記補助回路は、同期整流器と、入力側のスイッチング素子と、出力側のインダクタンスとの間の接続に結合されている。

この種の補助回路を用いることにより、入力側のスイッチング素子および同期整流器に対して事実上電圧のないまたはいわゆるゼロ電圧スイッチングを行うことができると同時に、同期整流器のボディダイオードの逆回復による損失を回避することができる。

請求項２は補助回路の要素の配列を明示している。

請求項３の特徴は、補助スイッチング素子がオンにされた状態にあり、同期整流器のボディダイオードの逆回復による損失を回避するタイムスロットを規定している。

請求項４では、入力側のスイッチング素子のターンオン時点が記載されており、それによってゼロ電圧スイッチングを可能としている。請求項４の代替例として、請求項５は電圧測定を開示しており、電圧が十分に低くなった時に入力側のスイッチング素子を確実にオンにすることができる。

請求項６は、同期整流器に対する適切なターンオフ時点を開示している。

本発明の実施の形態を図面を参照して詳細に説明する。
図１に示されたＤＣ／ＤＣダウンコンバータは、入力側のスイッチング素子Ｃと、同期整流器Ｓと、出力側のインダクタンスＬとを備えている。入力側のスイッチング素子Ｃおよび同期整流器Ｓは、両方とも電界効果トランジスタとして実施される。スイッチング素子Ｃは、そのドレイン端末とそのソース端末との間に接続されたボディダイオードＤ_Ｃを含むとともに、それに並列に接続され、且つスイッチング素子Ｃの寄生容量に加えて外部容量を必要に応じて含んでもよい容量Ｃ_Ｃを含む。同期整流器Ｓは、そのドレイン端末とそのソース端末との間に接続されたボディダイオードＤ_Ｓを含むとともに、それに並列に接続され、且つ同期整流器Ｓの寄生容量に加えて外部容量を必要に応じて含んでもよい容量Ｃ_Ｓを含む。スイッチング素子Ｃ、同期整流器ＳおよびインダクタンスＬは、星形構成で接続され、ノードＰ１で互いに接続されている。ＤＣ／ＤＣダウンコンバータの入力には、入力電圧Ｕｉｎが印加される。出力電圧ＵｏｕｔはＤＣ／ＤＣダウンコンバータの出力から得られ、この出力電圧は、１つ以上のキャパシタを備えてもよい出力容量Ｃ_ｏｕｔを通って低下する。出力容量Ｃ_ｏｕｔはインダクタンスＬと直列に接続されている。

また、補助スイッチング素子Ａと、ダイオードとして構成された補助整流器Ｄ_ａｕｘと、コイルとして構成された小型補助インダクタンスＬ_ａｕｘとから成る補助回路Ｈが設けられ、前記各要素はノードＰ２によって星形構成で接続されている。補助スイッチング素子Ａは電界効果トランジスタとして実施され、ドレインおよびソース端末の間に接続されたボディダイオードＤ_Ａと、それに並列に接続され且つ補助スイッチング素子Ａの寄生容量を構成する容量Ｃ_Ａとを有する。補助回路ＨはノードＰ１に接続され、電圧Ｕｉｎを伝達するＤＣ／ＤＣダウンコンバータの入力と同期整流器Ｓとの間に配置されている。そして、補助スイッチング素子Ａのドレイン端末は、入力電圧Ｕｉｎの陽電位を伝達する入力端末に接続されている。他方の入力端末は基準電位ＧＮＤに接続され、この基準電位ＧＮＤはまた、ダイオードＤ_ａｕｘの陽極と、同期整流器Ｓのソース端末と、出力容量Ｃ_ｏｕｔの端末とに接続されている。ダイオードＤ_ａｕｘの陰極は補助スイッチング素子Ａのソース端末および補助インダクタンスＬ_ａｕｘの端末に接続され、補助インダクタンスＬ_ａｕｘの他方の端末はポイントＰ１に接続されている。

図２Ａ乃至２Ｉは、図１に基づく回路配列の動作を例示するために、電圧および電流の様々な変動を示している。
図２Ａ：補助スイッチング素子Ａの制御端末（ゲート端末）での電位ＧＡ
図２Ｂ：入力側のスイッチング素子Ｃの制御端末（ゲート端末）での電位ＧＣ
図２Ｃ：同期整流器Ｓの制御端末（ゲート端末）での電位ＧＳ
図２Ｄ：ノードＰ２の方向に補助スイッチング素子Ａを通る電流ＩＡＭ
図２Ｅ：ノードＰ１の方向に入力側のスイッチング素子Ｃを通る電流ＩＣ
図２Ｆ：ノードＰ１から基準電位ＧＮＤへの方向に同期整流器Ｓを通る電流ＩＳ
図２Ｇ：ノードＰ２の方向に基準電位ＧＮＤから補助整流器Ｄ_ａｕｘを通る電流ＩＡＤ
図２Ｈ：入力電圧ＵｉｎからノードＰ１への方向の入力側のスイッチング素子Ｃでの電圧ＵＣ
図２Ｉ：ノードＰ１から基準電位ＧＮＤへの方向の同期整流器での電圧ＵＳ

間隔ｔ０≦ｔ＜ｔ１：
時点ｔ０において、補助スイッチング素子Ａがオンになる。この時点で、入力側のスイッチング素子Ｃがオフになり、同期整流器Ｓがオンになる。補助スイッチング素子Ａがオンになる結果として、電流ＩＡＭが値ゼロから急に上昇し、この上昇の勾配は、インダクタンスＬと比較すると小さなインダクタンスＬ_ａｕｘの値に依存する。これにより、いわゆるゼロ電流スイッチング、即ちゼロに等しい電流ＩＡＭで補助スイッチング素子Ａがオンになる。入力側のスイッチング素子Ｃを通る電流ＩＣはゼロに等しい。電流ＩＳは、時点ｔ０（この時点までマイナスである電流ＩＳの絶対値の低下に対応する）まで緩やかに増大し、これに電流ＩＡＭが重ね合わせられ、ＩＳはそれに対応して急勾配に上昇し、時点ｔ０とその次の時点ｔ１との間で正の値の範囲内に入り、通例使用されるＭＯＳＦＥＴの場合にはボディダイオードは電流を通していないので、その時点から、ボディダイオードＤＳが逆回復する（損失を発生させる）ことなく同期整流器を（ＩＳの正の値で）オフにすることができる。補助スイッチング素子Ａがオンである限り、整流器Ｄ_ａｕｘはオフで、ＩＡＤはゼロである。電圧ＵＣは入力電圧Ｕｉｎに等しい。電圧ＵＳはゼロに等しい。

間隔ｔ１≦ｔ＜ｔ２：
補助スイッチング素子Ａはオンのままとなり、スイッチング素子Ｃは今度はオフのままとなるが、原則として（図２Ｂの制御電位ＧＣの立ち上がりに両方向の矢印で示されている）時点ｔ１からはスイッチング素子Ｃをオンにすることが許容され、これは、この時点から電流ＩＣはマイナスとなり、従ってボディダイオードＤ_Ｃがオンである間は、スイッチング損失を最小限にするゼロ電圧スイッチングでスイッチング素子Ｃをオンにすることができるためである。同期整流器Ｓは時点ｔ１でオフとなる。電流ＩＡＭは本質的に、時点ｔ１およびｔ２の間では一定である。電流ＩＣは時点ｔ２まで負の値をとり、ほぼ一定である。その時、電流ＩＳは値ゼロをとる。電流ＩＡＤは依然としてゼロである。電圧ＵＣはゼロに戻り、ＵＣの下降の勾配は、この下降の間に開閉される容量Ｃ_ＣおよびＣ_Ｓの値に依存する。図２Ａの下降点線は、時点ｔ１’でのみ電圧が遅れてゼロに下降した場合を示している。好ましくは、電圧ＵＣは測定され且つ閾値と比較され、電圧ＵＣが十分に低下した時に、スイッチング素子Ｃをオンにすることができ、この後にスイッチング素子Ｃにおいて対応して僅かな損失が発生する。スイッチング素子Ｓの電圧ＵＳは時点ｔ１から入力電圧Ｕｉｎの値まで上昇し、この上昇の勾配は同様に、電圧ＵＳの上昇の間に開閉される容量Ｃ_ＣおよびＣ_Ｓの値に依存する。図２Ｉの上昇点線は、時点ｔ１’でのみ電圧ＵＳが遅れてＵｉｎの値まで上昇した場合を示している。スイッチング素子Ｓは時点ｔ１でゼロ電圧スイッチングでオフになり、即ちＵＳは時点ｔ１でゼロに等しい。

間隔ｔ２≦ｔ＜ｔ３：
時点ｔ２において、補助スイッチング素子Ａがオフになり、電流ＩＡＭはゼロになる。インダクタンスＬ_ａｕｘは整流器Ｄ_ａｕｘを介して放電し、この時下降電流ＩＡＤが整流器Ｄ_ａｕｘを流れる。電流ＩＣの絶対値は時点ｔ２で（負の）値から低下し、時点ｔ３で値ゼロに達する。スイッチング素子Ｃは時点ｔ２’でオンになり、これは、ボディダイオードＤ_Ｃがオンである間、またはその絶対値が十分に低い、即ちゼロ電圧スイッチングを有する電圧Ｕ_Ｃが検出される間に行われる（スイッチング素子Ｃをオンにすることができる間隔については時点ｔ１≦ｔ＜ｔ２に関する上記説明も参照せよ）。

間隔ｔ３≦ｔ＜ｔ４：
補助スイッチング素子Ａおよび同期整流器Ｓはオフのままとなり、スイッチング素子Ｃはオンのままとなる。補助整流器Ｄ_ａｕｘを通る電流ＩＡＤは、時間間隔ｔ２≦ｔ＜ｔ３の場合と同様に、同一の勾配で下降し続ける。時点ｔ４において、電流ＩＡＤはゼロに低下している。電流ＩＣは、時間間隔ｔ２≦ｔ＜ｔ３の場合と同様に、同一の勾配で一定に上昇し続け、時点ｔ３において値ゼロをとる。

時間間隔ｔ４≦ｔ＜ｔ５：
時点ｔ４において、補助インダクタンスＬ_ａｕｘは完全に放電しているため、電流ＩＡＤは値ゼロに達しており、ゼロのままとなる。その結果として、スイッチング素子Ｃが依然としてオンである間は、電流ＩＣは時間間隔ｔ４≦ｔ＜ｔ３の時よりも緩やかな勾配で上昇する。

時間間隔ｔ５≦ｔ＜ｔ６：
時点ｔ５において、スイッチング素子Ｃはオフになり、同期整流器Ｓはオンになる。その結果として、電流ＩＣがゼロに下降する。時点ｔ５において、電流ＩＳはゼロから負の値に急変し、そこから電流ＩＳは時点ｔ６まで上昇し、それに従ってその絶対値は低下する（小さな負荷またはゼロ負荷ＩＳが時点ｔ６まで正の値へ向けて上昇した場合）。電圧ＵＣは時点ｔ５でＵｉｎの値まで上昇する。容量Ｃ_ＣおよびＣ_Ｓの関連する開閉を任意に速くすることができず、対応する電圧ＵＣの上昇および電圧ＵＳの下降は無限の勾配で行われないので、スイッチング素子Ｓをオンにするための短い遊休時間（図２Ａ乃至２Ｉでは認識できない）が設けられ、即ち、スイッチング素子Ｃをオフにした後にスイッチング素子Ｓが短時間だけオンにされ、それによりスイッチング素子Ｓがゼロ電圧スイッチングで確実にオンにされる。

ｔ０からｔ６までの間隔について説明した動作が時点ｔ６から反復される。

本発明をよりよく例証するために図２Ａ乃至２Ｉにおいては、時点ｔ０からｔ４までに起こる事象を時間的に引き伸ばして示した。実際には、間隔ｔ０からｔ６に対するｔ０からｔ４の間隔の比率は、図２Ａ乃至２Ｉに示されているよりも相当小さなものである。

本発明によるＤＣ／ＤＣダウンコンバータを示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。 図１に示されたＤＣ／ＤＣダウンコンバータの動作の間の時間の関数としての電圧および電流の変動を示している。

Claims (6)

1. 同期整流器と、その入力側のスイッチング素子と、その出力側のインダクタンスと、補助スイッチング素子、補助整流器および補助インダクタンスを含む補助回路とを備えるＤＣ／ＤＣダウンコンバータであって、前記補助回路は、前記同期整流器と、前記入力側のスイッチング素子と、前記出力側のインダクタンスとの間の接続に結合されている、ＤＣ／ＤＣダウンコンバータ。
2. 前記補助スイッチング素子、前記補助整流器および前記補助インダクタンスの第１の端末は互いに接続され、
   前記補助スイッチング素子の第２の端末は前記ダウンコンバータの入力端末に接続され、
   前記ダウンコンバータの前記第２の入力端末は、前記補助整流器の前記第２の端末および前記同期整流器の端末に接続され、
   前記補助インダクタンスの第２の端末は、前記同期整流器の第２の端末に接続されていることを特徴とする、請求項１に記載のＤＣ／ＤＣダウンコンバータ。
3. 前記同期整流器がオンである間且つ前記入力側のスイッチング素子がオフである間、前記補助スイッチング素子をオンにするように配列され、また、前記同期整流器をオフにした後、前記補助スイッチング素子をオフにすることを特徴とする、請求項１または２に記載のＤＣ／ＤＣダウンコンバータ。
4. 前記入力側のスイッチング素子のボディダイオードの順方向に電流が流れる時、電界効果トランジスタとして実施される前記入力側のスイッチング素子をオンにするように配列されていることを特徴とする、請求項１乃至３のいずれかに記載のＤＣ／ＤＣダウンコンバータ。
5. 前記入力側のスイッチング素子の電圧を測定し、且つ前記入力側のスイッチング素子の測定電圧が選択可能な閾値に達している場合にのみ前記入力側のスイッチング素子をオンにするように配列されていることを特徴とする、請求項１乃至３のいずれかに記載のＤＣ／ＤＣダウンコンバータ。
6. 前記同期整流器と、前記入力側のスイッチング素子と、前記出力側のインダクタンスとの間の前記接続から前記同期整流器に向かって電流が流れる時、電界効果トランジスタとして実施される前記同期整流器をオフにするように配列されていることを特徴とする、請求項１乃至５のいずれかに記載のＤＣ／ＤＣダウンコンバータ。

Images