KR950004277A - 데이타 출력 장치 - Google Patents

데이타 출력 장치 Download PDF

Info

Publication number
KR950004277A
KR950004277A KR1019930014016A KR930014016A KR950004277A KR 950004277 A KR950004277 A KR 950004277A KR 1019930014016 A KR1019930014016 A KR 1019930014016A KR 930014016 A KR930014016 A KR 930014016A KR 950004277 A KR950004277 A KR 950004277A
Authority
KR
South Korea
Prior art keywords
data
output
read
pull
transistors
Prior art date
Application number
KR1019930014016A
Other languages
English (en)
Other versions
KR950010626B1 (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930014016A priority Critical patent/KR950010626B1/ko
Publication of KR950004277A publication Critical patent/KR950004277A/ko
Application granted granted Critical
Publication of KR950010626B1 publication Critical patent/KR950010626B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Abstract

본 발명은 다비트 데이타 출력 버터를 갖는 반도체 기억소자에서, 동시에 두개 이상의 데이타 출력 버퍼로 리드 데이타를 출력하는 경우에 발생하는 전원선의 노이즈를 감소시키기 위하여, 출력되는 리드 데이타를 검색하여 리드 데이타가 동일한 경우에는 작은 크기의 출력 드라이버를 이용하고, 리드 데이타가 다른 경우에는 큰 크기의 출력 드라이버를 이용하여 데이타를 출력하도록 데이타 출력 버퍼를 구현한 데이타 출력 장치에 관한 기술이다.

Description

데이타 출력 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 데이타 검색회로와 데이타 출력 버퍼의 실시예를 도시한 회로도, 제4A도 내지 제4B도는 본 발명의 데이타 출력 버퍼가 동작할 때에 발생하는 전원선의 노이즈 시뮬레이션도.

Claims (7)

  1. 반도체 기억소자의 다비트 데이타 출력 장치에 있어서, 출력하고자 하는 데이타를 검색하는 데이타 검색회로와, 상기 데이타 검색회로의 출력을 입력으로 하는 각각의 데이타 출력 버퍼에서 풀-업 드라이버는 서로 다른 신호에 의해 게이트가제어되는 두개의 트랜지스터로 이루어져 있으며, 두개의 트랜지스터는 리드되는 다비트 출력 데이타가 서로 동일한 경우에는 하나만 동작을 하고, 다비트 출력 데이타가 서로 다른 경우에는 두개의 트랜지스터가 모두 동작하도록 구현한 두개이상의 데이타 출력 버퍼로 이루어진 것을 특징으로 하는 데이타 출력 장치.
  2. 제1항에 있어서, 상기 데이타 검색회로는 데이타 출력 버퍼로 출력하고자 하는 리드 데이타(D31,D32)를 입력으로 하여 제1출력(AA)를 출력하는 낸드 게이트(NAND Gate)와, 데이타 출력 버퍼로 출력하고자 하는 리드 데이타(D31,D32)를 입력으로하여 제2출력(BB)을 출력하는 노아 게이트(NOR Gate)로 구성된 것을 특징으로 하는 데이타 출력 장치.
  3. 제1항에 있어서, 상기 데이타 출력 버퍼의 풀-업 드라이버는, 리드 데이타(D31)에 의해 출력된 풀-업 리드 데이타(D31a)가 반전된 신호에 의해 게이트가 제어되는 제1PMOS 트랜지스터(T1)와, 상기 풀-업 리드 데이타(D31a)와 데이타 검색회로의 제1출력(AA)을 입력으로 한 게이트(G2)의 출력에 의해 제어되는 제2PMOS 트랜지스터(T2)로 이루어지는 것을 특징으로하는 데이타 출력 장치.
  4. 반도체 기억소자의 다비트 데이타 출력 장치에 있어서, 출력하고자 하는 데이타를 검색하는 데이타 검색회로와, 상기 데이타 검색회로의 출력을 입력으로 하는 각각의 데이타 출력 버퍼에서 풀-다운 드라이버는 서로 다른 신호에 의해 게이트가 제어되는 두개의 트랜지스터로 이루어져 있으며, 두개의 트랜지스터는 리드되는 다비트 출력 데이타가 서로 동일한 경우에는 하나만 동작을 하고, 다비트 출력 데이타가 서로 다른 경우에는 두개의 트랜지스터가 모두 동작하도록 구현한 두개 이상의 데이타 출력 버퍼로 이루어진 것을 특징으로 하는 데이타 출력 장치.
  5. 제4항에 있어서, 상기 데이타 검색회로는 데이타 출력 버퍼로 출력하고자 하는 리드 데이타(D31,D32)를 입력으로 하여 제1출력(AA)을 출력하는 낸드 게이트(NAND Gate)와, 데이타 출력 버퍼로 출력하고자 하는 리드 데이타(D31,D32)를 입력으로하여 제2출력(BB)을 출력하는 노아 게이트(NOR Gate)로 구성된 것을 특징으로 하는 데이타 출력 장치.
  6. 제4항에 있어서, 상기 데이타 출력 버퍼의 풀-다운 드라이버는, 리드 데이타(D31)에 의해 출력된 풀-다운 리드 데이타(D31b)가 반전된 신호에 의해 게이트가 제어되는 제1NMOS 트랜지스터(T3)와, 상기 풀-다운 리드 데이타(D31b)와 데이타검색회로의 제2출력(BB)을 입력으로 한 게이트(G4)의 출력에 의해 제어되는 제2NMOS 트랜지스터(T4)로 이루어지는 것을특징으로 하는 데이타 출력 장치.
  7. 반도체 기억소자의 데이타 출력 장치에 있어서, 출력하고자 하는 데이타를 검색하는 데이타 검색회로와, 상기 데이타 검색회로의 출력을 입력으로 하는 각각의 데이타 출력 버퍼에서 풀-업 드라이버는 서로 다른 신호에 의해 게이트가 제어되는 두개의 트랜지스터로 이루어져 있으며, 두개의 트랜지스터는 리드되는 다비트 출력 데이타가 서로 동일한 경우에는 하나만 동작을 하고, 다비트 출력 데이타가 서로 다른 경우에는 두개의 트랜지스터가 모두 동작하도록 구현하고, 풀-다운드라이버는 서로 다른 신호에 의해 게이트가 제어되는 두개의 트랜지스터로 이루어져 있으며, 두개의 트랜지스터는 리드되는 다비트 출력 데이타가 서로 동일한 경우에는 하나만 동작을 하고, 다비트 출력 데이타가 서로 다른 경우에는 두개의트랜지스터가 모두 동작하도록 구현한 두개 이상의 데이타 출력 버퍼로 이루어진 것을 특징으로 하는 데이타 출력 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930014016A 1993-07-23 1993-07-23 데이타 출력 장치 KR950010626B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930014016A KR950010626B1 (ko) 1993-07-23 1993-07-23 데이타 출력 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930014016A KR950010626B1 (ko) 1993-07-23 1993-07-23 데이타 출력 장치

Publications (2)

Publication Number Publication Date
KR950004277A true KR950004277A (ko) 1995-02-17
KR950010626B1 KR950010626B1 (ko) 1995-09-20

Family

ID=19359893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014016A KR950010626B1 (ko) 1993-07-23 1993-07-23 데이타 출력 장치

Country Status (1)

Country Link
KR (1) KR950010626B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684896B1 (ko) * 2005-04-20 2007-02-20 삼성전자주식회사 반도체 메모리 장치의 출력버퍼회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684896B1 (ko) * 2005-04-20 2007-02-20 삼성전자주식회사 반도체 메모리 장치의 출력버퍼회로

Also Published As

Publication number Publication date
KR950010626B1 (ko) 1995-09-20

Similar Documents

Publication Publication Date Title
US4831285A (en) Self precharging static programmable logic array
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR960009247B1 (en) Data output buffer of semiconductor integrated circuit
KR940017201A (ko) 데이타 출력 버퍼
KR920013441A (ko) 반도체집적회로
KR890016767A (ko) 직접회로
KR950013042A (ko) 역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로
KR890013769A (ko) 중간전위생성회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR950004277A (ko) 데이타 출력 장치
KR970051151A (ko) 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR880013324A (ko) 게이트어레이
KR950004740A (ko) 데이타 출력 장치
US5291078A (en) Gate circuits in transition detection input buffers
KR940002924A (ko) 반도체 기억장치
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR970019061A (ko) 데이타 출력버퍼
KR960039640A (ko) 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR940020422A (ko) 반도체 메모리 장치의 출력 버퍼회로
KR940003399Y1 (ko) 어드레스 버퍼
KR970055484A (ko) 출력 버퍼 회로
KR920019089A (ko) Ecl 레벨 신호를 mos-레벨 신호로 변환하기 위한 레벨 변환 회로와 그 레벨 변환 회로를 갖는 어드레스 신호 디코딩 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee