KR100825001B1 - 데이터 출력 버퍼 - Google Patents

Abstract

본 발명의 데이터 출력 버퍼는 반도체기억장치에서 데이터 출력 핀 수에 따라 슬루율을 조절할 수 있도록 하기 위하여 제1 본딩 패드; 제2 본딩 패드; 상기 제1 및 제2 본딩 패드의 출력을 선택적으로 입력받고, 상기 제1 및 제2 본딩 패드의 연결 상태에 따라 하기 프리드라이빙수단내 복수의 프리드라이버가 선택적으로 동작하도록 제어신호를 발생하는 프리드라이버제어수단; 상기 프리드라이버제어수단으로부터 출력되는 신호를 제어신호로 하여 복수의 프리드라이버가 선택적으로 동작하게 함으로써 입력되는 데이터신호 전류의 크기를 달리하여 출력하는 프리드라이빙수단; 상기 프리드라이빙수단의 출력신호에 따라 구동되는 출력드라이빙수단; 및 상기 출력드라이빙수단과 연결되어 칩외부로 신호를 출력하는 출력패드를 포함하는 것을 특징으로 한다.

본딩, 패드, 슬루율, 프리드라이버, 프리드라이버제어

Description

데이터 출력 버퍼{Data output buffer}

도 1은 일반적인 64M DDR SDRAM의 핀 구성도,

도 2는 종래기술에 따른 데이터 출력 버퍼,

도 3은 본 발명에 따른 데이터 출력 버퍼의 구성도,

도 4는 본 발명에 따른 프리드라이버제어부 및 프리드라이버부에 대한 상세회로도,

도 5a는 종래기술에 따른 출력데이터 파형도,

도 5b는 본 발명에 따른 출력데이터 파형도.

<도면의 주요 부분에 대한 부호의 설명>

310: 본딩패드1 320: 본딩패드2

330: 프리드라이버제어부 340: 프리드라이버부

350: 출력드라이버 360: 패드

본 발명은 반도체기억장치에서의 데이터 출력 버퍼에 관한 것으로서, 구체적으로는 반도체기억장치의 데이터 출력 핀 수에 따라 슬루율을 조절할 수 있는 데이터 출력 버퍼에 관한 것이다.

DDR SDRAM의 데이터 출력 핀수는 동일 크기의 메모리라 하더라도 내부 구성에 따라 각기 다르다. 그러나, 메모리의 크기가 동일하면 데이터 출력 핀수에 대한 고려 없이 데이터 출력 버퍼는 동일한 능력을 갖도록 설계되어 있다. 따라서, 데이터 출력 핀수의 상이로 인한 슬루율(slew rate)의 차이를 극복할 수 없다.

도 1은 일반적인 64M DDR SDRAM의 핀 구성도이다.

도 1의 일반적인 64M DDR SDRAM의 핀 구성도에 따르면, 64M 메모리가 16M ×4로 구성된 경우에는 데이터 출력 핀수가 4개이고, 8M ×8의 경우에는 8개이며, 4M ×16의 경우에는 16개임을 보인다.

도 2는 종래기술에 따른 데이터 출력 버퍼이다.

위와 같이 데이터 출력 핀수가 각기 다르더라도 데이터 출력 버퍼는 도 2와 같이 출력드라이버(220)을 드라이빙하는 프리드라이버부(210)가 동일한 구성으로 되어 있어 외부에서 보면 64M의 동일한 성능을 갖는 것으로 보이지만, 데이터 출력의 슬루율 측면에서 보면 8M ×8제품에 맞도록 설계된 데이터 출력 버퍼를 4M ×16제품에서 사용하는 경우 8M ×8제품에서의 슬루율 보다 더 작아져서 내부전원전압(Vcore)의 레벨이 흔들리는 심각한 문제가 발생한다.

상기의 문제점을 해결하기 위하여 본 발명은 반도체기억장치의 데이터 출력 핀 수에 따라 슬루율을 조절할 수 있는 데이터 출력 버퍼를 제공함에 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명의 데이터 출력 버퍼는 제1 본딩 패드; 제2 본딩 패드; 상기 제1 및 제2 본딩 패드의 출력을 선택적으로 입력받고, 상기 제1 및 제2 본딩 패드의 연결 상태에 따라 하기 프리드라이빙수단내 복수의 프리드라이버가 선택적으로 동작하도록 제어신호를 발생하는 프리드라이버제어수단; 상기 프리드라이버제어수단으로부터 출력되는 신호를 제어신호로 하여 복수의 프리드라이버가 선택적으로 동작하게 함으로써 입력되는 데이터신호 전류의 크기를 달리하여 출력하는 프리드라이빙수단;상기 프리드라이빙수단의 출력신호에 따라 구동되는 출력드라이빙수단; 및 상기 출력드라이빙수단과 연결되어 칩외부로 신호를 출력하는 출력패드를 포함하는 것을 특징으로 한다.

또한, 상기 프리드라이버제어수단은, 출력버퍼인에이블바아신호, 상기 제1 본딩 패드1의 출력 및 상기 제2 본딩 패드의 출력을 입력받아 데이터 출력비트수가 4비트 혹은 8비트인 경우 제1 제어신호를 출력하는 제1 프리드라이버제어부; 및 출력버퍼인에이블바아신호 및 제1 본딩 패드의 출력을 입력받아 데이터 출력비트수가 4비트인 경우 제2 제어신호를 출력하는 제2프리드라이버제어부를 포함하는 것을 특징으로 한다.

또한, 상기 프리드라이빙수단은, 제1 내지 제3 프리드라이버의 출력측이 병렬 접속되어 상기 출력드라이빙수단의 피모스트랜지스터의 게이트단에 연결되고, 제4 내지 제6 프리드라이버의 출력측이 병렬 접속되어 상기 출력드라이빙수단의 엔모스트랜지스터의 게이트단에 연결되며, 상기 제3 프리드라이버와 제6 프리드라이버의 제어단에는 상기 제1프리드라이버제어부의 출력이 입력되고, 상기 제2 프리드라이버와 제5 프리드라이버의 제어단에는 상기 제2프리드라이버제어부의 출력이 입력되어 동작이 제어되며, 상기 제1 프리드라이버와 제4 프리드라이버는 데이터의 출력 비트수에 무관하게 동작하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명에 따른 데이터 출력 버퍼의 구성도로서, 하나의 소자가 본딩 패드의 출력신호에 따라 X4, X8, X16이 결정된다.

본딩 패드1(310)의 출력(X4S) 및 본딩 패드2(320)의 출력(X8S)이 프리드라이버제어부(330)에 입력되면, 프리드라이버제어부(330)는 본딩패드의 연결 상태에 따라 프리드라이버부(340)내 복수의 프리드라이버가 선택적으로 동작하도록 제어신호를 발생하고, 프리드라이버부(340)는 프리드라이버제어부(330)에서 출력되는 제어신호를 입력받아 병렬접속된 복수의 프리드라이버가 선택적으로 동작하여 출력되는 신호 전류의 크기를 달리하게 된다. 프리드라이버부(340)의 출력신호에 따라 구동되는 출력드라이버(350) 및 데이터출력패드(360)는 종래기술에 따른 구성과 동일하 고 이 두 구성을 통합하여 출력버퍼라 한다.

도 4는 본 발명에 따른 프리드라이버제어부 및 프리드라이버부에 대한 상세회로도이다.

우선, 프리드라이버제어부(330)는 출력버퍼인에이블바아신호(OUTENB), 본딩 패드1(310)의 출력(X4S) 및 본딩 패드2(320)의 출력(X8S)를 입력으로 하여 데이터 출력이 4비트 혹은 8비트인 경우에 "L"상태의 신호 및 이의 반전신호를 출력하는 제1프리드라이버제어부(331)와 출력버퍼인에이블바아신호(OUTENB) 및 본딩 패드1(310)의 출력(X4S)를 입력으로 하여 데이터 출력이 4비트인 경우에 "L"상태의 신호 및 이의 반전신호를 출력하는 제2프리드라이버제어부(332)로 구성된다. 여기서 출력버퍼인에이블바아신호(OUTENB)가 "L"상태이면 출력드라이버는 하이 임피이던스상태로 동작하지 않으며, "H"상태인 경우에 동작한다.

프리드라이버부(340)는 제1 내지 제3 프리드라이버(341, 342 및 343)의 출력측이 병렬 접속되어 출력드라이버(350)의 피모스트랜지스터의 게이트단에 연결되고, 제4 내지 제6 프리드라이버(344, 345 및 346)의 출력측이 병렬 접속되어 출력드라이버(350)의 엔모스트랜지스터의 게이트단에 연결된다. 한편, 제3 프리드라이버(343)와 제6 프리드라이버(346)의 제어단에는 제1프리드라이버제어부(331)의 출력이 입력되고, 제2 프리드라이버(342)와 제5 프리드라이버(345)의 제어단에는 제2프리드라이버제어부(332)의 출력이 입력되어 동작수행이 제어되며, 제1 프리드라이버(341)와 제4 프리드라이버(344)는 데이터의 출력 비트수에 무관하게 동작한다.

즉, 데이터 출력 비트수가 4비트인 경우에는, 4비트 출력용 본딩패드1(310) 을 연결하므로, 본딩패드1(310)의 출력(X4S)은 "H"상태가 되고, 본딩패드2(320)의 출력(X8S)은 "L"상태가 되어, 제1프리드라이버제어부(331)의 출력(OE1) 및 제2프리드라이버제어부(332)의 출력(OE2)은 "L"상태가 되고, 이에 따라 제3프리드라이버(343) 및 제6프리드라이버(346)와 제2프리드라이버(342) 및 제5프리드라이버(345)는 동작하지 않고, 제1프리드라이버(341)과 제4프리드라이버(344)만 동작한다.

한편, 데이터 출력 비트수가 8비트인 경우에는, 8비트 출력용 본딩패드2(320)를 연결하므로, 본딩패드1(310)의 출력(X4S)은 "L"상태가 되고, 본딩패드2의 출력(X8S)은 "H"상태가 되어, 제1프리드라이버제어부(331)의 출력(OE1)은 "L"상태가 되고, 제2프리드라이버제어부(332)의 출력(OE2)은 "H"상태가 되므로, 이에 따라 제3프리드라이버(343) 및 제6프리드라이버(346)는 동작하지 않고, 제2프리드라이버(342) 및 제5프리드라이버(345)와 제1프리드라이버(341)과 제4프리드라이버(344)가 동작하여 출력 드라이버(350)의 모스트랜지스터의 게이트단에 흐르는 전류의 크기를 증가시킴으로써 출력 데이터 파형의 슬루율을 증가시킨다.

마지막으로, 데이터 출력 비트수가 16비트인 경우에는, 본딩패드1(310) 및 본딩패드2(320)의 어디에도 연결되지 않아, 본딩패드1(310)의 출력(X4S) 및 본딩패드2의 출력(X8S)은 모두 "H"상태가 되어, 제1프리드라이버제어부(331)의 출력(OE1)과 제2프리드라이버제어부(332)의 출력(OE2)은 모두 "H"상태가 되므로, 이에 따라 제3프리드라이버(343) 및 제6프리드라이버(346), 제2프리드라이버(342) 및 제5프리드라이버(345) 그리고 제1프리드라이버(341)과 제4프리드라이버(344)가 모두 동작 하여 출력 드라이버(350)의 모스트랜지스터의 게이트단에 흐르는 전류의 크기를 증가시킴으로써 출력 데이터 파형의 슬루율을 더욱 증가시킨다.

도 5a는 종래기술에 따른 출력데이터 파형도이고, 도 5b는 본 발명에 따른 출력데이터 파형도이다.

도 5에서 볼 수 있는 바와 같이 종래기술에 따르면 8비트 출력과 16비트 출력의 경우에 프리드라이버의 구동력이 동일하므로 슬루율의 차이가 크게 발생하나, 본 발명에 따르면 각 출력비트수에 따라 프리드라이버의 구동력을 다르게 함으로써 슬루율의 차이를 작게 함을 알 수 있다.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.

상기와 같은 구성에 따라 메모리 소자에서 출력 데이터 비트수에 따른 제품의 구분에 사용되는 본딩 신호를 이용하여 각 출력 데이터 비트수에 적합하도록 프리드라이버의 구동력을 설정함으로써 데이터 출력 버퍼의 슬루율이 달라지지 않도록 하는 유리한 효과가 있다.

Claims (5)

1. 출력 데이터 비트수 옵션에 대응하는 본딩 상태를 가지는 제1 및 제2 본딩 패드;

   상기 제1 및 제2 본딩 패드의 출력을 선택적으로 입력받고, 상기 제1 및 제2 본딩 패드의 연결 상태에 따라 하기 프리드라이빙수단내 복수의 프리드라이버가 선택적으로 동작하도록 제어신호를 발생하는 프리드라이버제어수단;

   상기 프리드라이버제어수단으로부터 출력되는 신호를 제어신호로 하여 복수의 프리드라이버가 선택적으로 동작하게 함으로써 입력되는 데이터신호 전류의 크기를 달리하여 출력하는 프리드라이빙수단;

   상기 프리드라이빙수단의 출력신호에 따라 구동되는 출력드라이빙수단; 및

   상기 출력드라이빙수단과 연결되어 칩외부로 신호를 출력하는 출력패드

   를 포함하는 것을 특징으로 하는 데이터 출력 버퍼.
2. 제1항에 있어서, 상기 프리드라이버제어수단은,

   출력버퍼인에이블바아신호, 상기 제1 본딩 패드의 출력 및 상기 제2 본딩 패드의 출력을 입력받아 출력 데이터 비트수가 4비트 혹은 8비트인 경우 제1 제어신호를 출력하는 제1 프리드라이버제어부; 및

   상기 출력버퍼인에이블바아신호 및 상기 제1 본딩 패드의 출력을 입력받아 데이터 출력비트수가 4비트인 경우 제2 제어신호를 출력하는 제2프리드라이버제어부

   를 포함하는 것을 특징으로 하는 데이터 출력 버퍼.
3. 제2항에 있어서, 상기 프리드라이빙수단은,

   제1 내지 제3 프리드라이버의 출력측이 병렬 접속되어 상기 출력드라이빙수단의 피모스트랜지스터의 게이트단에 연결되고, 제4 내지 제6 프리드라이버의 출력측이 병렬 접속되어 상기 출력드라이빙수단의 엔모스트랜지스터의 게이트단에 연결되며, 상기 제3 프리드라이버와 제6 프리드라이버의 제어단에는 상기 제1프리드라이버제어부의 출력이 입력되고, 상기 제2 프리드라이버와 제5 프리드라이버의 제어단에는 상기 제2프리드라이버제어부의 출력이 입력되어 동작이 제어되며, 상기 제1 프리드라이버와 제4 프리드라이버는 데이터의 출력 비트수에 무관하게 동작하는 것을 특징으로 하는 데이터 출력 버퍼.
4. 제2항 또는 제3항에 있어서, 상기 제1 프리드라이버제어부는,

   상기 출력버퍼인에이블바아신호, 상기 제1 본딩 패드의 출력 및 상기 제2 본딩 패드의 출력을 입력으로 하는 노아게이트; 및

   상기 노아게이트의 출력과 병렬접속되어 상기 노아게이트의 출력을 반전시켜 출력하는 인버터

   를 포함하는 것을 특징으로 하는 데이터 출력 버퍼.
5. 제2항 또는 제3항에 있어서, 상기 제2 프리드라이버제어부는,

   상기 출력버퍼인에이블바아신호 및 상기 제1 본딩 패드의 출력을 입력으로 하는 노아게이트; 및

   상기 노아게이트의 출력과 병렬접속되어 상기 노아게이트의 출력을 반전시켜 출력하는 인버터

   를 포함하는 것을 특징으로 하는 데이터 출력 버퍼.

Images