KR20020049200A - 출력 드라이버 회로 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 출력 드라이버 회로에 관한 것으로, 출력 드라이버를 여러 저항 드라이버로 사용하므로써 출력 전압을 여러가지 레벨로 드라이빙할 수 있다. 이를 위한 본 발명의 출력 드라이버 회로는 제1 입력 신호에 의해 전원전압을 출력 패드로 출력하는 풀업 트랜지스터와, 제2 입력 신호에 의해 상기 출력 패드의 전압을 접지전압으로 방전시키는 풀다운 트랜지스터와, 상기 전원전압과 상기 풀업 트랜지스터 사이에 접속된 제1 저항과, 상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된 저항 드라이버부가 다수개로 구성된다.

Description

출력 드라이버 회로{OUTPUT DRIVER CIRCUIT}

본 발명은 반도체 메모리 장치의 출력 드라이버 회로에 관한 것으로, 특히 출력 드라이버를 여러 저항 드라이버로 사용하므로써, 출력 전압을 여러가지 레벨로 드라이빙할 수 있는 출력 드라이버 회로에 관한 것이다.

도 1A는 종래의 출력 드라이버 회로도이다. 종래의 출력 드라이버 회로는 전원전압(Vterm)과 출력 패드(PAD) 사이에 접속된 저항(Rterm)과, 입력 신호(q)에 의해 상기 출력 패드(PAD)의 전위를 접지전압(Vss)으로 방전시키는 NMOS 트랜지스터(N1)로 구성되어 있다.

도 1A에 도시된 종래의 출력 드라이버 회로는 NMOS 트랜지스터(N1)의 게이트로 입력되는 입력 신호(q)에 의해 상기 저항(Rterm)을 통해 흐르는 전류(I_OL)의 양을 조절한다.

도 1B는 종래의 다른 출력 드라이버 회로도이다. 종래의 출력 드라이버 회로는 입력 신호(s1)에 의해 전원전압(Vterm)을 출력 패드(PAD)로 전송하는 풀업 트랜지스터(MN2)와, 입력 신호(s2)에 의해 상기 출력 패드(PAD)의 전압을 접지전압(Vss)으로 방전시키는 풀다운 트랜지스터(N3)로 구성되어 있다.

도 1B에 도시된 종래의 출력 드라이버 회로는 풀업 및 풀다운 트랜지스터(MN2, MN3)의 풀 스윙(full swing) 동작에 의해 출력 패드(PAD)로 전원전압(Vterm) 또는 접지전압(Vss)을 전송한다.

그런데, 상기 구성을 갖는 종래의 출력 드라이버 회로는 패드(PAD) 상에 한가지의 신호 레벨만을 구현해서 사용하므로, 채널 상에 나타나는 여러 레벨의 신호를 자유롭게 제거하기가 어려웠다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 출력 드라이버를 여러 저항 드라이버로 사용하므로써, 출력 전압을 여러가지 레벨로 드라이빙할 수 있는 출력 드라이버 회로를 제공하는데 있다.

도 1A 및 도 1B는 종래의 출력 드라이버 회로의 회로도

도 2는 본 발명에 의한 출력 드라이버 회로의 회로도

* 도면의 주요부분에 대한 부호의 설명 *

10 : 제1 저항 드라이버부20 : 제2 저항 드라이버부

MN1-MN14 : NMOS 트랜지스터

상기 목적을 달성하기 위한 본 발명의 출력 드라이버 회로는,

제1 입력 신호에 의해 전원전압을 출력 패드로 출력하는 풀업 트랜지스터와,

제2 입력 신호에 의해 상기 출력 패드의 전압을 접지전압으로 방전시키는 풀다운 트랜지스터와,

상기 전원전압과 상기 풀업 트랜지스터 사이에 접속된 제1 저항과,

상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된다.

상기 풀업 트랜지스터는 NMOS 트랜지스터이다.

상기 풀다운 트랜지스터는 NMOS 트랜지스터이다.

상기 목적을 달성하기 위한 본 발명의 다른 출력 드라이버 회로는,

제1 입력 신호에 의해 전원전압을 출력 패드로 출력하는 풀업 트랜지스터와,

제2 입력 신호에 의해 상기 출력 패드의 전압을 접지전압으로 방전시키는 풀다운 트랜지스터와,

상기 전원전압과 상기 풀업 트랜지스터 사이에 접속된 제1 저항과,

상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된 저항 드라이버부가 다수개로 구성된다.

상기 풀업 트랜지스터는 NMOS 트랜지스터이다.

상기 풀다운 트랜지스터는 NMOS 트랜지스터이다.

상기 목적을 달성하기 위한 본 발명의 또다른 출력 드라이버 회로는,

전원전압과 출력 패드 사이에 접속된 제1 저항과,

상기 출력 패드의 전압을 입력 신호에 의해 접지전압으로 방전시키는 풀다운 트랜지스터와,

상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된다.

상기 풀다운 트랜지스터는 NMOS 트랜지스터이다.

상기 목적을 달성하기 위한 본 발명의 출력 드라이버 회로는,

전원전압과 출력 패드 사이에 접속된 제1 저항과,

상기 출력 패드의 전압을 입력 신호에 의해 접지전압으로 방전시키는 풀다운 트랜지스터와,

상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된 출력 드라이버부가 다수개로 구성된다.

상기 풀다운 트랜지스터는 NMOS 트랜지스터이다.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 2는 본 발명에 의한 출력 드라이버 회로의 회로도이다.

본 발명의 출력 드라이버 회로는 전원전압(Vterm) 및 출력 패드(PAD) 사이에 직렬접속되는 저항(R1) 및 제1 풀업 트랜지스터(MN11)와, 상기 출력 패드(PAD) 및 접지전압(Vss) 사이에 직렬접속되는 제1 풀다운 트랜지스터(MN12) 및 저항(R2)으로 구성된 제1 저항 드라이버부(10)와, 상기 전원전압(Vterm) 및 상기 출력 패드(PAD) 사이에 직렬접속되는 저항(R3) 및 제2 풀업 트랜지스터(MN13)와, 상기 출력 패드(PAD) 및 접지전압(Vss) 사이에 직렬접속되는 제2 풀다운 트랜지스터(MN14) 및 저항(R4)으로 구성된 제2 저항 드라이버부(20)로 구성된다.

상기 제1 및 제2 풀업 트랜지스터(MN11,MN13)와 상기 제1 및 제2 풀다운 트랜지스터(MN12,MN14)의 게이트로는 입력 신호(s1-s4)가 각각 인가된다. 이때, 입력 신호(s1-s4)는 디코딩된 신호로서 상기 NMOS 트랜지스터(MN11-MN14)를 선택적으로 턴온 시킴으로써 원하는 출력 전압을 얻을 수 있다.

상기 저항(R1-R4)은 패드(Pad)로 출력되는 출력 전압이 다르게 나타나도록 각각 다른 크기의 값을 가진다. 이때, 출력 전압은 패드(PAD)에 연결된 NMOS 트랜지스터(MN11-MN14)에 의해 턴-온(turn-on)된 상태에서 구현된다.

상기 NMOS 트랜지스터(MN11-MN14)의 턴온(turn-on) 저항은 각각의 저항(R1-R4)에 비해서 작게 구현한다.

따라서, 본 발명의 출력 드라이버 회로는 풀업 및 풀다운 트랜지스터에 접속된 저항값을 조절함으로써, 입력 신호에 따른 여러가지의 출력 전압을 얻을 수 있다.

본 발명의 출력 드라이버 회로는 다른 실시예로, 저항 드라이버부(10,20)를 다수개로 연결하여 원하는 출력 전압값을 얻을 수 있다.

이상에서 설명한 바와 같이, 본 발명의 출력 드라이버 회로에 의하면, 출력 드라이버를 여러 저항 드라이버로 사용하므로써, 출력 전압을 여러가지 레벨로 드라이빙할 수 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

1. 출력 드라이버 회로에 있어서,

   제1 입력 신호에 의해 전원전압을 출력 패드로 출력하는 풀업 트랜지스터와,

   제2 입력 신호에 의해 상기 출력 패드의 전압을 접지전압으로 방전시키는 풀다운 트랜지스터와,

   상기 전원전압과 상기 풀업 트랜지스터 사이에 접속된 제1 저항과,

   상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된 것을 특징으로 하는 출력 드라이버 회로.
2. 제 1 항에 있어서,

   상기 풀업 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 출력 드라이버 회로.
3. 제 1 항에 있어서,

   상기 풀다운 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 출력 드라이버 회로.
4. 출력 드라이버 회로에 있어서,

   제1 입력 신호에 의해 전원전압을 출력 패드로 출력하는 풀업 트랜지스터와,

   제2 입력 신호에 의해 상기 출력 패드의 전압을 접지전압으로 방전시키는 풀다운 트랜지스터와,

   상기 전원전압과 상기 풀업 트랜지스터 사이에 접속된 제1 저항과,

   상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된 저항 드라이버부가 다수개로 구성된 것을 특징으로 하는 출력 드라이버 회로.
5. 제 4 항에 있어서,

   상기 풀업 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 출력 드라이버 회로.
6. 제 4 항에 있어서,

   상기 풀다운 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 출력 드라이버 회로.
7. 출력 드라이버 회로에 있어서,

   전원전압과 출력 패드 사이에 접속된 제1 저항과,

   상기 출력 패드의 전압을 입력 신호에 의해 접지전압으로 방전시키는 풀다운 트랜지스터와,

   상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된 것을 특징으로 하는 출력 드라이버 회로.
8. 제 7 항에 있어서,

   상기 풀다운 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 출력 드라이버 회로.
9. 출력 드라이버 회로에 있어서,

   전원전압과 출력 패드 사이에 접속된 제1 저항과,

   상기 출력 패드의 전압을 입력 신호에 의해 접지전압으로 방전시키는 풀다운 트랜지스터와,

   상기 풀다운 트랜지스터와 접지전압 사이에 접속된 제2 저항으로 구성된 출력 드라이버부가 다수개로 구성된 것을 특징으로 하는 출력 드라이버 회로.
10. 제 9 항에 있어서,

    상기 풀다운 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 출력 드라이버 회로.