JPH06196981A - プログラマブル出力ドライバ回路とその実現方法 - Google Patents
プログラマブル出力ドライバ回路とその実現方法Info
- Publication number
- JPH06196981A JPH06196981A JP4155361A JP15536192A JPH06196981A JP H06196981 A JPH06196981 A JP H06196981A JP 4155361 A JP4155361 A JP 4155361A JP 15536192 A JP15536192 A JP 15536192A JP H06196981 A JPH06196981 A JP H06196981A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- driver circuit
- driver
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 各種の周波数においてノイズマージンを最適
化するために、複数の駆動能力を有するプログラマブル
出力ドライバ回路を提供する。 【構成】 複数の信号径路を並列に設け、各径路はプル
ダウントランジスタとプルアップトランジスタとから成
るドライバユニットを含む。ナンドゲートにより径路の
うち何本かを不通にし、ドライバ回路の速度を落とすこ
とにより、低周波における付随ノイズを軽減する。各種
の並列構造を設計することができるので、出力信号の立
上り立下り時間を変えることも、デューティサイクルを
スキューさせることもできる。
化するために、複数の駆動能力を有するプログラマブル
出力ドライバ回路を提供する。 【構成】 複数の信号径路を並列に設け、各径路はプル
ダウントランジスタとプルアップトランジスタとから成
るドライバユニットを含む。ナンドゲートにより径路の
うち何本かを不通にし、ドライバ回路の速度を落とすこ
とにより、低周波における付随ノイズを軽減する。各種
の並列構造を設計することができるので、出力信号の立
上り立下り時間を変えることも、デューティサイクルを
スキューさせることもできる。
Description
【0001】
【産業用の利用分野】本発明は高周波出力ドライバ回路
に関するものであり、特に低周波におけるドライバ回路
のノイズ性能を損わないプログラマブル駆動能力を有す
る出力ドライバ回路に関するものである。
に関するものであり、特に低周波におけるドライバ回路
のノイズ性能を損わないプログラマブル駆動能力を有す
る出力ドライバ回路に関するものである。
【0002】
【従来の技術】大きな回路の一部として集積化された出
力ドライバは、電源結合を介してノイズ源として作用す
る。このノイズの大きさは直接的にドライバ回路の動作
周波数に関係がある。容量性負荷を高周波で駆動するこ
とを可能にするために、出力ドライバ回路は立上り時間
と立下り時間の短い出力信号を供給するように設計され
る。立上りと立下りを高速にするには、非常に大きなチ
ャネル幅対チャネル長(W/L)比を有し、大量の電流
の出入りが可能な装置が必要である。出力ドライバの出
力波形の立上りと立下りが高速になるにつれて、出力ド
ライバ回路内では電源ピン、結合ワイヤおよびリードフ
レームのインダクタンスのために、ますます高次の高調
波が回路に誘導されるようになる。低周波における動作
に際しては、出力波形は最終値に達する時間がかかるの
で、少量の電流を扱う小さくて遅い装置を使うことがで
きる。この結果、出力ドライバ回路のノイズレベルが小
さくなり、大きな回路におけるノイズ結合も小さくな
る。
力ドライバは、電源結合を介してノイズ源として作用す
る。このノイズの大きさは直接的にドライバ回路の動作
周波数に関係がある。容量性負荷を高周波で駆動するこ
とを可能にするために、出力ドライバ回路は立上り時間
と立下り時間の短い出力信号を供給するように設計され
る。立上りと立下りを高速にするには、非常に大きなチ
ャネル幅対チャネル長(W/L)比を有し、大量の電流
の出入りが可能な装置が必要である。出力ドライバの出
力波形の立上りと立下りが高速になるにつれて、出力ド
ライバ回路内では電源ピン、結合ワイヤおよびリードフ
レームのインダクタンスのために、ますます高次の高調
波が回路に誘導されるようになる。低周波における動作
に際しては、出力波形は最終値に達する時間がかかるの
で、少量の電流を扱う小さくて遅い装置を使うことがで
きる。この結果、出力ドライバ回路のノイズレベルが小
さくなり、大きな回路におけるノイズ結合も小さくな
る。
【0003】
【発明が解決しようとする課題】したがって、広い周波
数範囲を有し、かつ高周波が要求される応用の場合、設
計者は高周波動作を確保するために、低周波におけるノ
イズ性能を妥協するか、あるいは、低周波動作中のノイ
ズレベルを低くするために、高周波領域における周波数
特性を妥協するか、いずれかを余儀なくされた。
数範囲を有し、かつ高周波が要求される応用の場合、設
計者は高周波動作を確保するために、低周波におけるノ
イズ性能を妥協するか、あるいは、低周波動作中のノイ
ズレベルを低くするために、高周波領域における周波数
特性を妥協するか、いずれかを余儀なくされた。
【0004】
【課題を解決するための手段】本発明の目的は、出力波
形のノイズマージンや立上り立下り時間を犠牲にするこ
となく、広い範囲の出力周波数で各種の負荷を駆動する
ことができる、出力ドライバを提供することである。
形のノイズマージンや立上り立下り時間を犠牲にするこ
となく、広い範囲の出力周波数で各種の負荷を駆動する
ことができる、出力ドライバを提供することである。
【0005】本発明によれば、出力信号が通る径路が並
列に複数設けられる。各径路には特定の駆動能力を有す
るドライバユニットが含まれる。動作周波数に従って、
制御信号がこれらの径路のうち何本かを選択して不通に
することができる。高周波動作の場合、より多くの径路
を有効にして、駆動能力と速度を増強する。立上り立下
り時間が長い低周波では、すべての並列径路を不通にし
て駆動能力と速度を落とすことにより、全システムに結
合している付随ノイズを減らす。
列に複数設けられる。各径路には特定の駆動能力を有す
るドライバユニットが含まれる。動作周波数に従って、
制御信号がこれらの径路のうち何本かを選択して不通に
することができる。高周波動作の場合、より多くの径路
を有効にして、駆動能力と速度を増強する。立上り立下
り時間が長い低周波では、すべての並列径路を不通にし
て駆動能力と速度を落とすことにより、全システムに結
合している付随ノイズを減らす。
【0006】これらの選択可能な並列径路の数と大きさ
は応用により変えることができる。好ましい一実施例で
は、余分のノイズレベルがなく必要な電流レベルを供給
するために、複数の径路のうち特定の径路を選択するた
めの選択制御信号を、リードオンリメモリ(ROM)が
供給する。径路の数が可変であることと、ROMがプロ
グラム可能であることが組合わされて、完全に特定化さ
れた設計が可能になる。
は応用により変えることができる。好ましい一実施例で
は、余分のノイズレベルがなく必要な電流レベルを供給
するために、複数の径路のうち特定の径路を選択するた
めの選択制御信号を、リードオンリメモリ(ROM)が
供給する。径路の数が可変であることと、ROMがプロ
グラム可能であることが組合わされて、完全に特定化さ
れた設計が可能になる。
【0007】
【実施例】図1は本発明によるプログラマブル出力ドラ
イバ10の基本的な回路図である。入力信号がドライバ
10の入力端子に入力すると、2本の径路を通って出力
端子から出力される。2本の径路のうち一方はアンドゲ
ート16と18により阻止することができる。したがっ
て、出力ドライバ10は2レベルの駆動能力を有する。
第1の径路はドライバユニット12から成るデフォール
ト径路を含み、低周波用であって、常に接続されてい
る。第2の径路はドライバユニット12と並列に設けら
れている選択可能なドライバユニット14を含み、高周
波用にSEL入力が加えられたときのみ、作動するよう
になっている。
イバ10の基本的な回路図である。入力信号がドライバ
10の入力端子に入力すると、2本の径路を通って出力
端子から出力される。2本の径路のうち一方はアンドゲ
ート16と18により阻止することができる。したがっ
て、出力ドライバ10は2レベルの駆動能力を有する。
第1の径路はドライバユニット12から成るデフォール
ト径路を含み、低周波用であって、常に接続されてい
る。第2の径路はドライバユニット12と並列に設けら
れている選択可能なドライバユニット14を含み、高周
波用にSEL入力が加えられたときのみ、作動するよう
になっている。
【0008】デフォールト動作中はSEL入力がローで
あり、その結果アンドゲート16と18の出力は共にロ
ー信号になる。すると、選択可能なドライバユニット1
4を構成するプルアップトランジスタとプルダウントラ
ンジスタであるNチャネルトランジスタMNS1とMN
S2が信号径路から除かれる。デフォールトドライバユ
ニット12を構成する残りのプルアップトランジスタと
プルダウントランジスタであるNチャネルトランジスタ
MN1とMN2は常に能動状態にある。これらの装置は
第1の特定の周波数以下の周波数で所望の性能を発揮す
るように、設計される。
あり、その結果アンドゲート16と18の出力は共にロ
ー信号になる。すると、選択可能なドライバユニット1
4を構成するプルアップトランジスタとプルダウントラ
ンジスタであるNチャネルトランジスタMNS1とMN
S2が信号径路から除かれる。デフォールトドライバユ
ニット12を構成する残りのプルアップトランジスタと
プルダウントランジスタであるNチャネルトランジスタ
MN1とMN2は常に能動状態にある。これらの装置は
第1の特定の周波数以下の周波数で所望の性能を発揮す
るように、設計される。
【0009】高周波動作の場合、出力信号の立上り時間
と立下り時間は短くなければならない。高速遷移を実現
するには、SEL入力をハイレベルにする。すると信号
がアンドゲート16と18を通って、選択トランジスタ
MNS1とMNS2を駆動することができる。これらの
選択トランジスタはデフォールトドライバユニット12
に並列に設けられているので、実効的な寸法は2個の装
置の和になる。この場合、2個の装置の寸法が同じなの
で、駆動能力が倍になる。その結果、この回路は第1の
特定周波数とそれより高周波の第2の特定周波数の間の
周波数範囲で、同じ容量性負荷を駆動することができる
ようになる。例えば、約10MHzから約140MHz
の出力範囲を有する場合、第1の特定周波数は約60H
zから約80Hzである。140MHzの第2の特定周
波数における立上り時間と立下り時間も許容レベルにあ
る。
と立下り時間は短くなければならない。高速遷移を実現
するには、SEL入力をハイレベルにする。すると信号
がアンドゲート16と18を通って、選択トランジスタ
MNS1とMNS2を駆動することができる。これらの
選択トランジスタはデフォールトドライバユニット12
に並列に設けられているので、実効的な寸法は2個の装
置の和になる。この場合、2個の装置の寸法が同じなの
で、駆動能力が倍になる。その結果、この回路は第1の
特定周波数とそれより高周波の第2の特定周波数の間の
周波数範囲で、同じ容量性負荷を駆動することができる
ようになる。例えば、約10MHzから約140MHz
の出力範囲を有する場合、第1の特定周波数は約60H
zから約80Hzである。140MHzの第2の特定周
波数における立上り時間と立下り時間も許容レベルにあ
る。
【0010】各信号径路における遅延時間の相違を避け
るために、2個のインバータを直列接続した遅延ブロッ
ク20と22がデフォールト信号径路の中に設けられて
いる。入力信号は遅延ブロック20と22を経由してド
ライバユニット12の入力に結合されている。各遅延ブ
ロック内の2個のインバータは、アンドゲート16と1
8を経由して選択可能なドライバユニット14に至る径
路で生ずる遅延と、整合するように設計される。
るために、2個のインバータを直列接続した遅延ブロッ
ク20と22がデフォールト信号径路の中に設けられて
いる。入力信号は遅延ブロック20と22を経由してド
ライバユニット12の入力に結合されている。各遅延ブ
ロック内の2個のインバータは、アンドゲート16と1
8を経由して選択可能なドライバユニット14に至る径
路で生ずる遅延と、整合するように設計される。
【0011】図2は複数の駆動能力を有するROMプロ
グラマブル出力ドライバのブロック図である。ROMは
動作周波数に基づいてSEL信号を制御するプログラム
を記憶している。設計者はドライバを付加する必要のあ
る所望のスレッショルド周波数を計算して、プログラム
にその値をいれる。それから特定の動作周波数F0 を選
択して、アドレス入力を通じてROMに知らせる。プロ
グラムは基本的にルックアップテーブルの形になってお
り、F0 がどの周波数範囲にあるかに従って、適当なS
ELビットがオンになる。
グラマブル出力ドライバのブロック図である。ROMは
動作周波数に基づいてSEL信号を制御するプログラム
を記憶している。設計者はドライバを付加する必要のあ
る所望のスレッショルド周波数を計算して、プログラム
にその値をいれる。それから特定の動作周波数F0 を選
択して、アドレス入力を通じてROMに知らせる。プロ
グラムは基本的にルックアップテーブルの形になってお
り、F0 がどの周波数範囲にあるかに従って、適当なS
ELビットがオンになる。
【0012】出力信号のデューティサイクルをスキュー
させることが望ましい場合がある。図3は出力信号のデ
ューティサイクルを50%より長い方にスキューさせる
ことができるプログラマブル出力ドライバの回路図であ
る。ドライバ10の出力を電源電圧に接続しているPチ
ャネルトランジスタMPS1は、入力信号の各立上り端
で発生する狭い制御パルスによりオンになる。したがっ
て、影響を受けるのは立上り時間のみであって、立下り
時間は影響されない。立下り時間をスキューするには、
シンクトランジスタドライバを用いて同様に構成しさえ
すればよい。
させることが望ましい場合がある。図3は出力信号のデ
ューティサイクルを50%より長い方にスキューさせる
ことができるプログラマブル出力ドライバの回路図であ
る。ドライバ10の出力を電源電圧に接続しているPチ
ャネルトランジスタMPS1は、入力信号の各立上り端
で発生する狭い制御パルスによりオンになる。したがっ
て、影響を受けるのは立上り時間のみであって、立下り
時間は影響されない。立下り時間をスキューするには、
シンクトランジスタドライバを用いて同様に構成しさえ
すればよい。
【0013】図4は制御パルスの発生方法を示すタイミ
ングチャートである。図3を参照して、3入力ナンドゲ
ート24の出力は遅延ブロック28の入力に接続されて
いる。遅延ブロック28の出力はMPS1のゲートを駆
動する。ナンド24の第1の入力はイネーブル信号EN
BLに接続されているので、ENBLがローに保たれて
いる限り、ナンド24の出力はハイに保たれるので、M
PS1はオフになる。ナンド24の第2の入力は入力信
号に接続されている。アンド16の出力は固定の遅延ブ
ロック30により遅延させられて、ナンド24の第3の
入力に供給される。この固定遅延ブロック30は3個の
インバータが直列接続されているので、固定時間だけ信
号を遅らせると共に、信号を反転させている。このよう
に、ナンド24の3個の入力は、ENBL、入力信号、
および入力信号の反転遅延形とから成る。
ングチャートである。図3を参照して、3入力ナンドゲ
ート24の出力は遅延ブロック28の入力に接続されて
いる。遅延ブロック28の出力はMPS1のゲートを駆
動する。ナンド24の第1の入力はイネーブル信号EN
BLに接続されているので、ENBLがローに保たれて
いる限り、ナンド24の出力はハイに保たれるので、M
PS1はオフになる。ナンド24の第2の入力は入力信
号に接続されている。アンド16の出力は固定の遅延ブ
ロック30により遅延させられて、ナンド24の第3の
入力に供給される。この固定遅延ブロック30は3個の
インバータが直列接続されているので、固定時間だけ信
号を遅らせると共に、信号を反転させている。このよう
に、ナンド24の3個の入力は、ENBL、入力信号、
および入力信号の反転遅延形とから成る。
【0014】以上のように接続されているので、ナンド
24の出力は、SEL信号とENBL信号が共にオンの
とき、入力信号の各立上り端で負のパルスを生ずる。こ
の負のパルスは、入力信号の立上り端でいつも、MPS
1をオンにする。その時間はブロック30の固定遅延時
間とアンド16により生ずる遅延時間の和に等しい。M
PS1がオンになると、ドライバ10の出力は通常の動
作よりも速く電源電圧に向かって立上る。立上り時間が
短くなって、立下り時間が変わらないので、その結果、
出力信号のデューティサイクルは50%よりも長くな
る。
24の出力は、SEL信号とENBL信号が共にオンの
とき、入力信号の各立上り端で負のパルスを生ずる。こ
の負のパルスは、入力信号の立上り端でいつも、MPS
1をオンにする。その時間はブロック30の固定遅延時
間とアンド16により生ずる遅延時間の和に等しい。M
PS1がオンになると、ドライバ10の出力は通常の動
作よりも速く電源電圧に向かって立上る。立上り時間が
短くなって、立下り時間が変わらないので、その結果、
出力信号のデューティサイクルは50%よりも長くな
る。
【0015】このような構成によれば、選択可能なドラ
イバユニットを並列に付加して、ノイズ/周波数性能を
更に特定化することができるので、非常に柔軟性があ
る。また、前述のように異なる大きさのプルアップトラ
ンジスタまたはプルダウントランジスタを使うことによ
って、出力信号のデューティサイクルをいずれの方向に
もスキューさせることができる。
イバユニットを並列に付加して、ノイズ/周波数性能を
更に特定化することができるので、非常に柔軟性があ
る。また、前述のように異なる大きさのプルアップトラ
ンジスタまたはプルダウントランジスタを使うことによ
って、出力信号のデューティサイクルをいずれの方向に
もスキューさせることができる。
【0016】以上述べたように、本発明によれば、ノイ
ズマージンに悪影響を及ぼすことなく、広い周波数範囲
で動作する出力ドライバ回路を提供することができる。
本発明の好ましい一実施例について説明したが、各種の
変形、修正および均等物を使うことが可能である。例え
ば、Nチャネルのプルアップトランジスタの代わりに、
Pチャネル装置を使って、望むならば出力波形ををもっ
と電源電圧に近くすることもできる。Pチャネルプルア
ップ装置を用いて立上り時間を速くしたのと同様に、制
御パルスとNチャネルのプルダウン装置を用いて、立下
り時間を速くすることもできる。したがってこれ迄の説
明は本発明の範囲を限定するものではない。本発明の範
囲は請求の範囲の記載による。
ズマージンに悪影響を及ぼすことなく、広い周波数範囲
で動作する出力ドライバ回路を提供することができる。
本発明の好ましい一実施例について説明したが、各種の
変形、修正および均等物を使うことが可能である。例え
ば、Nチャネルのプルアップトランジスタの代わりに、
Pチャネル装置を使って、望むならば出力波形ををもっ
と電源電圧に近くすることもできる。Pチャネルプルア
ップ装置を用いて立上り時間を速くしたのと同様に、制
御パルスとNチャネルのプルダウン装置を用いて、立下
り時間を速くすることもできる。したがってこれ迄の説
明は本発明の範囲を限定するものではない。本発明の範
囲は請求の範囲の記載による。
【図1】デフォールトモードと高周波モードという2種
類の動作モードを有する、プログラマブル出力ドライバ
の回路図。
類の動作モードを有する、プログラマブル出力ドライバ
の回路図。
【図2】複数の動作レベルを有するROMプログラマブ
ル出力ドライバのブロック図。
ル出力ドライバのブロック図。
【図3】出力信号のデューティサイクルを50%より多
くなるようにスキューさせることができる、2レベルの
プログラマブル出力ドライバの回路図。
くなるようにスキューさせることができる、2レベルの
プログラマブル出力ドライバの回路図。
【図4】スキュー回路においてプルアップトランジスタ
に供給するための制御パルスの発生を示すタイミングチ
ャート。
に供給するための制御パルスの発生を示すタイミングチ
ャート。
10 出力ドライバ回路 12 出力ドライバユニット 14 選択可能な出力ドライバユニット 16,18 アンド回路 20,22 遅延ブロック
Claims (4)
- 【請求項1】 プログラマブル出力ドライバ回路であっ
て、 該ドライバ回路の入力に接続された入力と、該ドライバ
回路の出力に接続された出力とを含むドライバユニット
と、 該ドライバ回路の出力に接続された出力を含む選択可能
なドライバユニットと、 選択信号SELが加えられたときに、該選択可能なドラ
イバユニットの入力を前記ドライバ回路の入力に接続し
て、該第1のドライバユニットに並列に駆動能力を付加
するための選択手段と、 を含むことを特徴とする、プログラマブル出力ドライバ
回路。 - 【請求項2】 請求項1記載の装置に更に、前記ドライ
バ回路の入力と前記ドライバユニットの入力との間に接
続され、前記選択手段の遅延時間の整合をとるために遅
延手段、 を含むことを特徴とする、プログラマブル出力ドライバ
回路。 - 【請求項3】 VDD端子からGND端子へ電流を導く
金属酸化物半導体を用いて構成されたプログラマブル出
力ドライバ回路であって、 2進の選択入力信号SELに接続された第1の入力と、
該ドライバ回路の入力に接続された第2の入力とを有す
る、第1の2入力アンド入力ゲートと、 該ドライバ回路の入力に接続された入力を有し、該第1
の2入力アンドゲートの遅延時間を整合するための第1
の遅延回路と、 該ドライバ回路の出力に接続されたドレーンと、該第1
の遅延回路の出力に接続されたゲートと、GND端子に
接続されたソースとを有する、Nチャネルプルダウント
ランジスタと、 該ドライバ回路の出力に接続されたドレーンと、該第1
の2入力アンドゲートの出力に接続されたゲートと、G
ND端子に接続されたソースとを有する、第1の選択可
能なNチャネルプルダウントランジスタと、 該ドライバ回路の入力に接続された入力を有するインバ
ータと、 該入力信号SELに接続された第1の入力と、該インバ
ータの出力に接続された第2の入力とを有する第2の2
入力アンドゲートと、 該インバータの出力に接続された入力を有し、該第2の
2入力アンドゲートの遅延時間を整合するための第2の
遅延回路と、 VDD端子に接続されたドレーンと、該第2の遅延回路
の出力に接続されたゲートと、該ドライバ回路の出力に
接続されたソースとを有する、Nチャネルプルアップト
ランジスタと、 該VDD端子に接続されたドレーンと、該第2の2入力
アンドゲートの出力に接続されたゲートと、該ドライバ
回路の出力に接続されたソースとを有する、第1の選択
可能なNチャネルプルアップトランジスタと、 を含むことを特徴とする、プログラマブル出力ドライバ
回路。 - 【請求項4】 複数の駆動能力を有し、各種の周波数に
おけるノイズマージンを最適化するためのプログラマブ
ル出力ドライバ回路の実現方法であって、 第1組のプルアップトランジスタとプルダウントランジ
スタとを用いて、入力信号に応じて該ドライバ回路の出
力を駆動することと、 イネーブル信号に応じて1組の選択可能なプルアップト
ランジスタとプルダウントランジスタとを、該第1組の
トランジスタと並列に該ドライバ回路に接続すること
と、 もし該入力信号が特定の周波数よりも高周波であれば、
該イネーブル信号を加えることにより、該選択可能なト
ランジスタの組を作動させることと、 を含むことを特徴とする、プログラマブル出力回路の実
現方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/730,370 US5153450A (en) | 1991-07-16 | 1991-07-16 | Programmable output drive circuit |
US730370 | 1991-07-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06196981A true JPH06196981A (ja) | 1994-07-15 |
Family
ID=24935058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4155361A Pending JPH06196981A (ja) | 1991-07-16 | 1992-06-15 | プログラマブル出力ドライバ回路とその実現方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5153450A (ja) |
EP (1) | EP0523833A1 (ja) |
JP (1) | JPH06196981A (ja) |
KR (1) | KR950005019B1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09258865A (ja) * | 1996-02-29 | 1997-10-03 | Lexmark Internatl Inc | 特殊用途向け集積回路 |
JPH10308096A (ja) * | 1997-04-30 | 1998-11-17 | Samsung Electron Co Ltd | 動作周期適応型のデータ出力バッファ |
JPH1185722A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
JPH11265367A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 半導体集積回路装置 |
JP2018014703A (ja) * | 2016-07-11 | 2018-01-25 | 株式会社リコー | I/oセル |
Families Citing this family (108)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992002052A1 (en) * | 1990-07-19 | 1992-02-06 | Seiko Epson Corporation | Master slice semiconductor integrated circuit |
US5153450A (en) * | 1991-07-16 | 1992-10-06 | Samsung Semiconductor, Inc. | Programmable output drive circuit |
KR960003042B1 (ko) * | 1992-05-26 | 1996-03-04 | 가부시끼가이샤 도시바 | 데이타 출력 장치 |
DE4224804C1 (de) * | 1992-07-27 | 1994-01-13 | Siemens Ag | Programmierbare logische Schaltungsanordnung |
JPH06112801A (ja) * | 1992-09-29 | 1994-04-22 | Hitachi Ltd | 出力回路 |
EP0613074B1 (en) * | 1992-12-28 | 1998-04-01 | Advanced Micro Devices, Inc. | Microprocessor circuit having two timing signals |
US5444407A (en) * | 1992-12-28 | 1995-08-22 | Advanced Micro Devices, Inc. | Microprocessor with distributed clock generators |
US5361003A (en) * | 1993-01-14 | 1994-11-01 | Micron Semiconductor, Inc. | Adjustable buffer driver |
US5347177A (en) * | 1993-01-14 | 1994-09-13 | Lipp Robert J | System for interconnecting VLSI circuits with transmission line characteristics |
US5444402A (en) * | 1993-01-29 | 1995-08-22 | Advanced Micro Devices | Variable strength clock signal driver and method of manufacturing the same |
EP0702859B1 (en) * | 1993-06-08 | 1998-07-01 | National Semiconductor Corporation | Btl compatible cmos line driver |
US5483184A (en) * | 1993-06-08 | 1996-01-09 | National Semiconductor Corporation | Programmable CMOS bus and transmission line receiver |
US5543746A (en) * | 1993-06-08 | 1996-08-06 | National Semiconductor Corp. | Programmable CMOS current source having positive temperature coefficient |
US5539341A (en) * | 1993-06-08 | 1996-07-23 | National Semiconductor Corporation | CMOS bus and transmission line driver having programmable edge rate control |
US5557223A (en) * | 1993-06-08 | 1996-09-17 | National Semiconductor Corporation | CMOS bus and transmission line driver having compensated edge rate control |
EP0702813B1 (en) * | 1993-06-08 | 2001-08-22 | National Semiconductor Corporation | Programmable cmos bus and transmission line driver |
JPH0738408A (ja) * | 1993-07-19 | 1995-02-07 | Sharp Corp | バッファ回路 |
US5479124A (en) * | 1993-08-20 | 1995-12-26 | Nexgen Microsystems | Slew rate controller for high speed bus |
US5438278A (en) * | 1993-09-28 | 1995-08-01 | Advanced Micro Devices, Inc. | High speed CMOS output buffer circuit minimizes propagation delay and crowbar current |
US5589789A (en) | 1993-10-16 | 1996-12-31 | Nec Corporation | Bus driver circuit for high-speed data transmission |
KR100261962B1 (ko) * | 1993-12-31 | 2000-07-15 | 김영환 | 데이타 출력버퍼 |
JPH07212211A (ja) * | 1994-01-13 | 1995-08-11 | Fujitsu Ltd | 出力バッファ回路 |
EP0669709B1 (en) * | 1994-02-28 | 1998-11-25 | STMicroelectronics S.r.l. | Output stage especially for integrated amplifiers with externally connected output power devices |
US5682116A (en) * | 1994-06-07 | 1997-10-28 | International Business Machines Corporation | Off chip driver having slew rate control and differential voltage protection circuitry |
US5880624A (en) * | 1994-07-08 | 1999-03-09 | Kabushiki Kaisha Toshiba | Constant potential generating circuit and semiconductor device using same |
US5552744A (en) * | 1994-08-11 | 1996-09-03 | Ltx Corporation | High speed IDDQ monitor circuit |
US5694063A (en) * | 1994-08-11 | 1997-12-02 | Ltx Corporation | High speed IDDQ monitor circuit |
US5486782A (en) * | 1994-09-27 | 1996-01-23 | International Business Machines Corporation | Transmission line output driver |
US5701090A (en) * | 1994-11-15 | 1997-12-23 | Mitsubishi Denki Kabushiki Kaisha | Data output circuit with reduced output noise |
US5677639A (en) * | 1994-12-08 | 1997-10-14 | Seagate Technology, Inc. | Autonomous selection of output buffer characteristics as determined by load matching |
JP2692637B2 (ja) * | 1995-02-28 | 1997-12-17 | 日本電気株式会社 | バスドライバ |
KR960043524A (ko) * | 1995-05-23 | 1996-12-23 | 홍-치우 후 | 출력 버퍼링 장치 |
US5729158A (en) * | 1995-07-07 | 1998-03-17 | Sun Microsystems, Inc. | Parametric tuning of an integrated circuit after fabrication |
US5770969A (en) * | 1995-08-22 | 1998-06-23 | International Business Machines Corporation | Controllable decoupling capacitor |
US5689690A (en) * | 1995-09-25 | 1997-11-18 | Credence Systems Corporation | Timing signal generator |
US5773999A (en) * | 1995-09-28 | 1998-06-30 | Lg Semicon Co., Ltd. | Output buffer for memory circuit |
US5684415A (en) * | 1995-12-22 | 1997-11-04 | Symbios Logic Inc. | 5 volt driver in a 3 volt CMOS process |
KR0179786B1 (ko) * | 1995-12-23 | 1999-04-01 | 문정환 | 출력버퍼 |
US5742832A (en) * | 1996-02-09 | 1998-04-21 | Advanced Micro Devices | Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range |
US5818260A (en) * | 1996-04-24 | 1998-10-06 | National Semiconductor Corporation | Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay |
JPH1020974A (ja) | 1996-07-03 | 1998-01-23 | Fujitsu Ltd | バス構造及び入出力バッファ |
US5748028A (en) * | 1996-10-31 | 1998-05-05 | International Business Machines Corporation | Method and apparatus for multi-level input voltage receiver circuit |
US5732027A (en) * | 1996-12-30 | 1998-03-24 | Cypress Semiconductor Corporation | Memory having selectable output strength |
US5894238A (en) * | 1997-01-28 | 1999-04-13 | Chien; Pien | Output buffer with static and transient pull-up and pull-down drivers |
US5959481A (en) | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
WO1998036497A1 (en) * | 1997-02-18 | 1998-08-20 | Rambus, Inc. | Bus driver circuit including a slew rate indicator circuit having a series of delay elements |
WO1998036496A1 (en) * | 1997-02-18 | 1998-08-20 | Rambus, Inc. | Bus driver circuit including a slew rate indicator circuit having a tunable current source |
JPH1125678A (ja) | 1997-06-27 | 1999-01-29 | Samsung Electron Co Ltd | 出力ドライバ及び半導体メモリ装置 |
JP3123952B2 (ja) * | 1997-09-30 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 出力バッファ回路 |
US6114895A (en) * | 1997-10-29 | 2000-09-05 | Agilent Technologies | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
JP3288962B2 (ja) * | 1997-11-10 | 2002-06-04 | 日本プレシジョン・サーキッツ株式会社 | 3値出力回路 |
EP0919891B1 (de) | 1997-11-26 | 2004-09-29 | Infineon Technologies AG | Anordnung und Verfahren zur Anpassung von Ausgangstreibern von integrierten Schaltungen an die gegebenen Verhältnisse |
US6054881A (en) * | 1998-01-09 | 2000-04-25 | Advanced Micro Devices, Inc. | Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto |
DE19804804A1 (de) * | 1998-02-06 | 1999-08-12 | Siemens Ag | Treiberstufe |
US6023176A (en) * | 1998-03-27 | 2000-02-08 | Cypress Semiconductor Corp. | Input buffer |
US6307399B1 (en) * | 1998-06-02 | 2001-10-23 | Integrated Device Technology, Inc. | High speed buffer circuit with improved noise immunity |
US6496033B2 (en) | 1998-06-08 | 2002-12-17 | Cypress Semiconductor Corp. | Universal logic chip |
KR100475046B1 (ko) | 1998-07-20 | 2005-05-27 | 삼성전자주식회사 | 출력버퍼 및 그의 버퍼링 방법 |
JP2000124791A (ja) * | 1998-10-19 | 2000-04-28 | Mitsubishi Electric Corp | バッファ回路 |
US6091260A (en) * | 1998-11-13 | 2000-07-18 | Integrated Device Technology, Inc. | Integrated circuit output buffers having low propagation delay and improved noise characteristics |
US6242942B1 (en) | 1998-11-13 | 2001-06-05 | Integrated Device Technology, Inc. | Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics |
US6356102B1 (en) | 1998-11-13 | 2002-03-12 | Integrated Device Technology, Inc. | Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals |
EP1009097A1 (en) * | 1998-12-08 | 2000-06-14 | Fairchild Semiconductor Corporation | Variable driver for reducing overshoot, undershoot, and noise in an output buffer |
US6177810B1 (en) * | 1998-12-17 | 2001-01-23 | Siemens Aktiengesellschaft | Adjustable strength driver circuit and method of adjustment |
US6177809B1 (en) * | 1999-05-28 | 2001-01-23 | International Business Machines Corporation | Redundant input/output driver circuit |
US6483879B1 (en) | 1999-08-27 | 2002-11-19 | Lsi Logic Corporation | Compensating for initial signal interference exhibited by differential transmission lines |
DE19942688C2 (de) * | 1999-09-07 | 2001-11-29 | Siemens Ag | Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung |
US6292010B1 (en) | 2000-02-02 | 2001-09-18 | Teradyne, Inc. | Dynamic pin driver combining high voltage mode and high speed mode |
US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
US7280060B1 (en) | 2000-05-23 | 2007-10-09 | Marvell International Ltd. | Communication driver |
US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
US7113121B1 (en) | 2000-05-23 | 2006-09-26 | Marvell International Ltd. | Communication driver |
USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
US6462688B1 (en) | 2000-12-18 | 2002-10-08 | Marvell International, Ltd. | Direct drive programmable high speed power digital-to-analog converter |
US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
US7095348B1 (en) | 2000-05-23 | 2006-08-22 | Marvell International Ltd. | Communication driver |
US6335638B1 (en) | 2000-06-29 | 2002-01-01 | Pericom Semiconductor Corp. | Triple-slope clock driver for reduced EMI |
US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
JP4022040B2 (ja) * | 2000-10-05 | 2007-12-12 | 松下電器産業株式会社 | 半導体デバイス |
KR100391150B1 (ko) | 2000-11-15 | 2003-07-16 | 삼성전자주식회사 | 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법 |
US7230470B1 (en) * | 2001-03-02 | 2007-06-12 | Volterra Semiconductor Corporation | Power switch using a field-effect transistor (FET) pair |
US6559690B2 (en) * | 2001-03-15 | 2003-05-06 | Micron Technology, Inc. | Programmable dual drive strength output buffer with a shared boot circuit |
KR100411394B1 (ko) * | 2001-06-29 | 2003-12-18 | 주식회사 하이닉스반도체 | 메모리장치의 데이터출력회로 |
US6680629B2 (en) * | 2001-12-18 | 2004-01-20 | Lsi Logic Corporation | 5 V tolerant hot carrier injection (HCI) protection circuit |
US6583659B1 (en) | 2002-02-08 | 2003-06-24 | Pericom Semiconductor Corp. | Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs |
JP2003337640A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | バス制御装置 |
US7187227B2 (en) * | 2002-08-07 | 2007-03-06 | Nippon Telegraph And Telephone Corporation | Driver circuit |
US6894529B1 (en) | 2003-07-09 | 2005-05-17 | Integrated Device Technology, Inc. | Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control |
US6967501B1 (en) | 2003-12-18 | 2005-11-22 | Integrated Device Technology, Inc. | Impedance-matched output driver circuits having enhanced predriver control |
US7173450B2 (en) * | 2004-06-01 | 2007-02-06 | Hewlett-Packard Development Company, L.P. | Bus controller |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
US7285976B2 (en) * | 2005-01-31 | 2007-10-23 | Freescale Semiconductor, Inc. | Integrated circuit with programmable-impedance output buffer and method therefor |
JP2006310512A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
US7391427B2 (en) * | 2005-06-28 | 2008-06-24 | Zink Imaging, Llc | Parametric programmable thermal printer |
US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
KR100744039B1 (ko) * | 2005-09-27 | 2007-07-30 | 주식회사 하이닉스반도체 | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 |
KR100640158B1 (ko) * | 2005-09-27 | 2006-11-01 | 주식회사 하이닉스반도체 | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
US7282961B1 (en) | 2006-04-13 | 2007-10-16 | International Business Machines Corporation | Apparatus for hysteresis based process compensation for CMOS receiver circuits |
US7834667B1 (en) * | 2006-04-24 | 2010-11-16 | Altera Corporation | Precharge and discharge of I/O output driver |
US7876133B1 (en) | 2006-09-27 | 2011-01-25 | Cypress Semiconductor Corporation | Output buffer circuit |
KR100942972B1 (ko) * | 2008-06-04 | 2010-02-17 | 주식회사 하이닉스반도체 | 출력 드라이버 |
EP2524270A4 (en) * | 2010-01-11 | 2016-06-01 | Hewlett Packard Development Co | SYSTEM COMPRISING A CONTROL CIRCUIT FOR ELECTRICAL SIGNALING AND OPTICAL SIGNALING |
US8035417B1 (en) * | 2010-07-26 | 2011-10-11 | Macronix International Co., Ltd. | Output buffer circuit with variable drive strength |
US20140225655A1 (en) * | 2013-02-14 | 2014-08-14 | Qualcomm Incorporated | Clock-gated synchronizer |
CN113346893B (zh) * | 2020-12-24 | 2022-03-18 | 澜起电子科技(昆山)有限公司 | 驱动输出电路、芯片及驱动输出方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61121517A (ja) * | 1984-11-16 | 1986-06-09 | Nec Ic Microcomput Syst Ltd | 信号変化検出回路 |
JPS6427092A (en) * | 1987-07-22 | 1989-01-30 | Nippon Electric Ic Microcomput | Output circuit |
JPH03135218A (ja) * | 1989-10-10 | 1991-06-10 | Internatl Business Mach Corp <Ibm> | Cmos駆動回路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59158623A (ja) * | 1983-02-28 | 1984-09-08 | Matsushita Electric Works Ltd | Cmosバツフア回路 |
US4719369A (en) * | 1985-08-14 | 1988-01-12 | Hitachi, Ltd. | Output circuit having transistor monitor for matching output impedance to load impedance |
EP0253914A1 (de) * | 1986-07-23 | 1988-01-27 | Deutsche ITT Industries GmbH | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen |
EP0264470B1 (de) * | 1986-10-21 | 1991-03-06 | International Business Machines Corporation | Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern der für einen Computer bestimmten Halbleiterchips mit hochintegrierten Schaltungen |
JPS63234622A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | デ−タ出力回路 |
US4855623A (en) * | 1987-11-05 | 1989-08-08 | Texas Instruments Incorporated | Output buffer having programmable drive current |
US4820942A (en) * | 1988-01-27 | 1989-04-11 | Advanced Micro Devices, Inc. | High-speed, high-drive output buffer circuits with reduced ground bounce |
JPH01284017A (ja) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | 集績回路用出力バッファ回路 |
JPH01284107A (ja) * | 1988-05-11 | 1989-11-15 | Matsushita Electric Ind Co Ltd | 音量制御装置 |
JPH0258925A (ja) * | 1988-08-24 | 1990-02-28 | Nec Ic Microcomput Syst Ltd | 出力回路 |
US4885485A (en) * | 1988-08-30 | 1989-12-05 | Vtc Incorporated | CMOS Output buffer providing mask programmable output drive current |
JPH0777345B2 (ja) * | 1988-11-04 | 1995-08-16 | 三菱電機株式会社 | 半導体装置 |
US4961010A (en) * | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
US5047711A (en) * | 1989-08-23 | 1991-09-10 | Silicon Connections Corporation | Wafer-level burn-in testing of integrated circuits |
JPH03117020A (ja) * | 1989-09-28 | 1991-05-17 | Nec Corp | 集積回路の出力バッファ回路 |
US5121013A (en) * | 1990-02-12 | 1992-06-09 | Advanced Micro Devices, Inc. | Noise reducing output buffer circuit with feedback path |
US5089722A (en) * | 1990-04-02 | 1992-02-18 | Motorola, Inc. | High speed output buffer circuit with overlap current control |
US5153457A (en) * | 1990-12-12 | 1992-10-06 | Texas Instruments Incorporated | Output buffer with di/dt and dv/dt and tri-state control |
US5162672A (en) * | 1990-12-24 | 1992-11-10 | Motorola, Inc. | Data processor having an output terminal with selectable output impedances |
US5153450A (en) * | 1991-07-16 | 1992-10-06 | Samsung Semiconductor, Inc. | Programmable output drive circuit |
FR2806561B1 (fr) * | 2000-03-16 | 2002-08-09 | France Telecom | Systeme de tele-assistance a domicile |
-
1991
- 1991-07-16 US US07/730,370 patent/US5153450A/en not_active Expired - Lifetime
-
1992
- 1992-05-26 EP EP92304743A patent/EP0523833A1/en not_active Withdrawn
- 1992-06-01 KR KR1019920009614A patent/KR950005019B1/ko not_active IP Right Cessation
- 1992-06-15 JP JP4155361A patent/JPH06196981A/ja active Pending
- 1992-10-05 US US07/956,943 patent/US5319258A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61121517A (ja) * | 1984-11-16 | 1986-06-09 | Nec Ic Microcomput Syst Ltd | 信号変化検出回路 |
JPS6427092A (en) * | 1987-07-22 | 1989-01-30 | Nippon Electric Ic Microcomput | Output circuit |
JPH03135218A (ja) * | 1989-10-10 | 1991-06-10 | Internatl Business Mach Corp <Ibm> | Cmos駆動回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09258865A (ja) * | 1996-02-29 | 1997-10-03 | Lexmark Internatl Inc | 特殊用途向け集積回路 |
JPH10308096A (ja) * | 1997-04-30 | 1998-11-17 | Samsung Electron Co Ltd | 動作周期適応型のデータ出力バッファ |
JPH1185722A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
JPH11265367A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 半導体集積回路装置 |
JP2018014703A (ja) * | 2016-07-11 | 2018-01-25 | 株式会社リコー | I/oセル |
Also Published As
Publication number | Publication date |
---|---|
US5319258A (en) | 1994-06-07 |
US5153450A (en) | 1992-10-06 |
EP0523833A1 (en) | 1993-01-20 |
KR950005019B1 (ko) | 1995-05-17 |
KR930003555A (ko) | 1993-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06196981A (ja) | プログラマブル出力ドライバ回路とその実現方法 | |
US6281706B1 (en) | Programmable high speed quiet I/O cell | |
KR940008718B1 (ko) | 직류 전류를 제거한 데이타 출력버퍼 | |
US8299831B2 (en) | Semiconductor device | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
JP4478267B2 (ja) | 出力バッファおよび駆動強度調整方法 | |
US6351149B1 (en) | MOS transistor output circuit | |
JP4443583B2 (ja) | 集積回路におけるパワー消費量を低減する方法および回路 | |
JPH0514167A (ja) | 出力ドライバ回路 | |
EP1454414B1 (en) | High-speed output circuit with low voltage capability | |
JPH08274616A (ja) | 出力バッファ回路 | |
JPH0389624A (ja) | 半導体集積回路 | |
JPH06224730A (ja) | 出力バッファ回路 | |
JPH05211432A (ja) | データ出力回路および半導体集積回路 | |
JP3684210B2 (ja) | Cmos出力バッファー回路 | |
JPH08288825A (ja) | 出力回路 | |
KR940003399B1 (ko) | 저잡음 데이타 출력 버퍼 | |
US20050046450A1 (en) | Pre-driver circuit and data output circuit using the same | |
JPH05327443A (ja) | バッファ回路 | |
JP2003110418A (ja) | 出力回路 | |
KR960013857B1 (ko) | 데이타 출력버퍼 | |
KR100522829B1 (ko) | 출력 버퍼 회로 | |
JP3639050B2 (ja) | 入力回路及び半導体装置 | |
KR100608347B1 (ko) | 데이터 출력 버퍼 제어 회로 | |
JPH05166380A (ja) | 出力バッファ回路 |