KR950005019B1 - 프로그램 가능한 출력 구동회로 및 구동방법 - Google Patents

프로그램 가능한 출력 구동회로 및 구동방법 Download PDF

Info

Publication number
KR950005019B1
KR950005019B1 KR1019920009614A KR920009614A KR950005019B1 KR 950005019 B1 KR950005019 B1 KR 950005019B1 KR 1019920009614 A KR1019920009614 A KR 1019920009614A KR 920009614 A KR920009614 A KR 920009614A KR 950005019 B1 KR950005019 B1 KR 950005019B1
Authority
KR
South Korea
Prior art keywords
input
output
driver circuit
gate
driver
Prior art date
Application number
KR1019920009614A
Other languages
English (en)
Other versions
KR930003555A (ko
Inventor
루에즈 제이.에릭
Original Assignee
삼성쎄미콘덕터인코포레이티드
이성환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성쎄미콘덕터인코포레이티드, 이성환 filed Critical 삼성쎄미콘덕터인코포레이티드
Publication of KR930003555A publication Critical patent/KR930003555A/ko
Application granted granted Critical
Publication of KR950005019B1 publication Critical patent/KR950005019B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

프로그램 가능한 출력 구동회로 및 구동방법
제1도는 디폴트 모드와 고주파수 모드의 두 레벨의 동작을 가지는 프로그램 가능한 출력 구동기의 회로도.
제2도는 다수의 동작레벨을 가지는 롬 프로그램 가능한 출력구동기의 블럭도.
제3도는 50% 이상으로 출력신호의 듀티싸이클을 스큐잉(skewing)할 수 있는 2레벨의 프로그램 가능한 출력 구동기의 회로의 회로도.
제4도는 스큐잉 회로에서 요구되는 풀업 트랜지스터용 제어펄스의 발생을 설명하는 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 출력구동기 12 : 구동기장치
14 : 선택가능한 구동기 장치 16,18 : AND게이트
24 : NAND게이트 28 : 지연블럭
본 발명은 저주파수에서 구동기 회로의 잡음성능을 포함하지 않는 프로그램 가능한 구동능력을 가지는 고주파수 출력 구동기 회로에 관한 것이다.
대규모 회로의 일부로서 집적된 출력 구동기들은 전원접속을 통하여 잡음원으로서 작용을 한다. 이러한 잡음의 크기는 구동기회로의 동작주파수에 직접적인 관련이 있다. 고주파수에서 용량성 부하를 구동하기 위하여, 출력구동기 회로의 설계시 빠른 상승 및 하강시간을 가지는 출력신호를 제공하도록 한다. 빠른 상승과 하강시간을 이루기 위해서는 커다란 양의 전류를 저장하고 공급할 수 있는 매우 큰 채널폭 대 길이(W/L)비를 가지는 장치를 요한다. 출력구동기의 출력파형의 상승파 하강시간이 빨라질수록, 출력구동기 회로는 더욱 높은 레벨의 고조파를 전원핀, 본드선 및 리드프레일 인덕턴스를 통하여 회로로 유임시킨다. 더 낮은 주파수에서 동작하기 위하여, 출력파형은 최종값에 도달하는 데에 더욱 시간이 걸리며, 더 적은 양의 전류를 처리하는 더욱 작고 느린 장치의 사용을 허용한다. 이는 차례로 출력 구동기 회로에 대해서는 잡음레벨을 감소시키고, 더욱 큰회로를 위하여 접속하는 경우 잡음의 감소를 가져온다.
그래서, 넓은 주파수영역과 고주파수가 요구되는 응용분야에서, 설계자는 고주파수 동작을 얻기위하여 저주파수에서의 잡음성능을 택하거나 또는 저주파수동작동안에 더욱 낮은 잡음 레벨을 얻기위하여 더 높은 주파수에서의 주파수성능을 택하거나 하고 있다.
본 발명의 목적은 잡음 마아진 또는 출력 파형의 상승 및 하강시간중 어느 하나를 희생함이 없이 출력주파수의 넓은 영역에서 다양한 부하를 구동할 수 있는 출력 구동기를 제공하는 것이다.
본 발명의 다른 목적은 다양한 주파수에서 잡음마아진을 최적화하기 위하여 다수 구동능력을 가진 프로그램 가능한 출력구동기회로를 구동하는 방법을 제공하는 것에 있다.
본 발명에 의하면, 출력신호를 순서에 따라 회송하기 위하여 병렬로 설계된 다양한 경로가 제공된다. 각각의 경로는 특정 구동능력을 가지는 구동기 장치로 구성된다. 동작주파수에 따라, 제어신호가 이러한 경로들의 몇몇을 선택적으로 디스에이블 시킬수 있다.
고주파수 동작을 위하여, 더욱 많은 경로를 인에이블시키는 것은 추가적인 구동능력과 속력을 제공한다.
저주파수에서, 상승 및 하강시간이 길어지면, 모든 병렬경로를 디스에이블하는 것이 구동능력 및 속력을 감소시켜, 전체 시스템에 접속되어 수반되는 잡음이 감소한다.
이러한 선택가능한 병렬 경로의 수와 크기는 활용대상에 따라 변할 수 있다.
바람직한 실시예에서, 판독전용 메모리(ROM)는 과도한 잡음레벨 없이 필요한 전류레벨을 제공하기 위하여 병렬경로중의 특정한 경로를 선택하도록 선택제어신호를 제공한다. 다양한 수의 경로와 롬의 프로그램가능성을 조합하면 주문설계를 가능하게한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 프로그램 가능한 출력 구동기(10)의 기본 회로도이다. 입력신호는 구동기(10)의 입력에 접속되며 두개의 경로를 통하여 하나의 출력으로 공급될 수 있으며 그중 하나가 AND게이트(16 및 18)에 의하여 디스에이블될 수 있다. 그래서, 출력 구동기(10)는 더 낮은 주파수들을 위하여 일정하게 접속되는 구동기 장치(12)를 구성하는 디폴트 경로와 더 높은 주파수동작을 위하여 SEL입력만을 사용하는 구동기 장치(12)에 병렬로 위치하는 선택가능한 구동기장치(14)로 구성되는 제2경로인 두레벨의 구동능력을 제공한다.
디폴트동작동안, SEL입력은 로우이며 양 AND게이트(16 및 18)의 출력은 로우신호가 된다. 이것은 신호경로로 부터 선택가능한 구동기장치(14)를 형성하는 풀업 및 풀다운 트랜지스터인 N채널 트랜지스터(MNS1 및 MNS2)를 효과적으로 제어한다. 나머지 풀업 및 풀다운 N채널 트랜지스터(MN1 및 MN2)는 디폴트 구동기장치(12)를 형성하며 항상 활성상태이다. 이러한 장치들은 제1특정 주파수까지의 주파수에서의 소망의 성능을 위하여 설계된다.
더욱 높은 주파수 동작을 위하여, 출력신호는 더욱 빠른 상승 및 하강시간을 요구한다. 이러한 더욱 빠른 천이(transition)속력은 SEL 입력을 신호가 선택트랜지스터(MNSI 및 MNS2)를 구동하는 AND게이트(16및 18)를 통과하도록 허용하는 하이레벨로 설정되도록 함으로써 얻어진다.
이 선택트랜지스터들은 디폴트 구동기 장치(12) 트랜지스터에 병렬로 놓여있으므로, 두개의 장치의 크기가 같을 때는 구동중력이 두배가 된다. 이것은 회로가 제1특정 주파수이상에서의 제2특정주파수까지의 주파수에서 동일한 용량성 부하를 구동하는 것을 가능하게 한다 예를 들어, 약 10MHz 내지 약 140MHz의 출력영역을 가지는 바람직한 실시예에서, 제1특정주파수는 약 60MHz 내지 약 80MHz의 영역에 있다.
140MHz의 제2특정주파수는 받아들일 수 있는 상승 및 하강시간을 제공한다.
각각의 신호경로와 관련된 지연시간들의 달라짐을 피하기 위하여 직렬로 접속된 두개의 인버터를 포함하는 지연블럭(20 및 22)이 디폴트 신호경로에 위치한다. 입력신호는 지연블럭(20 및 22)를 경유하여 구동기 장치(12)의 입력에 접속된다. 각각의 지연블럭에서 두개의 인버터는 AND게이트(16 및 18)에 의한 선택가능한 구동기 장치(14)에서 유입되는 지연에 정합되도록 설계된다.
제2도는 다수의 구동능력을 가진 ROM프로그램 가능한 출력구동기의 블럭도이다.
제2도에 도시된 장치를 구동시키는 방법은 다음과 같다.
먼저, 디폴트 구동기장치(12)를 사용하여 입력신호에 따라 구동기회로의 출력을 구동시킨다.
다음은 디폴트 구동기장치(12)에 병렬로 상기 구동기 회로출력에 선택가능한 구동기장치(14)를 접속한다.
마지막으로 상기 입력신호의 주파수가 특정 주파수이상이면 상기 선택가능한 구동기장치(14)를 인에이블 시킨다.
제2도에 도시된 ROM은 동작주파수에 근거한 SEL신호를 제어하는 프로그램을 저장한다. 설계자는 추가구동이 요구되는 소망의 드레시홀드 주파수를 계산하고 그 값을 프로그램으로 입력한다. 그러면 사용자는 특정한 동작주파수(Fo)를 선택하고, 어드레스 입력을 통하여 ROM에게 알린다. 프로그램은 근본적으로 룩업테이블의 형태이며 주파수(Fo)의 영역이 하강에 따라 적절한 SEL비트가 온된다.
몇몇의 응용예에서, 출력신호의 듀티싸이클을 스큐잉(skewing)하는 것이 바람직하다. 제3도는 50%이상으로 출력신호의 듀티싸이클을 스큐잉할 수 있는 프로그램 가능한 출력 구동기의 회로도이다. 구동기(10)의 출력을 전원전압에 접속하는 P채널 트랜지스터(MPS1)는 입력신호의 각각의 상승에지에서 발생되는 좁은 제어펄스에 의하여 온된다. 하강시간만을 스큐잉하기 위해서는 싱킹(sinking)트랜지스터 구동기를 이와 비슷하게 수정함으로서 이루어질 수 있다.
제4도는 제어펄스가 발생되는 방법을 예시하는 타이밍챠트이다. 3입력 NAND게이트(24)의 출력은 지연블럭(28)이 입력에 접속된다 지연블럭(28)의 출력은 상기 P채널트랜지스터(MPS1)의 게이트를 구동한다. NAND게이트(24)의 제1입력은 NAN D게이트(24)의 출력이 하이상태로 남도록 하기 위하여 인에이블신호(ENBL)에 접속되어, 상기 인에이블신호(ENBL)가 로우로 유지되는한 상기 P채널 트랜지스터(MPSI)는 오프된다. NAND게이트(24)의 제2입력은 입력신호에 접속된다. AND게이트(16)의 출력은 고정 지연블럭(30)에 의하여 지연되고 NAND게이트(24)의 제3입력에 접속된다. 이러한 고정지연블럭(30)은 직렬로 접속된 3개의 인버터로 구성되어 신호를 반전할 뿐만 아니라 고정된 시간지연만큼 신호를 지연시킨다. 그래서, NAND게이트(24)의 3입력은 상기 인에이블신호(ENBL), 입력신호 및 입력신호의 반전되고 지연된 형태의 신호로 구성된다.
앞서 기술된 것처럼 접속된 NAND게이트(24)의 출력은 그래서 SEL과 ENBL양신호가 온일때 입력신호의 각각의 상승에지에서 음의 펄스이다. 이러한 음의 펄스는 입력신호의 모든 상승에지에서 AND게이트(16)에 의하여 유입되는 지연과 블럭(30)의 고정된 지연의 합과 같은 양의 시간동안 상기 P채널 트랜지스터(MPSI)를 온시킨다. 상기 P채널트랜지스터(MPSI)가 온되면, 구동기(10)의 출력을 정상동작에 비교된 되는 전압을 공급하기 위하여 더욱 빠르게 상승한다. 상승시간은 하강시간이 영향을 받지 않는동안 감소하기 때문에, 결과적인 출력신호는 50%보다 큰 듀티싸이클을 갖게된다.
본 발명은 선택가능한 구동기장치들을 추가하여 병렬로 부가시킬때 커다란 융통성을 제공하여 주므로 잡음-주파수성능을 주문자의 요구에 따라 맞추기가 용이하다. 또한, 다른 크기의 풀업 또는 풀다운 트랜지스터들이 어느 한 방향에서의 출력신호의 듀티싸이클을 스큐하기 위하여 상기 기술된 것과같이 활용될 수 있다.
결론적으로, 본 발명은 잡음 마아진에 영향을 거의 끼침이 없이 넓은 주파수의 영역에 걸쳐 동작하는 출력구동기 회로를 제공한다. 상기의 것이 본 발명의 바람직한 실시예의 완전한 설명이지만, 이에대한 다양한 변경, 수정 및 균등물을 사용하는 것이 가능하다. 예를들어, N채널 풀업트랜지스터 대신에, p채널 장치가 사용될 수 있어서 필요에 따라서 전원전압에 대하여 더욱 밀접하게 출력파형이 스윙하는 것을 가능하게 한다. 상승에지에 대해서 앞서 기술된 P채널의 경우와 유사한 N채널 풀다운 장치와 제어펄스를 활용하여, 하강에지에 해당하는 짧은기간동안 하강시간이 더욱 빠르게 이루어질 수 있다.
그래서, 상기의 기술은 본 발명의 범위를 제한하는 것이 아니며 첨부된 청구범위가 본 발명의 범위를 정의 한다.

Claims (4)

  1. 하나의 입력과 하나의 출력을 포함하며, 상기 입력이 구동기회로의 입력에 접속되고 상기 출력이 구동기회로의 출력에 접속되는 제1구동기장치, 하나의 입력과 하나의 출력을 가지며, 상기 출력이 상기 구동기회로의 출력에 접속되는 선택가능한 구동기 장치 ; 및 선택신호(SEL)에 응답하여, 선택신호가 입력될 때 상기 구동기회로의 입력에 상기 선택가능한 구동기 장치의 입력을 접속하여 상기 제1구동기 장치에 병렬로 추가 구동능력을 제공하기 위한 선택수단을 포함하는 것을 특징으로 하는 프로그램가능한 출력구동기회로.
  2. 제1항에 있어서, 상기 선택수단의 시간지연을 정합시키기 위하여 상기 구동기회로입력과 상기 제1구동기장치의 입력사이에 접속되는 지연수단을 더 포함하는 것을 특징으로 하는 프로그램가능한 출력구동기회로.
  3. VDD단자로부터 GND단자로 전류를 도전하는 금속-산화물-반도체기술로 구현되는 프로그램가능한 출력구동기 회로에 있어서, 상기 구동기회로가 이진선택 신호입력(SEL)에 접속되는 제1입력과 상기 구동기회로의 입력에 접속되는 제2입력을 가지는 제1의 2입력 AND게이트 ; 상기 제1의 2입력 AND게이트의 시간지연을 정합시키기위하여 상기 구동기회로입력에 접속되는 입력을 가지는 제1지연회로 ; 상기 구동기회로의 출력에 접속되는 드레인, 상기 제1 지연회로의 출력에 접속되는 게이트 및 GND단자에 접속되는 소오스를 가지는 N채널 풀다운 트랜지스터 ; 상기 구동기회로출력에 접속되는 드레인, 상기 제1의 2입력 AND게이트의 출력에 접속되는 게이트 및 GND단자에 접속되는 소오스를 가지는 제1선택가능한 N채널 풀다운 트랜지스터 ; 상기 구동기 회로입력에 접속되는 입력을 가지는 인버터 ; 상기 입력신호(SEL)에 접속되는 제1입력과 상기 인버터의 출력에 접속되는 제2입력을 가지는 제2의 2입력 AND게이트 ; 상기 인버터출력에 접속되는 입력을 가지며 상기 제2의 2입력 AND 게이트의 시간지연을 정합시키기 위한 제2지연회로 ; 상기 VDD단자에 접속되는 드레인, 상기 제2지연회로의 출력에 접속되는 게이트 및 상기 구동기회로출력에 접속되는 소오스를 가지는 N채널 풀업트랜지스터 ; 및 상기 VDD단자에 접속되는 드레인, 상기 제2의 2입력 AND게이트의 출력에 접속되는 게이트 및 상기 구동기 회로출력에 접속되는 소오스를 가지는 제1선택가능한 N채널 풀업트랜지스터를 포함하는 것을 특징으로 하는 프로그램가능한 출력구동기 회로.
  4. 풀업 및 풀다운 트랜지스터의 제1세트를 사용하여 입력신호에 따라 구동기회로의 출력을 구동시키는 단계 ; 상기 제1세트의 트랜지스터에 병렬로 상기 구동기 회로출력에 선택가능한 풀업 및 풀다운트랜지스터의 세트를 접속하는 단계 ; 및 상기 입력신호의 주파수가 특정 주파수이상이면 상기 선택가능한 트랜지스터의 세트를 인에이블 시키는 단계를 포함하는 것을 특징으로 하는 다양한 주파수에서 잡음 마아진을 최적화하기 위하여 다수 구동능력을 가진 프로그램 가능한 출력구동기회로를 제공하기 위한 방법.
KR1019920009614A 1991-07-16 1992-06-01 프로그램 가능한 출력 구동회로 및 구동방법 KR950005019B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/730,370 1991-07-16
US07/730,370 US5153450A (en) 1991-07-16 1991-07-16 Programmable output drive circuit

Publications (2)

Publication Number Publication Date
KR930003555A KR930003555A (ko) 1993-02-24
KR950005019B1 true KR950005019B1 (ko) 1995-05-17

Family

ID=24935058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009614A KR950005019B1 (ko) 1991-07-16 1992-06-01 프로그램 가능한 출력 구동회로 및 구동방법

Country Status (4)

Country Link
US (2) US5153450A (ko)
EP (1) EP0523833A1 (ko)
JP (1) JPH06196981A (ko)
KR (1) KR950005019B1 (ko)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992002052A1 (en) * 1990-07-19 1992-02-06 Seiko Epson Corporation Master slice semiconductor integrated circuit
US5153450A (en) * 1991-07-16 1992-10-06 Samsung Semiconductor, Inc. Programmable output drive circuit
KR960003042B1 (ko) * 1992-05-26 1996-03-04 가부시끼가이샤 도시바 데이타 출력 장치
DE4224804C1 (de) * 1992-07-27 1994-01-13 Siemens Ag Programmierbare logische Schaltungsanordnung
JPH06112801A (ja) * 1992-09-29 1994-04-22 Hitachi Ltd 出力回路
DE69317758T2 (de) * 1992-12-28 1998-10-29 Advanced Micro Devices Inc Mikroprozessorschaltung mit zwei Taktsignalen
US5444407A (en) * 1992-12-28 1995-08-22 Advanced Micro Devices, Inc. Microprocessor with distributed clock generators
US5361003A (en) * 1993-01-14 1994-11-01 Micron Semiconductor, Inc. Adjustable buffer driver
US5347177A (en) * 1993-01-14 1994-09-13 Lipp Robert J System for interconnecting VLSI circuits with transmission line characteristics
US5444402A (en) * 1993-01-29 1995-08-22 Advanced Micro Devices Variable strength clock signal driver and method of manufacturing the same
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
JP3476465B2 (ja) * 1993-06-08 2003-12-10 ナショナル・セミコンダクター・コーポレイション Ｃｍｏｓｂｔｌ互換バス及び伝送線路ドライバ
DE69428045T2 (de) * 1993-06-08 2002-04-18 Nat Semiconductor Corp Programmierbarer cmos bus- und übertragungsleitungstreiber
US5483184A (en) * 1993-06-08 1996-01-09 National Semiconductor Corporation Programmable CMOS bus and transmission line receiver
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
US5543746A (en) * 1993-06-08 1996-08-06 National Semiconductor Corp. Programmable CMOS current source having positive temperature coefficient
JPH0738408A (ja) * 1993-07-19 1995-02-07 Sharp Corp バッファ回路
US5479124A (en) * 1993-08-20 1995-12-26 Nexgen Microsystems Slew rate controller for high speed bus
US5438278A (en) * 1993-09-28 1995-08-01 Advanced Micro Devices, Inc. High speed CMOS output buffer circuit minimizes propagation delay and crowbar current
US5589789A (en) * 1993-10-16 1996-12-31 Nec Corporation Bus driver circuit for high-speed data transmission
KR100261962B1 (ko) * 1993-12-31 2000-07-15 김영환 데이타 출력버퍼
JPH07212211A (ja) * 1994-01-13 1995-08-11 Fujitsu Ltd 出力バッファ回路
DE69414820T2 (de) * 1994-02-28 1999-04-15 St Microelectronics Srl Ausgangsstufe insbesondere für integrierte Verstärker mit aussen verbundenen Ausgangsleistungsvorrichtungen
US5682116A (en) * 1994-06-07 1997-10-28 International Business Machines Corporation Off chip driver having slew rate control and differential voltage protection circuitry
US5880624A (en) * 1994-07-08 1999-03-09 Kabushiki Kaisha Toshiba Constant potential generating circuit and semiconductor device using same
US5694063A (en) * 1994-08-11 1997-12-02 Ltx Corporation High speed IDDQ monitor circuit
US5552744A (en) * 1994-08-11 1996-09-03 Ltx Corporation High speed IDDQ monitor circuit
US5486782A (en) * 1994-09-27 1996-01-23 International Business Machines Corporation Transmission line output driver
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
US5677639A (en) * 1994-12-08 1997-10-14 Seagate Technology, Inc. Autonomous selection of output buffer characteristics as determined by load matching
JP2692637B2 (ja) * 1995-02-28 1997-12-17 日本電気株式会社 バスドライバ
KR960043524A (ko) * 1995-05-23 1996-12-23 홍-치우 후 출력 버퍼링 장치
US5729158A (en) * 1995-07-07 1998-03-17 Sun Microsystems, Inc. Parametric tuning of an integrated circuit after fabrication
US5770969A (en) * 1995-08-22 1998-06-23 International Business Machines Corporation Controllable decoupling capacitor
US5689690A (en) * 1995-09-25 1997-11-18 Credence Systems Corporation Timing signal generator
US5773999A (en) * 1995-09-28 1998-06-30 Lg Semicon Co., Ltd. Output buffer for memory circuit
US5684415A (en) * 1995-12-22 1997-11-04 Symbios Logic Inc. 5 volt driver in a 3 volt CMOS process
KR0179786B1 (ko) * 1995-12-23 1999-04-01 문정환 출력버퍼
US5742832A (en) * 1996-02-09 1998-04-21 Advanced Micro Devices Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range
US5783963A (en) * 1996-02-29 1998-07-21 Lexmark International, Inc. ASIC with selectable output drivers
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
JPH1020974A (ja) * 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
US5748028A (en) * 1996-10-31 1998-05-05 International Business Machines Corporation Method and apparatus for multi-level input voltage receiver circuit
US5732027A (en) * 1996-12-30 1998-03-24 Cypress Semiconductor Corporation Memory having selectable output strength
US5894238A (en) * 1997-01-28 1999-04-13 Chien; Pien Output buffer with static and transient pull-up and pull-down drivers
AU6655198A (en) * 1997-02-18 1998-09-08 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a tunable current source
US5959481A (en) 1997-02-18 1999-09-28 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
WO1998036497A1 (en) * 1997-02-18 1998-08-20 Rambus, Inc. Bus driver circuit including a slew rate indicator circuit having a series of delay elements
KR100254317B1 (ko) * 1997-04-30 2000-09-01 윤종용 동작주기적응형데이터출력버퍼
JPH1125678A (ja) 1997-06-27 1999-01-29 Samsung Electron Co Ltd 出力ドライバ及び半導体メモリ装置
JPH1185722A (ja) * 1997-09-04 1999-03-30 Mitsubishi Electric Corp マイクロコンピュータ
JP3123952B2 (ja) * 1997-09-30 2001-01-15 日本電気アイシーマイコンシステム株式会社 出力バッファ回路
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
JP3288962B2 (ja) * 1997-11-10 2002-06-04 日本プレシジョン・サーキッツ株式会社 ３値出力回路
EP0919891B1 (de) 1997-11-26 2004-09-29 Infineon Technologies AG Anordnung und Verfahren zur Anpassung von Ausgangstreibern von integrierten Schaltungen an die gegebenen Verhältnisse
US6054881A (en) * 1998-01-09 2000-04-25 Advanced Micro Devices, Inc. Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
DE19804804A1 (de) * 1998-02-06 1999-08-12 Siemens Ag Treiberstufe
JPH11265367A (ja) * 1998-03-18 1999-09-28 Hitachi Ltd 半導体集積回路装置
US6023176A (en) * 1998-03-27 2000-02-08 Cypress Semiconductor Corp. Input buffer
US6307399B1 (en) * 1998-06-02 2001-10-23 Integrated Device Technology, Inc. High speed buffer circuit with improved noise immunity
US6496033B2 (en) 1998-06-08 2002-12-17 Cypress Semiconductor Corp. Universal logic chip
KR100475046B1 (ko) 1998-07-20 2005-05-27 삼성전자주식회사 출력버퍼 및 그의 버퍼링 방법
JP2000124791A (ja) * 1998-10-19 2000-04-28 Mitsubishi Electric Corp バッファ回路
US6091260A (en) * 1998-11-13 2000-07-18 Integrated Device Technology, Inc. Integrated circuit output buffers having low propagation delay and improved noise characteristics
US6356102B1 (en) 1998-11-13 2002-03-12 Integrated Device Technology, Inc. Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals
US6242942B1 (en) 1998-11-13 2001-06-05 Integrated Device Technology, Inc. Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics
EP1009097A1 (en) * 1998-12-08 2000-06-14 Fairchild Semiconductor Corporation Variable driver for reducing overshoot, undershoot, and noise in an output buffer
US6177810B1 (en) * 1998-12-17 2001-01-23 Siemens Aktiengesellschaft Adjustable strength driver circuit and method of adjustment
US6177809B1 (en) * 1999-05-28 2001-01-23 International Business Machines Corporation Redundant input/output driver circuit
US6483879B1 (en) 1999-08-27 2002-11-19 Lsi Logic Corporation Compensating for initial signal interference exhibited by differential transmission lines
DE19942688C2 (de) * 1999-09-07 2001-11-29 Siemens Ag Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung
US6292010B1 (en) 2000-02-02 2001-09-18 Teradyne, Inc. Dynamic pin driver combining high voltage mode and high speed mode
US7433665B1 (en) 2000-07-31 2008-10-07 Marvell International Ltd. Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same
US6462688B1 (en) 2000-12-18 2002-10-08 Marvell International, Ltd. Direct drive programmable high speed power digital-to-analog converter
US7095348B1 (en) 2000-05-23 2006-08-22 Marvell International Ltd. Communication driver
US6775529B1 (en) 2000-07-31 2004-08-10 Marvell International Ltd. Active resistive summer for a transformer hybrid
US7194037B1 (en) 2000-05-23 2007-03-20 Marvell International Ltd. Active replica transformer hybrid
US7312739B1 (en) 2000-05-23 2007-12-25 Marvell International Ltd. Communication driver
USRE41831E1 (en) 2000-05-23 2010-10-19 Marvell International Ltd. Class B driver
US7280060B1 (en) 2000-05-23 2007-10-09 Marvell International Ltd. Communication driver
US7113121B1 (en) 2000-05-23 2006-09-26 Marvell International Ltd. Communication driver
US6335638B1 (en) 2000-06-29 2002-01-01 Pericom Semiconductor Corp. Triple-slope clock driver for reduced EMI
US7606547B1 (en) 2000-07-31 2009-10-20 Marvell International Ltd. Active resistance summer for a transformer hybrid
JP4022040B2 (ja) * 2000-10-05 2007-12-12 松下電器産業株式会社 半導体デバイス
KR100391150B1 (ko) 2000-11-15 2003-07-16 삼성전자주식회사 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법
US7230470B1 (en) * 2001-03-02 2007-06-12 Volterra Semiconductor Corporation Power switch using a field-effect transistor (FET) pair
US6559690B2 (en) * 2001-03-15 2003-05-06 Micron Technology, Inc. Programmable dual drive strength output buffer with a shared boot circuit
KR100411394B1 (ko) * 2001-06-29 2003-12-18 주식회사 하이닉스반도체 메모리장치의 데이터출력회로
US6680629B2 (en) * 2001-12-18 2004-01-20 Lsi Logic Corporation 5 V tolerant hot carrier injection (HCI) protection circuit
US6583659B1 (en) 2002-02-08 2003-06-24 Pericom Semiconductor Corp. Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs
JP2003337640A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp バス制御装置
US7187227B2 (en) * 2002-08-07 2007-03-06 Nippon Telegraph And Telephone Corporation Driver circuit
US6894529B1 (en) 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
US6967501B1 (en) 2003-12-18 2005-11-22 Integrated Device Technology, Inc. Impedance-matched output driver circuits having enhanced predriver control
US7173450B2 (en) * 2004-06-01 2007-02-06 Hewlett-Packard Development Company, L.P. Bus controller
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US7285976B2 (en) * 2005-01-31 2007-10-23 Freescale Semiconductor, Inc. Integrated circuit with programmable-impedance output buffer and method therefor
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
US7391427B2 (en) * 2005-06-28 2008-06-24 Zink Imaging, Llc Parametric programmable thermal printer
US7312662B1 (en) 2005-08-09 2007-12-25 Marvell International Ltd. Cascode gain boosting system and method for a transmitter
US7577892B1 (en) 2005-08-25 2009-08-18 Marvell International Ltd High speed iterative decoder
KR100640158B1 (ko) * 2005-09-27 2006-11-01 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100744039B1 (ko) * 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
US7282961B1 (en) 2006-04-13 2007-10-16 International Business Machines Corporation Apparatus for hysteresis based process compensation for CMOS receiver circuits
US7834667B1 (en) * 2006-04-24 2010-11-16 Altera Corporation Precharge and discharge of I/O output driver
US7876133B1 (en) 2006-09-27 2011-01-25 Cypress Semiconductor Corporation Output buffer circuit
KR100942972B1 (ko) * 2008-06-04 2010-02-17 주식회사 하이닉스반도체 출력 드라이버
WO2011084163A1 (en) * 2010-01-11 2011-07-14 Hewlett-Packard Development Company, L.P. System including driver circuit for electrical signaling and optical signaling
US8035417B1 (en) * 2010-07-26 2011-10-11 Macronix International Co., Ltd. Output buffer circuit with variable drive strength
US20140225655A1 (en) * 2013-02-14 2014-08-14 Qualcomm Incorporated Clock-gated synchronizer
JP6862957B2 (ja) * 2016-07-11 2021-04-21 株式会社リコー Ｉ／ｏセルおよびｉ／ｏセルの出力切替方法
CN113346893B (zh) * 2020-12-24 2022-03-18 澜起电子科技(昆山)有限公司 驱动输出电路、芯片及驱动输出方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158623A (ja) * 1983-02-28 1984-09-08 Matsushita Electric Works Ltd Ｃｍｏｓバツフア回路
JPS61121517A (ja) * 1984-11-16 1986-06-09 Nec Ic Microcomput Syst Ltd 信号変化検出回路
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
EP0253914A1 (de) * 1986-07-23 1988-01-27 Deutsche ITT Industries GmbH Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen
EP0264470B1 (de) * 1986-10-21 1991-03-06 International Business Machines Corporation Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern der für einen Computer bestimmten Halbleiterchips mit hochintegrierten Schaltungen
JPS63234622A (ja) * 1987-03-23 1988-09-29 Toshiba Corp デ−タ出力回路
JPS6427092A (en) * 1987-07-22 1989-01-30 Nippon Electric Ic Microcomput Output circuit
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
US4820942A (en) * 1988-01-27 1989-04-11 Advanced Micro Devices, Inc. High-speed, high-drive output buffer circuits with reduced ground bounce
JPH01284017A (ja) * 1988-05-10 1989-11-15 Mitsubishi Electric Corp 集績回路用出力バッファ回路
JPH01284107A (ja) * 1988-05-11 1989-11-15 Matsushita Electric Ind Co Ltd 音量制御装置
JPH0258925A (ja) * 1988-08-24 1990-02-28 Nec Ic Microcomput Syst Ltd 出力回路
US4885485A (en) * 1988-08-30 1989-12-05 Vtc Incorporated CMOS Output buffer providing mask programmable output drive current
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
US4961010A (en) * 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise
US5047711A (en) * 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
JPH03117020A (ja) * 1989-09-28 1991-05-17 Nec Corp 集積回路の出力バッファ回路
US5015880A (en) * 1989-10-10 1991-05-14 International Business Machines Corporation CMOS driver circuit
US5121013A (en) * 1990-02-12 1992-06-09 Advanced Micro Devices, Inc. Noise reducing output buffer circuit with feedback path
US5089722A (en) * 1990-04-02 1992-02-18 Motorola, Inc. High speed output buffer circuit with overlap current control
US5153457A (en) * 1990-12-12 1992-10-06 Texas Instruments Incorporated Output buffer with di/dt and dv/dt and tri-state control
US5162672A (en) * 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5153450A (en) * 1991-07-16 1992-10-06 Samsung Semiconductor, Inc. Programmable output drive circuit
FR2806561B1 (fr) * 2000-03-16 2002-08-09 France Telecom Systeme de tele-assistance a domicile

Also Published As

Publication number Publication date
US5153450A (en) 1992-10-06
KR930003555A (ko) 1993-02-24
EP0523833A1 (en) 1993-01-20
JPH06196981A (ja) 1994-07-15
US5319258A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
KR950005019B1 (ko) 프로그램 가능한 출력 구동회로 및 구동방법
KR940008718B1 (ko) 직류 전류를 제거한 데이타 출력버퍼
EP0493873A1 (en) CMOS output buffer circuit with ground bounce reduction
US5128555A (en) Pulsed CMOS logic circuit having selectable rise and fall times
US6489807B2 (en) Output buffer and method of driving
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
KR100254317B1 (ko) 동작주기적응형데이터출력버퍼
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
US5121000A (en) Edge-rate feedback CMOS output buffer circuits
US6608505B2 (en) Ouput buffer circuit
EP1014581B1 (en) Adjustable strength driver circuit and method of adjustment
US4728827A (en) Static PLA or ROM circuit with self-generated precharge
US6351149B1 (en) MOS transistor output circuit
US7468616B1 (en) Circuit for and method of generating a delay in an input/output port of an integrated circuit device
JPH0514167A (ja) 出力ドライバ回路
US5160860A (en) Input transition responsive CMOS self-boost circuit
KR960006376B1 (ko) 어드레스 천이 검출회로
KR100455736B1 (ko) 프리세트기능을 갖는 출력버퍼회로_
KR940003399B1 (ko) 저잡음 데이타 출력 버퍼
JP2767909B2 (ja) 出力バッファ回路
US5481208A (en) Piecewisely-controlled tri-state output buffer
KR0170309B1 (ko) 반도체 장치의 출력단 버퍼
KR0152352B1 (ko) 논리 레벨 천이기
KR0172276B1 (ko) 출력버퍼 회로
KR970013802A (ko) 출력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 17

EXPY Expiration of term