KR101198141B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR101198141B1
KR101198141B1 KR1020100131995A KR20100131995A KR101198141B1 KR 101198141 B1 KR101198141 B1 KR 101198141B1 KR 1020100131995 A KR1020100131995 A KR 1020100131995A KR 20100131995 A KR20100131995 A KR 20100131995A KR 101198141 B1 KR101198141 B1 KR 101198141B1
Authority
KR
South Korea
Prior art keywords
signal
mode
operation mode
bonding
input
Prior art date
Application number
KR1020100131995A
Other languages
English (en)
Other versions
KR20120070437A (ko
Inventor
황정태
이강열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100131995A priority Critical patent/KR101198141B1/ko
Priority to US13/162,745 priority patent/US8526248B2/en
Priority to TW100128404A priority patent/TWI507701B/zh
Priority to CN201110289509.9A priority patent/CN102543160B/zh
Publication of KR20120070437A publication Critical patent/KR20120070437A/ko
Application granted granted Critical
Publication of KR101198141B1 publication Critical patent/KR101198141B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 메모리 장치는 본딩 패드, 제어신호 패드 및 동작 모드 신호 생성부를 포함한다. 상기 동작 모드 신호 생성부는 상기 본딩 패드를 통해 입력되는 본딩 신호 및 상기 제어신호 패드를 통해 입력되는 제어신호에 응답하여 복수개의 동작 모드 신호를 생성한다.

Description

반도체 메모리 장치 {SEMICONDUCTOR MEMORY APPARATUS}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 반도체 메모리 장치의 동작모드 설정에 관한 것이다.
반도체 장치의 동작 속도 및 처리 용량이 증가하면서, 반도체 메모리 장치는 복수개의 패드(pad) 및 복수개의 데이터 입출력 라인을 구비하여 복수개의 데이터를 한 번에 입출력 할 수 있다. 반도체 메모리 장치가 한 번의 리드 및 라이트 동작에서 동시에 몇 개의 데이터를 처리하는 여부에 따라 X4, X8 및 X16 입출력 모드가 사용된다. 즉, X4 입출력 모드는 한번의 리드 및 라이트 동작에서 4개의 데이터를 동시에 입출력 하는 모드를 의미하고, X8 및 X16 입출력 모드는 한번의 리드 및 라이트 동작에서 각각 8개 및 16개의 데이터를 동시에 입출력 하는 모드를 의미한다.
또한, 반도체 메모리 장치의 제조 공정 중에, 양품의 생산 효율을 증가시키기 위해 일반적으로 웨이퍼 번인 테스트(wafer burn in test)가 수행된다. 상기 웨이퍼 번인 테스트는 상기 반도체 메모리 장치가 패키징 되기 이전에 웨이퍼 상에 있을 때 스트레스를 지속적으로 인가하여 상기 반도체 메모리 장치의 정상 또는 불량 여부를 검사하는 테스트를 말한다. 상기 웨이퍼 번인 테스트는 반도체 메모리 장치의 노멀 동작과 구분되어 수행된다. 따라서, 반도체 메모리 장치는 입출력 모드 및 웨이퍼 번인 테스트 모드를 지정할 수 있는 구성을 포함하고 있다.
도 1은 종래기술에 따른 반도체 메모리 장치의 구성을 개략적으로 보여주는 도면이다. 도 1에서, 상기 반도체 메모리 장치는 제 1 본딩 패드(10), 제 2 본딩 패드(20) 및 디코딩부(30)를 포함한다. 상기 제 1 본딩 패드(10)는 제 1 본딩 신호(PADX4)를 수신하고, 상기 제 2 본딩 패드(20)는 제 2 본딩 신호(PADX8)를 수신한다. 상기 디코딩부(30)는 상기 제 1 및 제 2 본딩 패드로부터 상기 제 1 및 제 2 본딩 신호(PADX4, PADX8)를 수신하여, 상기 신호(PADX4, PADX8)를 디코딩한다. 따라서, 상기 제 1 본딩 신호(PADX4) 및 제 2 본딩 신호(PADX8)의 논리 레벨의 조합에 따라 4개의 디코딩 신호를 생성할 수 있고, 상기 4개의 디코딩 신호는 각각 X4 입출력 모드, X8 입출력 모드, X16 입출력 모드 및 웨이퍼 번인 테스트 모드를 지정하는 신호(X4, X8, X16, WBI)로서 사용될 수 있다.
위와 같이, 종래기술에 따른 반도체 메모리 장치는 X4, X8 및 X16의 입출력 모드와 웨이퍼 번인 테스트 모드를 지정하기 위해 적어도 두 개의 본딩 패드로부터 신호를 수신해야 한다. 또한, X4 입출력 모드가 사용되지 않는 반도체 메모리 장치에서도, 각기 다른 세 개의 동작 모드를 지정하기 위해서는 적어도 두 개의 본딩 패드로부터 두 개의 신호를 수신해야만 한다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 적은 수의 본딩 패드를 이용하여 동작 모드를 설정할 수 있는 반도체 메모리 장치를 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는 본딩 패드; 제어신호 패드; 및 상기 본딩 패드를 통해 입력되는 본딩 신호 및 상기 제어신호 패드를 통해 입력되는 제어신호에 응답하여 복수개의 동작 모드 신호를 생성하는 동작 모드 신호 생성부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 본딩 패드; 어드레스 패드; 스트로브 패드; 및 상기 본딩 패드를 통해 입력되는 본딩 신호, 상기 어드레스 패드를 통해 입력되는 어드레스 신호 및 상기 스트로브 패드를 통해 입력되는 스트로브 신호에 응답하여 제 1 내지 제 4 동작 모드를 결정하는 동작 모드 신호 생성부를 포함한다.
또한, 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치는 본딩 패드; 및 제어신호 패드를 포함하고, 제 1 동작 모드에서 상기 제어신호 패드를 통해 제어신호를 수신하고, 제 2 및 제 3 동작 모드에서 상기 제어신호 패드를 통해 상기 제어신호 대신 본딩 신호를 수신한다.
본 발명에 의하면, 동작 모드 설정을 위해 사용되는 본딩 패드의 수가 감소되므로, 반도체 메모리 장치의 면적 효율을 개선하는 효과가 있다.
도 1은 종래기술에 따른 반도체 메모리 장치의 구성을 개략적으로 보여주는 도면,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성을 개략적으로 보여주는 도면,
도 3은 도 2의 동작 모드 신호 생성부의 실시예의 구성을 보여주는 도면,
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성을 개략적으로 보여주는 도면,
도 5는 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 구성을 개략적으로 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성을 개략적으로 보여주는 도면이다. 도 2에서, 상기 반도체 메모리 장치(1)는 하나의 본딩 패드(100A), 하나의 어드레스 패드(200A) 및 동작 모드 신호 생성부(300A)를 포함한다. 상기 반도체 메모리 장치(1)는 상기 본딩 패드(100A)를 통해 본딩 신호(PADX16)를 수신하고, 상기 어드레스 패드(200A)를 통해 어드레스 신호(ADD<14>)를 수신한다. 상기 동작 모드 신호 생성부(300A)는 상기 본딩 신호(PADX16) 및 상기 어드레스 신호(ADD<14>)에 응답하여 제 1 내지 제 3 동작 모드를 지정하는 제 1 내지 제 3 동작 모드 신호(X8, X16, WBI)를 생성한다.
상기 반도체 메모리 장치(1)는 한번의 리드 및 라이트 동작에서 동시에 입출력 할 수 있는 데이터의 수를 결정하여 동작하기 위해 상기 동작 모드가 결정되고, 웨이퍼 번인 테스트를 수행하는지 여부에 따라서 상기 동작 모드가 결정된다. 본 실시예에서, 상기 제 1 동작 모드는 X8 입출력 모드를 의미하고, 상기 제 2 동작 모드는 X16 입출력 모드를 의미하며, 상기 제 3 동작 모드는 웨이퍼 번인 테스트 모드를 의미한다.
본 발명의 실시예에서, 상기 어드레스 신호(ADD<14>)는 상기 제 1 동작 모드에서 상기 반도체 메모리 장치(1)의 노멀 동작을 위해서 필요한 신호로서 사용되고, 상기 제 2 및 제 3 동작 모드에서는 상기 반도체 메모리 장치(1)의 노멀 동작에 사용되지 않는 신호인 것이 바람직하다. 본 발명의 실시예에서, 상기 노멀 동작은 상기 반도체 메모리 장치(1)의 동작 모드를 결정하는 동작 이외의 모든 동작을 포함할 수 있다. 일반적으로, 반도체 메모리 장치(1)는 데이터를 입출력 하기 위해 복수개의 어드레스 신호를 수신하여 사용한다. 상기 어드레스 신호들 중 몇몇은 상기 반도체 메모리 장치의 동작 모드에 따라 사용되지 않는 경우가 있다. 위와 같이, 동작 모드에 따라 사용되지 않는 어드레스 패드를 이용하여 복수개의 동작 모드를 지정하는 동작 모드 신호를 생성함으로써, 복수개의 동작 모드 지정을 위해 필요한 본딩 패드의 수를 감소시킬 수 있다. 즉, 종래기술에서는 상기 제 1 내지 제 3 동작 모드를 각각 지정하기 위해서는 두 개의 본딩 패드(10, 20, 도 1 참조)로부터 2개의 본딩 신호(PADX4, PADX8, 도 1 참조)를 수신해야만 했다. 그러나, 본 발명의 실시예에 따른 반도체 메모리 장치(1)는 하나의 본딩 패드(100A)를 통해 입력되는 상기 본딩 신호(PADX16) 및 어드레스 패드(200A)를 통해 입력되는 신호에 응답하여 상기 제 1 내지 제 3 동작 모드를 지정하기 위한 제 1 내지 제 3 동작 모드 신호(X8, X16, WBI)를 생성한다. 상기 어드레스 패드(200A)는 제 1 동작 모드를 위해 상기 반도체 메모리 장치(1)가 구비해야만 하는 것이므로, 제 2 내지 제 3 동작 모드를 설정하기 위해 종래기술보다 하나의 본딩 패드를 감소시킬 수 있음을 알 수 있다.
도 2에서, 상기 반도체 메모리 장치(1)는 버퍼부(400A)를 더 포함한다. 상기 버퍼부(400A)는 상기 제 2 및 제 3 동작 모드 신호(X16, WBI) 및 상기 어드레스 신호(ADD<14>)를 수신한다. 상기 버퍼부(400A)는 상기 제 2 및 제 3 동작 모드 신호(X16, WBI) 중 하나가 인에이블되면 상기 어드레스 신호(ADD<14>)의 전송을 차단한다. 상기 버퍼부(400A)는 상기 제 2 및 제 3 동작 모드 신호(X16, WBI)가 모두 디스에이블되면 상기 어드레스 신호(ADD<14>)를 버퍼링하여 내부 어드레스 신호(AI<14>)로 제공한다. 상기 어드레스 신호(ADD<14>)는 상기 제 1 동작 모드, 즉, X8 입출력 모드에서 사용되지만, 상기 제 2 및 제 3 동작 모드, 즉, X16 입출력 모드 및 웨이퍼 번인 테스트 모드에서는 사용되지 않으므로, 상기 버퍼부(400A)는 상기 제 2 및 제 3 동작 모드에서 상기 어드레스 신호(ADD<14>)를 상기 내부 어드레스 신호(AI<14>)로 제공하지 않고, 상기 제 1 동작 모드에서만 상기 어드레스 신호(ADD<14>)를 상기 내부 어드레스 신호(AI<14>)로 제공하도록 구성되었다.
도 3은 도 2의 동작 모드 신호 생성부의 실시예의 구성을 보여주는 도면이다. 도 3에서, 상기 동작 모드 신호 생성부(300A)는 모드 제어신호 생성부(310) 및 모드 디코딩부(320)를 포함한다. 상기 모드 제어신호 생성부(310)는 상기 본딩 신호(PADX16)에 응답하여 상기 어드레스 신호(ADD<14>)로부터 모드 제어신호(mode_ctrl)를 생성한다. 예를 들어, 상기 본딩 신호(PADX16)가 제 1 레벨의 신호일 때 상기 모드 제어신호 생성부(310)는 상기 모드 제어신호(mode_ctrl)를 생성하지 않고, 상기 본딩 신호(PAFX16)가 제 2 레벨의 신호일 때 상기 모드 제어신호 생성부(310)는 상기 어드레스 신호(ADD<14>)의 레벨에 따라서 상기 모드 제어신호(mode_ctrl)를 생성한다.
상기 모드 디코딩부(320)는 상기 본딩 신호(PADX16) 및 상기 모드 제어신호(mode_ctrl)를 수신한다. 상기 모드 디코딩부(320)는 상기 본딩 신호(PADX16) 및 상기 모드 제어신호(mode_ctrl)를 디코딩하여 상기 제 1 내지 제 3 동작 모드 신호(X8, X16, WBI)를 생성한다. 상기 모드 디코딩부(320)는 상기 본딩 신호(PADX16) 및 상기 모드 제어신호(mode_ctrl)의 레벨에 따라 상기 제 1 내지 제 3 동작 모드 신호(X8, X16, WBI) 중 하나를 인에이블 시킬 수 있도록 구성된다.
도 3에서, 상기 모드 제어신호 생성부(310)는 제 1 인버터(IV1), 패스 게이트(PG) 및 래치부(LAT)를 포함한다. 상기 제 1 인버터(IV1)는 상기 본딩 신호(PADX16)를 반전시킨다. 상기 패스 게이트(PG)는 상기 본딩 신호(PADX16) 및 상기 제 1 인버터(IV1)의 출력을 수신하여 상기 어드레스 신호(ADD<14>)의 통과 여부를 결정한다. 상기 패스 게이트(PG)는 상기 본딩 신호(PADX16) 및 상기 제 1 인버터(IV1)의 출력에 응답하여 상기 어드레스 신호(ADD<14>)의 전송을 차단하거나 상기 어드레스 신호(ADD<14>)를 전송한다. 상기 래치부(LAT)는 상기 패스 게이트(PG)의 출력을 래치하여 상기 모드 제어신호(mode_ctrl)를 생성한다. 따라서, 상기 모드 제어신호 생성부(310)는 상기 본딩 신호(PADX16)가 하이 레벨의 신호일 때 상기 어드레스 신호(ADD<14>)의 레벨에 따라서 상기 모드 제어신호(mode_ctrl)를 생성한다.
도 3에서, 상기 모드 디코딩부(320)는 제 1 및 제 2 낸드 게이트(ND1, ND2), 제 2 내지 제 4 인버터(IV2~IV4)를 포함한다. 상기 제 1 낸드 게이트(ND1)는 상기 본딩 신호(PADX16) 및 상기 모드 제어신호(mode_ctrl)를 수신한다. 상기 제 2 낸드 게이트(ND2)는 상기 본딩 신호(PADX16) 및 상기 패스 게이트(PG)를 통과한 상기 어드레스 신호(ADD<14>)를 수신한다. 상기 제 2 인버터(IV2)는 상기 본딩 신호(PADX16)를 반전하여 상기 제 1 동작 모드 신호(X8)를 생성한다. 상기 제 3 인버터(IV3)는 상기 제 1 낸드 게이트(ND1)의 출력을 반전하여 상기 제 2 동작 모드 신호(X16)를 생성한다. 상기 제 4 인버터(IV4)는 상기 제 2 낸드 게이트(ND2)의 출력을 반전하여 상기 제 3 동작 모드 신호(WBI)를 생성한다.
아래의 테이블을 참조하여 본 발명의 실시예에 따른 반도체 메모리 장치(1)의 동작을 설명하면 다음과 같다.
Figure 112010084590382-pat00001
상기 반도체 메모리 장치(1)는 상기 본딩 패드(100A)를 통해 상기 본딩 신호(PADX16)를 수신하고, 상기 어드레스 패드(200A)를 통해 상기 어드레스 신호(Add<14>)를 수신한다. 상기 동작 모드 신호 생성부(300A)는 상기 본딩 신호(PADX16)가 로우 레벨일 때, 상기 어드레스 신호(ADD<14>)와 무관하게 상기 제 1 동작 모드 신호(X8)를 인에이블 시킨다. 이 때, 상기 어드레스 신호(ADD<14>)는 상기 버퍼부(400A)에 의해 버퍼링 되어 상기 내부 어드레스 신호(AI<14>)로 제공되므로, 상기 반도체 메모리 장치(1)의 제 1 동작 모드 동작 중에 사용될 수 있다.
상기 본딩 신호(PADX16)가 하이 레벨일 때, 상기 동작 모드 신호 생성부(300A)는 상기 어드레스 신호(ADD<14>)의 레벨에 따라 상기 제 2 및 제 3 동작 모드 신호(X16, WBI) 중 하나를 인에이블 시킨다. 즉, 상기 어드레스 신호(ADD<14>)가 로우 레벨이면 상기 모드 제어신호(mode_ctrl)는 하이 레벨이므로, 상기 제 2 동작 모드 신호(X16)가 인에이블되고, 상기 어드레스 신호(ADD<14>)가 하이 레벨이면 상기 제 3 동작 모드 신호(WBI)가 인에이블된다.
상기 본딩 신호(PADX16)가 로우 레벨이면 상기 반도체 메모리 장치(1)는 상기 제 1 동작 모드로 동작하도록 지정된다. 상기 본딩 신호(PADX16)가 하이 레벨이면 상기 반도체 메모리 장치(1)는 상기 어드레스 신호(ADD<14>)를 이용하지 않으므로, 상기 어드레스 신호(ADD<14>)를 수신하는 상기 어드레스 패드(200A)를 본딩하여 상기 어드레스 신호(ADD<14>) 대신 본딩 신호를 수신하게 함으로써 상기 제 2 및 제 3 동작 모드 중 하나로 동작하도록 지정될 수 있다. 또는, 상기 어드레스 패드(200A)를 통해 입력되는 상기 어드레스 신호(ADD<14>)를 상기 동작 모드 지정에 사용할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성을 개략적으로 보여준다. 도 4에서, 상기 반도체 메모리 장치(2)는 하나의 본딩 패드(100A), 하나의 스트로브 패드(200B) 및 동작 모드 신호 생성부(300B)를 포함한다. 상기 반도체 메모리 장치(2)는 상기 하나의 본딩 패드(100A)를 통해 본딩 신호(PADX16)를 수신하고, 상기 스트로브 패드(200B)를 통해 스트로브 신호(TDQSB)를 수신한다. 상기 동작 모드 신호 생성부(300B)는 상기 본딩 신호(PADX16) 및 상기 스트로브 신호(TDQSB)에 응답하여 제 1 내지 제 3 동작 모드를 결정하는 제 1 내지 제 3 동작 모드 신호(X8, X16, WBI)를 생성한다.
본 발명의 일 실시예에 따른 반도체 메모리 장치(1)와 마찬가지로, 상기 제 1 내지 제 3 동작 모드는 각각 X8 입출력 모드, X16 입출력 모드 및 웨이퍼 번인 테스트 모드를 의미한다. 상기 스트로브 신호(TDQSB)는 상기 어드레스 신호(ADD<14>)와 마찬가지로 상기 제 1 동작 모드, 즉, X8 입출력 모드에서 사용되고, 상기 제 2 및 제 3 동작 모드, 즉, X16 입출력 모드 및 웨이퍼 번인 테스트 모드에서 사용되지 않는 신호인 것이 바람직하다. 상기 스트로브 신호(TDQSB)는 상기 제 2 동작 모드에서 데이터의 입출력 동작에서 사용될 수 있는 신호이다. 상기 스트로브 신호(TDQSB)는 상기 어드레스 신호(ADD<14>)와 마찬가지로 상기 제 1 내지 제 3 동작 모드를 지정하기 위해 사용된다.
상기 동작 모드 신호 생성부(300B)는 상기 어드레스 신호(ADD<14>) 대신에 상기 스트로브 신호(TDQSB)를 수신하는 것을 제외하고는 도 3의 상기 동작 모드 생성부(300A)와 동일한 구성을 갖는다.
또한, 도 4에서, 본 발명의 다른 실시예에 따른 반도체 메모리 장치(2)는 버퍼부(400B)를 더 포함한다. 상기 버퍼부(400B)는 도 2의 버퍼부(400A)와 마찬가지로 제 1 동작 모드에서 상기 스트로브 신호(TDQSB)를 버퍼링하여 내부 스트로브 신호(TDQSBI)로 제공하고, 제 2 및 제 3 동작 모드에서 상기 제 2 및 제 3 동작 모드 신호(X16, WBI)에 응답하여 상기 스트로브 신호(TDQSB)를 상기 내부 스트로브 신호(TDQSBI)로 제공하지 않도록 구성된다.
따라서, 본 발명의 다른 실시예에 따른 반도체 메모리 장치(2)는 도 2의 반도체 메모리 장치(1)와 유사하게 하나의 본딩 패드(100A)를 통해 입력되는 본딩 신호(PADX16)와 하나의 스트로브 패드(200B)를 통해 입력되는 스트로브 신호(TDQSB)를 통해 복수개의 동작 모드를 지정하는 동작 모드 신호(X8, X16, WBI)를 생성할 수 있고, 이에 따라 복수개의 동작 모드를 설정하기 위해 필요한 본딩 패드의 수가 감소된다.
본 발명의 실시예에서, 상기 어드레스 신호(ADD<14>) 및 스트로브 신호(TDQSB)는 각각 상기 어드레스 패드(200A) 및 상기 스트로브 패드(200B)를 통해 입력되는 신호를 의미한다. 즉, 본 명세서에서, 상기 어드레스 패드(200A)를 통해 수신되는 신호는 전부 어드레스 신호(ADD<14>)로 명명하였고, 상기 스트로브 패드(200B)를 통해 수신되는 신호는 전부 스트로브 신호(TDQSB)로 명명하였다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치(3)의 구성을 개략적으로 보여주는 도면이다. 도 4에서, 상기 반도체 메모리 장치(3)는 하나의 본딩 패드(100B), 하나의 어드레스 패드(200A), 하나의 스트로브 패드(200B) 및 동작 모드 신호 생성부(300C)를 포함한다. 상기 반도체 메모리 장치(3)는 상기 본딩 패드(100B)를 통해 본딩 신호(PADX8)를 수신하고, 상기 어드레스 패드(200A)를 통해 어드레스 신호(ADD<14>)를 수신하며, 상기 스트로브 패드(200B)를 통해 스트로브 신호(TDQSB)를 수신한다. 상기 동작 모드 신호 생성부(300C)는 상기 본딩 신호(PADX8), 상기 어드레스 신호(ADD<14>) 및 상기 스트로브 신호(TDQSB)에 응답하여 제 1 내지 제 4 동작 모드를 결정하는 제 1 내지 제 4 동작 모드 신호(X8, X4, X16, WBI)를 생성한다.
본 실시예에서, 상기 제 1 내지 제 4 동작 모드 신호(X8, X4, X16, WBI)는 각각 X8 입출력 모드, X4 입출력 모드, X16 입출력 모드 및 웨이퍼 번인 테스트 모드를 말한다. 본 실시예에서, 상기 어드레스 신호(ADD<14>)는 상기 제 1 및 제 2 동작 모드에서 상기 반도체 메모리 장치(1)의 노멀 동작을 위해 사용되고 상기 제 3 및 제 4 동작 모드에서 상기 노멀 동작을 위해 사용되지 않는 신호인 것이 바람직하다. 또한, 상기 스트로브 신호(TDQSB)는 상기 제 1 동작 모드에서 상기 반도체 메모리 장치(1)의 노멀 동작으로 위해 사용되고, 상기 제 2 내지 제 4 동작 모드에서 노멀 동작을 위해 사용되지 않는 신호인 것이 바람직하다. 본 발명의 실시예에 따른 반도체 메모리 장치(3)는 각각의 동작 모드 별로 사용되는 신호, 예를 들어 상기 어드레스 신호 및 상기 스트로브 신호(ADD<14>, TDQSB)와 하나의 본딩 패드를 통해 수신되는 본딩 신호, 예를 들어 상기 본딩 신호(PADX8, PADX16) 중 하나를 이용하여 상기 복수개의 동작 모드 신호(X4, X8, X16, WBI)를 생성하므로, 종래기술에 비해 본딩 패드의 수를 감소시켜 상기 복수개의 동작 모드를 결정할 수 있다.
아래의 테이블을 참조하여 도 5의 반도체 메모리 장치(3)의 동작을 설명하면 다음과 같다.
Figure 112010084590382-pat00002
상기 본딩 패드(100B)를 통해 입력되는 상기 본딩 신호(PADX8)가 로우 레벨이면 상기 동작 모드 신호 생성부(300C)는 상기 스트로브 신호(TDQSB) 및 어드레스 신호(ADD<14>)의 레벨에 무관하게 상기 제 1 동작 모드 신호(X8)를 인에이블시켜 X8 입출력 모드를 설정할 수 있다. 상기 스트로브 신호(TDQSB) 및 상기 어드레스 신호(ADD<14>)는 상기 반도체 메모리 장치(3)의 상기 X8 입출력 모드에서 사용될 수 있다.
상기 동작 모드 신호 생성부(300C)는 상기 본딩 신호(PADX8)가 하이 레벨이고, 상기 스트로브 신호(TDQSB)가 로우 레벨이면 상기 어드레스 신호(ADD<14>)의 레벨에 무관하게 상기 제 2 동작 모드 신호(X4)를 인에이블 시켜 X4 입출력 모드를 지정할 수 있다. 상기 반도체 메모리 장치(3)는 상기 X4 입출력 모드에서 상기 스트로브 신호(TDQSB)를 사용하지 않으므로, 상기 스트로브 패드(200B)를 본딩하여 상기 X4 입출력 모드로 동작하도록 설정될 수 있다. 상기 어드레스 신호(ADD<14>)는 상기 반도체 메모리 장치(3)의 X4 입출력 모드에서 사용될 수 있다.
상기 동작 모드 신호 신호 생성부(300C)는 상기 본딩 신호(PADX8)가 하이 레벨이고 상기 스트로브 신호(TDQSB)가 하이 레벨이며 상기 어드레스 신호(ADD<14>)가 로우 레벨이면 상기 제 3 동작 모드 신호(X16)를 인에이블시켜 상기 X16 입출력 모드를 지정할 수 있다. 상기 반도체 메모리 장치(3)는 X16 입출력 모드에서 상기 스트로브 신호(TDQSB) 및 상기 어드레스 신호(ADD<14>)를 사용하지 않으므로, 상기 스트로브 패드(200B) 및 상기 어드레스 패드(200A)를 본딩하여 상기 X16 입출력 모드로 동작하도록 설정될 수 있다.
상기 동작 모드 신호 생성부(300C)는 상기 본딩 신호(PADX8), 상기 스트로브 신호(TDQSB) 및 상기 어드레스 신호(ADD<14>)가 모두 하이 레벨일 때 상기 제 4 동작 모드 신호(WBI)를 인에이블 시켜 웨이퍼 번인 테스트 모드를 설정할 수 있다. 상기 반도체 메모리 장치(3)는 상기 웨이퍼 번인 테스트 모드에서 상기 스트로브 신호(TDQSB) 및 상기 어드레스 신호(ADD<14>)를 사용하지 않으므로, 상기 스트로브 패드(200B) 및 상기 어드레스 패드(200A)를 본딩하여 상기 반도체 메모리 장치(3)가 상기 웨이퍼 번인 테스트 모드로 동작하도록 설정될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명의 실시예에 많은 수정 및 변경 또는 대체가 가능함을 알 수 있을 것이다. 즉, 상기 동작 모드 신호 생성부의 논리 조합은 다양한 형태로 변경 및 수정될 수 있으며, 상기 스트로브 신호 및 상기 어드레스 신호는 필요에 따라 다양한 신호로 대체될 수 있다. 또한, 상기 신호들을 논리 조합하는 로직 회로도 다양한 형태로 구현될 수 있을 것이다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 제 1 본딩 패드 20: 제 2 본딩 패드
30: 디코딩부 100A/100B: 본딩 패드
200A: 어드레스 패드 200B: 스트로브 패드
300A/300B/300C: 동작 모드 신호 생성부
400A/400B: 버퍼부

Claims (20)

  1. 본딩 패드;
    제어신호 패드; 및
    상기 본딩 패드를 통해 입력되는 본딩 신호 및 상기 제어신호 패드를 통해 입력되는 제어신호에 응답하여 복수개의 동작 모드를 지정하는 복수개의 동작 모드 신호를 생성하는 동작 모드 신호 생성부를 포함하고,
    상기 제어신호는 상기 복수개의 동작 모드 중 일부 동작 모드에서 사용되지만 나머지 동작 모드에서 사용되지 않는 신호인 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 복수개의 동작 모드 신호는 제 1 입출력 모드를 지정하는 제 1 동작 모드 신호, 제 2 입출력 모드를 지정하는 제 2 동작 모드 신호 및 웨이퍼 번인 테스트 모드를 지정하는 제 3 동작 모드 신호를 포함하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제어신호는 상기 제 1 입출력 모드에서는 상기 반도체 메모리 장치의 노멀 동작에 사용되는 신호이고, 상기 제 2 입출력 모드 또는 상기 웨이퍼 번인 테스트 모드에서는 상기 노멀 동작에 사용되지 않는 신호인 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제어신호는, 어드레스 신호 및 스트로브 신호 중 어느 하나인 반도체 메모리 장치.
  5. 제 2 항에 있어서,
    상기 제 2 동작 모드 신호 또는 상기 제 3 동작 모드 신호에 응답하여 상기 제어신호의 입력을 차단하는 버퍼부를 더 포함하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 동작 모드 신호 생성부는, 상기 본딩 신호에 응답하여 상기 제어신호로부터 모드 제어신호를 생성하는 모드 제어신호 생성부; 및
    상기 본딩 신호 및 상기 모드 제어신호에 응답하여 상기 복수개의 동작 모드 신호를 생성하는 모드 디코딩부를 포함하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 모드 제어신호 생성부는, 상기 본딩 신호가 소정 레벨일 때만 상기 제어신호의 레벨에 따라 상기 모드 제어신호를 생성하는 반도체 메모리 장치.
  8. 본딩 패드;
    어드레스 패드;
    스트로브 패드; 및
    상기 본딩 패드를 통해 입력되는 본딩 신호, 상기 어드레스 패드를 통해 입력되는 어드레스 신호 및 상기 스트로브 패드를 통해 입력되는 스트로브 신호에 응답하여 제 1 내지 제 4 동작 모드를 결정하는 동작 모드 신호 생성부를 포함하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 동작 모드 신호 생성부는, 상기 본딩 신호가 제 1 레벨이면 상기 어드레스 신호 및 상기 스트로브 신호에 무관하게 상기 제 1 동작 모드를 지정하는 제 1 동작 모드 신호를 생성하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 동작 모드 신호 생성부는, 상기 본딩 신호가 제 2 레벨이면 상기 어드레스 신호 및 상기 스트로브 신호에 응답하여 상기 제 2 내지 제 4 동작 모드 중 하나를 결정하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 동작 모드 신호 생성부는, 상기 본딩 신호가 상기 제 2 레벨이고 상기 스트로브 신호가 상기 제 2 레벨이면, 상기 어드레스 신호에 무관하게 상기 제 2 동작 모드를 지정하는 제 2 동작 모드 신호를 생성하는 반도체 메모리 장치.
  12. 제 10 항에 있어서,
    상기 동작 모드 신호 생성부는, 상기 본딩 신호가 상기 제 2 레벨이고, 상기 스트로브 신호가 상기 제 2 레벨이며, 상기 어드레스 신호가 상기 제 1 레벨일 때 상기 제 3 동작 모드를 지정하는 제 3 동작 모드 신호를 생성하는 반도체 메모리 장치.
  13. 제 10 항에 있어서,
    상기 동작 모드 신호 생성부는, 상기 본딩 신호가 상기 제 2 레벨이고, 상기 스트로브 신호가 상기 제 2 레벨이며, 상기 어드레스 신호가 상기 제 2 레벨일 때 상기 제 4 동작 모드를 지정하는 제 4 동작 모드 신호를 생성하는 반도체 메모리 장치.
  14. 제 8 항에 있어서,
    상기 스트로브 신호는, 상기 제 1 동작 모드에서 사용되고, 상기 제 2 내지 제 4 동작 모드에서 사용되지 않는 신호인 반도체 메모리 장치.
  15. 제 8 항에 있어서,
    상기 어드레스 신호는, 상기 제 1 및 제 2 동작 모드에서 사용되고, 상기 제 3 및 제 4 동작 모드에서 사용되지 않는 신호인 반도체 메모리 장치.
  16. 제 8 항에 있어서,
    상기 제 1 내지 제 4 동작 모드는 각각 X4 입출력 모드, X8 입출력 모드, X16 입출력 모드 및 웨이퍼 번인 테스트 모드 중 하나인 반도체 메모리 장치.
  17. 본딩 패드; 및
    제어신호 패드를 포함하고,
    제 1 동작 모드에서 상기 제어신호 패드를 통해 제어신호를 수신하고, 제 2 및 제 3 동작 모드에서 상기 제어신호 패드를 통해 상기 제어신호 대신 본딩 신호를 수신하는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 본딩 패드 및 상기 제어신호 패드를 통해 입력되는 신호를 수신하여 상기 제 1 내지 제 3 동작 모드 신호를 생성하는 동작 모드 신호 생성부를 더 포함하는 반도체 메모리 장치.
  19. 제 18 항에 있어서,
    상기 동작 모드 신호 생성부는, 상기 본딩 패드를 통해 입력되는 신호에 응답하여 상기 제어신호 패드를 통해 입력되는 신호로부터 모드 제어신호를 생성하는 모드 제어신호 생성부; 및
    상기 본딩 패드 및 상기 제어신호 패드를 통해 입력되는 신호 및 상기 모드 제어신호를 디코딩 하여 상기 제 1 내지 제 3 동작 모드 신호를 생성하는 모드 디코딩부를 포함하는 반도체 메모리 장치.
  20. 제 17 항에 있어서,
    상기 제 1 동작 모드는 제 1 입출력 모드, 상기 제 2 동작 모드는 제 2 입출력 모드, 상기 제 3 동작 모드는 웨이퍼 번인 테스트 모드인 반도체 메모리 장치.
KR1020100131995A 2010-12-21 2010-12-21 반도체 메모리 장치 KR101198141B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100131995A KR101198141B1 (ko) 2010-12-21 2010-12-21 반도체 메모리 장치
US13/162,745 US8526248B2 (en) 2010-12-21 2011-06-17 Semiconductor memory apparatus
TW100128404A TWI507701B (zh) 2010-12-21 2011-08-09 半導體記憶體裝置
CN201110289509.9A CN102543160B (zh) 2010-12-21 2011-09-27 半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131995A KR101198141B1 (ko) 2010-12-21 2010-12-21 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20120070437A KR20120070437A (ko) 2012-06-29
KR101198141B1 true KR101198141B1 (ko) 2012-11-12

Family

ID=46234232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131995A KR101198141B1 (ko) 2010-12-21 2010-12-21 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US8526248B2 (ko)
KR (1) KR101198141B1 (ko)
CN (1) CN102543160B (ko)
TW (1) TWI507701B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605637B1 (ko) * 2018-07-27 2023-11-24 에스케이하이닉스 주식회사 반도체 장치 및 데이터 처리 시스템
CN109887531B (zh) * 2018-12-25 2021-04-16 北京兆易创新科技股份有限公司 一种非易失存储器模式转换方法以及装置
KR102199701B1 (ko) 2020-04-02 2021-01-07 박재호 조립식파티션

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039922A (ko) 1996-11-28 1998-08-17 김광호 반도체 메모리 장치의 테스트 모드 선택회로
JP3996267B2 (ja) * 1998-05-12 2007-10-24 エルピーダメモリ株式会社 半導体記憶装置
JP4034923B2 (ja) * 1999-05-07 2008-01-16 富士通株式会社 半導体記憶装置の動作制御方法および半導体記憶装置
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
KR100825001B1 (ko) 2002-03-14 2008-04-24 주식회사 하이닉스반도체 데이터 출력 버퍼
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
JP2004071838A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置
US6937047B2 (en) * 2003-08-05 2005-08-30 Freescale Semiconductor, Inc. Integrated circuit with test pad structure and method of testing
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US20090091963A1 (en) * 2007-10-04 2009-04-09 Advanced Micro Devices, Inc. Memory device
JP5325650B2 (ja) * 2009-05-11 2013-10-23 ルネサスエレクトロニクス株式会社 半導体チップ

Also Published As

Publication number Publication date
US20120155199A1 (en) 2012-06-21
TWI507701B (zh) 2015-11-11
US8526248B2 (en) 2013-09-03
CN102543160B (zh) 2016-06-29
KR20120070437A (ko) 2012-06-29
CN102543160A (zh) 2012-07-04
TW201226942A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP4807959B2 (ja) バンク選択が可能な並列テスト回路及び該並列テスト方法
KR20130046767A (ko) 테스트회로를 포함하는 반도체장치 및 번인테스트 방법
US9244873B2 (en) Semiconductor device and method of operating the same
GB2373906A (en) High speed wafer level test of a semiconductor memory device
JP2008059711A (ja) 半導体記憶装置
KR101198141B1 (ko) 반도체 메모리 장치
KR101889509B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
JP2009267355A (ja) オンダイターミネーション抵抗値テスト装置および方法、ならびに前記装置を有する半導体装置
KR20130131992A (ko) 반도체 메모리 장치의 테스트 회로 및 테스트 방법
KR20080052047A (ko) 반도체 메모리 장치의 리드/라이트 동작 제어회로 및 방법
JP5760226B2 (ja) モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法
US20140133247A1 (en) Semiconductor memory device and method for testing the same
US9082513B2 (en) Semiconductor devices and semiconductor systems including the same
KR102298923B1 (ko) 반도체 장치, 테스트 방법 및 이를 포함하는 시스템
KR100884343B1 (ko) 쓰기 구동 회로
KR101096273B1 (ko) 데이터스트로브신호 생성회로
KR100719169B1 (ko) 테스트 모드 제어 장치
US7940585B2 (en) Multi-column decoder stress test circuit
KR100821583B1 (ko) 반도체 메모리 장치의 리던던시 제어 회로 및 방법
KR20090047993A (ko) 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로
KR20070031049A (ko) 테스트 모드 제어 장치
KR100930412B1 (ko) 반도체 메모리 장치
KR101048891B1 (ko) 테스트인에이블신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR20180047795A (ko) 웨이퍼 번인 테스트 회로 및 이를 포함하는 반도체 장치
KR100507870B1 (ko) 패키지 레벨에서 내부전압 측정이 가능한 반도체 메모리소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 7