CN102543160B - 半导体存储装置 - Google Patents

Abstract

本发明提供一种半导体存储装置，半导体存储装置可以包括：键合焊盘；控制信号焊盘；以及操作模式信号发生单元，所述操作模式信号发生单元被配置为响应于经由键合焊盘输入的键合信号和经由控制信号焊盘输入的控制信号来产生多个操作模式信号。

Description

半导体存储装置

相关申请的交叉引用

本申请要求2010年12月21日向韩国知识产权局提交的韩国专利申请No.10-2010-0131995的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各个实施例涉及一种半导体存储装置。更具体而言，某些实施例涉及一种能够以减少的数量的键合焊盘来设置其操作模式的半导体存储装置。

背景技术

随着半导体存储装置的操作速度和处理容量增加，半导体存储装置开始装设多个焊盘和多个数据输入/输出线，以一次输入和输出多个数据。根据半导体存储装置在每次读取或写入操作中能够同时处理多少数据比特，来使用X4、X8和X16输入/输出模式。X4输入/输出模式可以是指在每一次读取或写入操作中同时输入或输出四个数据比特的模式，而X8和X16输入/输出模式可以是指在每一次读取或写入操作中同时输入或输出八个和十六个数据比特的模式。

为了提高完整产品的产量，通常在半导体存储装置的制造过程期间执行晶片老化(waferburn-in)测试。晶片老化测试可以是指当半导体存储装置在被封装之前处于晶片上时持续施加应力的测试，由此检查半导体存储装置是正常还是异常。独立于半导体存储装置的常规操作来执行晶片老化测试。因此，半导体存储装置包括能够指定输入/输出模式和晶片老化测试模式的配置。

图1是示意性地说明现有技术的半导体存储装置的配置的图。如图1所示，半导体存储装置可以包括第一键合焊盘10、第二键合焊盘20和译码单元30。第一键合焊盘10接收第一键合信号PADX4，第二键合焊盘20接收第二键合信号PADX8。译码单元30被配置为从第一键合焊盘10和第二键合焊盘20接收第一键合信号PADX4和第二键合信号PADX8，并将第一键合信号PADX4和第二键合信号PADX8译码。可以基于第一键合信号PADX4和第二键合信号PADX8的逻辑电平的各种组合来产生四个译码信号。所述四个译码信号可以被用作分别指定X4输入/输出模式、X8输入/输出模式、X16输入/输出模式和晶片老化测试模式的信号X4、X8、X16和WBI。

因此，为了在现有的半导体存储装置中指定X4、X8和X16输入/输出模式和晶片老化测试模式，需要从至少两个键合焊盘接收信号。而且，即使在未使用X4输入/输出模式的半导体存储装置中，也必须从至少两个键合焊盘接收两个信号以指定三种不同的操作模式。

发明内容

因此，需要一种能够利用减少的数量的键合焊盘来指定其操作模式的改进的半导体存储装置。

为了实现本发明的优点并根据本发明的目的，如本发明所实施且在此概括性描述的，本发明的一个示例性方面可以提供一种半导体存储装置，包括：键合焊盘；控制信号焊盘；以及操作模式信号发生单元，所述操作模式信号发生单元被配置为响应于经由键合焊盘输入的键合信号和经由控制信号焊盘输入的控制信号来产生多个操作模式信号。

在本发明的另一个示例性方面中，一种半导体存储装置可以包括：键合焊盘；地址焊盘；选通焊盘；以及操作模式信号发生单元，所述操作模式信号发生单元被配置为响应于经由键合焊盘输入的键合信号、经由地址焊盘输入的地址信号、以及经由选通焊盘输入的选通信号来确定第一至第四操作模式。

在本发明的另一个示例性方面中，一种半导体存储装置可以包括：键合焊盘；以及控制信号焊盘，其中，半导体存储装置在第一操作模式下经由控制信号焊盘接收控制信号，在第二操作模式和第三操作模式下经由控制信号焊盘接收键合信号而非控制信号。

本发明的其它的目的和优点的一部分将在以下的描述中阐明，一部分将从描述中显然地得出，或者可以通过实践本发明而习得。借助于所附权利要求中特别指出的要素和组合可以了解并获得本发明的目的和优点。

应当理解的是，前述的概括性的描述和以下的详细描述都仅仅是示例性和说明性，而并非如权利要求那样限制本发明。

附图说明

包含在说明书中并构成说明书的一部分的附图示出符合本发明的各个实施例，并且与说明书一起用于解释本发明的原理。

图1是示意性地说明现有半导体存储装置的配置的图。

图2是示意性地说明根据本发明一个实施例的半导体存储装置的配置的图。

图3是说明图2所示的操作模式信号发生单元的一个示例性实施例的配置的电路图。

图4是示意性地说明根据本发明另一个实施例的半导体存储装置的配置的图。

图5是示意性地说明根据本发明另一个实施例的半导体存储装置的配置的图。

具体实施方式

现在将详细参考符合本发明的示例性实施例和附图中所图示的例子。只要可能，在全部附图中将使用相同的附图标记来表示相同或相似的部分。

图2是示意性地说明根据本发明一个实施例的半导体存储装置的配置的图。在图2中，半导体存储装置1可以包括一个键合焊盘100A、一个地址焊盘200A和操作模式信号发生单元300A。半导体存储装置1被配置为经由键合焊盘100A接收键合信号PADX16，且经由地址焊盘200A接收地址信号ADD<14>。操作模式信号发生单元300A响应于键合信号PADX16和地址信号ADD<14>来产生指定第一至第三操作模式的第一至第三操作模式信号X8、X16和WBI。

基于经由一次读取或写入操作而同时输入或输出的数据比特的数量来确定半导体存储装置1的操作模式。另外，根据是否执行晶片老化测试来确定半导体存储装置1的操作模式。在本发明的此实施例中，第一操作模式可以是指X8输入/输出模式，第二操作模式可以是指X16输入/输出模式，第三操作模式可以是指晶片老化测试模式。

在本发明的所述实施例中，地址信号ADD<14>可以在第一操作模式下用于半导体存储装置1的正常操作、而在第二和第三操作模式下不用于半导体存储装置1的正常操作的信号。在本实施例中，正常操作可以包括除了确定半导体存储装置1的操作模式的操作之外的所有操作。半导体存储装置1通常接收并使用用于输入和输出数据的多个地址信号。根据半导体存储装置1的操作模式，所述地址信号中的一些从不用于半导体存储装置1。因此，如上所述，通过根据操作模式而利用未使用的地址焊盘来产生用于指定多个操作模式的操作模式信号，可以减少用于指定多个操作模式所需的键合焊盘的数量。也就是说，在现有技术中，为了分别指定第一至第三操作模式，必须从两个键合焊盘10和20(参见图1)接收两个键合信号PADX4和PADX8。但是，在根据本发明的本实施例的半导体存储装置1中，响应于经由一个键合焊盘100A所接收的键合信号PADX16和经由地址焊盘200A所输入的地址信号ADD<14>来产生用于指定第一至第三操作模式的第一至第三操作模式信号X8、X16和WBI。要理解，由于对于第一操作模式而言半导体存储装置1中必须存在地址焊盘200A，因此相比于现有技术可以减少一个键合焊盘来设置第二操作模式和第三操作模式。

在图2中，半导体存储装置1还可以包括缓冲器单元400A。缓冲器单元400A被配置为接收第二和第三操作模式信号X16和WBI以及地址信号ADD<14>。缓冲器单元400A被配置为当第二和第三操作模式信号X16和WBI中的一个被使能时阻止地址信号ADD<14>的传输。如果第二和第三操作模式信号X16和WBI均被禁止，则缓冲器单元400A对地址信号ADD<14>进行缓冲，并提供内部地址信号AI<14>。因为地址信号ADD<14>用在第一操作模式即X8输入/输出模式下，而不用在第二和第三操作模式即X16输入/输出模式和晶片老化测试模式下，因此缓冲器单元400A被配置为在第二和第三操作模式下不提供地址信号ADD<14>作为内部地址信号AI<14>，而仅在第一操作模式下提供地址信号ADD<14>作为内部地址信号AI<14>。

图3是说明图2所示的操作模式信号发生单元的一个示例性实施例的配置的电路图。如图3所示，操作模式信号发生单元300A可以包括模式控制信号发生部310和模式译码部320。模式控制信号发生部310响应于键合信号PADX16并基于地址信号ADD<14>来产生模式控制信号mode_ctrl。例如，当键合信号PADX16处于第一电平时，模式控制信号发生部310不产生模式控制信号mode_ctrl，而当键合信号PADX16处于第二电平时，模式控制信号发生部310根据地址信号ADD<14>的电平来产生模式控制信号mode_ctrl。

模式译码部320可以接收键合信号PADX16和模式控制信号mode_ctrl。模式译码部320将键合信号PADX16和模式控制信号mode_ctrl译码，并产生第一至第三操作模式信号X8、X16和WBI。模式译码部320被配置为根据键合信号PADX16和模式控制信号mode_ctrl的电平而将第一至第三操作模式信号X8、X16和WBI中的一个使能。

如图3所示，模式控制信号发生部310可以包括第一反相器IV1、传输门PG和锁存级LAT。第一反相器IV1将键合信号PADX16反相。传输门PG接收键合信号PADX16和第一反相器IV1的输出，并确定是否使地址信号ADD<14>通过。传输门PG响应于键合信号PADX16和第一反相器IV1的输出而不允许或允许地址信号ADD<14>的传输。锁存级LAT锁存传输门PG的输出，并产生模式控制信号mode_ctrl。因此，当键合信号PADX16具有高电平时，模式控制信号发生部310产生依地址信号ADD<14>的电平而定的模式控制信号mode_ctrl。

如图3所示，模式译码部320可以包括第一与非门ND1和第二与非门ND2以及第二至第四反相器IV2到IV4。第一与非门ND1接收键合信号PADX16和模式控制信号mode_ctrl。第二与非门ND2接收键合信号PADX16和已经通过传输门PG的地址信号ADD<14>。第二反相器IV2将键合信号PADX16反相，并产生第一操作模式信号X8。第三反相器IV3将第一与非门ND1的输出反相，并产生第二操作模式信号X16。第四反相器IV4将第二与非门ND2的输出反相，并产生第三操作模式信号WBI。

将结合下表描述根据本发明的本实施例的半导体存储装置1的操作。

如上所述，半导体存储装置1可以经由键合焊盘100A来接收键合信号PADX16，并经由地址焊盘200A来接收地址信号ADD<14>。当键合信号PADX16具有低电平时，不管地址信号ADD<14>如何，操作模式信号发生单元300A都可以将第一操作模式信号X8使能。此时，因为地址信号ADD<14>由缓冲器单元400A缓冲并提供作为内部地址信号AI<14>，因此在第一操作模式下在半导体存储装置1的操作期间可以使用地址信号ADD<14>。

当键合信号PADX16具有高电平时，操作模式信号发生单元300A根据地址信号ADD<14>的电平而将第二和第三操作模式信号X16和WBI中的一个使能。换言之，如果地址信号ADD<14>具有低电平，则模式控制信号mode_ctrl具有高电平且第二操作模式信号X16被使能，而如果地址信号ADD<14>具有高电平，则第三操作模式信号WBI被使能。

如果键合信号PADX16具有低电平，则半导体存储装置1被指定为在第一操作模式下操作。如果键合信号PADX16具有高电平，因为半导体存储装置1不使用地址信号ADD<14>作为地址信号，因此用于接收地址信号ADD<14>的地址焊盘200A被键合以接收键合信号而非地址信号ADD<14>，且半导体存储装置1可被指定为在第二和第三操作模式中的一种模式下操作。或者说，经由地址焊盘200A输入的地址信号ADD<14>可以用于指定操作模式。

图4是示意性地说明根据本发明另一个实施例的半导体存储装置的配置的图。如图4所示，半导体存储装置2可以包括一个键合焊盘100A、一个选通焊盘200B和操作模式信号发生单元300B。半导体存储装置2经由所述一个键合焊盘100A来接收键合信号PADX16，并经由选通焊盘200B来接收选通信号TDQSB。操作模式信号发生单元300B响应于键合信号PADX16和选通信号TDQSB而产生确定它在第一至第三操作模式之中的操作模式的第一至第三操作模式信号X8、X16和WBI。

与根据本发明前述实施例的半导体存储装置1相似的是，第一至第三操作模式可以分别指X8输入/输出模式、X16输入/输出模式和晶片老化测试模式。与地址信号ADD<14>相似的是，选通信号TDQSB可以是用在第一操作模式即X8输入/输出模式下，而不用在第二和第三操作模式即X16输入/输出模式和晶片老化测试模式下的信号。选通信号TDQSB是可以在第二操作模式下用于数据输入/输出操作的信号。与地址信号ADD<14>相似的是，选通信号TDQSB可以用于指定第一至第三操作模式中的一个。

除了操作模式信号发生单元300B接收选通信号TDQSB而非地址信号ADD<14>之外，操作模式信号发生单元300B可以与图3所示的操作模式信号发生单元300A具有相同的配置。

在图4中，根据本发明另一个实施例的半导体存储装置2还可以包括缓冲器单元400B。与图2所示的缓冲器单元400A相似的是，缓冲器单元400B可以被配置为将选通信号TDQSB进行缓冲并在第一操作模式下提供内部选通信号TDQSBI，而在第二和第三操作模式下响应于第二和第三操作模式信号X16和WBI而不提供选通信号TDQSB作为内部选通信号TDQSBI。

因此，与图2所示的半导体存储装置1相似的是，根据本发明另一个实施例的半导体存储装置2可以利用经由一个键合焊盘100A所输入的键合信号PADX16和经由一个选通焊盘200B所输入的选通信号TDQSB来产生用于指定多个操作模式之一的操作模式信号X8、X16和WBI，因此，可以减少用于指定所述多个操作模式所需的键合焊盘的数量。

在本发明的实施例中，地址信号ADD<14>和选通信号TDQSB是指分别经由地址焊盘200A和选通焊盘200B输入的信号。也就是说，在本说明书中，将经由地址焊盘200A接收的信号称为地址信号ADD<14>，而将经由选通焊盘200B接收的信号称为选通信号TDQSB。

图5是示意性地说明根据本发明另一个实施例的半导体存储装置的配置的图。在图5中，半导体存储装置3包括一个键合焊盘100B、一个地址焊盘200A、一个选通焊盘200B和操作模式信号发生单元300C。半导体存储装置3经由键合焊盘100B接收键合信号PADX8，经由地址焊盘200A接收地址信号ADD<14>，并经由选通焊盘200B接收选通信号TDQSB。操作模式信号发生单元300C响应于键合信号PADX8、地址信号ADD<14>和选通信号TDQSB来产生确定第一至第四操作模式的第一至第四操作模式信号X8、X4、X16和WBI。

在本实施例中，第一至第四操作模式信号X8、X4、X16和WBI分别指定X8输入/输出模式、X4输入/输出模式、X16输入/输出模式和晶片老化测试模式。在本实施例中，地址信号ADD<14>可以是在第一和第二操作模式下用于半导体存储装置3的正常操作、而在第三和第四操作模式下不用于半导体存储装置3的正常操作的信号。此外，选通信号TDQSB可以是在第一操作模式下用于半导体存储装置3的正常操作、而在第二至第四操作模式下不用于半导体存储装置3的正常操作的信号。在根据本发明的本实施例的半导体存储装置3中，由于所述多个操作模式信号X8、X4、X16和WBI是由用于各个操作模式的信号——例如地址信号ADD<14>和选通信号TDQSB、以及经由一个键合焊盘所接收的键合信号，如键合信号PADX8和PADX16之一——产生的，因此与现有技术相比，如此指定所述多个操作模式可以减少键合焊盘的数量。

下面将参考下表来描述图5所示的半导体存储装置3的操作。

如果经由键合焊盘100B输入的键合信号PADX8具有低电平，则不管选通信号TDQSB和地址信号ADD<14>的电平如何，操作模式信号发生单元300C都可以通过将第一操作模式信号X8使能来指定X8输入/输出模式。可以在半导体存储装置3的X8输入/输出模式期间使用选通信号TDQSB和地址信号ADD<14>。

如果键合信号PADX8具有高电平且选通信号TDQSB具有低电平，则不管地址信号ADD<14>的电平如何，操作模式信号发生单元300C都可以通过将第二操作模式信号X4使能来指定X4输入/输出模式。由于半导体存储装置3在X4输入/输出模式下不使用选通信号TDQSB作为选通信号，因此可以通过键合选通焊盘200B而将半导体存储装置3设置成在X4输入/输出模式下操作。在半导体存储装置3的X4输入/输出模式下可以将地址信号ADD<14>用作为地址信号。

如果键合信号PADX8、选通信号TDQSB和地址信号ADD<14>分别具有高电平、高电平和低电平，则操作模式信号发生单元300C可以通过将第三操作模式信号X16使能来指定X16输入/输出模式。由于半导体存储装置3在X16输入/输出模式下不使用选通信号TDQSB和地址信号ADD<14>，因此可以通过键合选通焊盘200B和地址焊盘200A来将半导体存储装置3设置成在X16输入/输出模式下操作。

当键合信号PADX8、选通信号TDQSB和地址信号ADD<14>都具有高电平时，操作模式信号发生单元300C可以通过将第四操作模式信号WBI使能来指定晶片老化测试模式。由于半导体存储装置3在晶片老化测试模式下不使用选通信号TDQSB和地址信号ADD<14>，因此可以通过键合选通焊盘200B和地址焊盘200A来将半导体存储装置3设置成在晶片老化测试模式下操作。

本领域技术人员将容易理解到，可以采用各种方式对本发明的实施例进行修改、变化或替代。也就是说，可以将操作模式信号发生单元的逻辑组合改变或修改成各种形式，且可以按照场合的需求由各种信号来代替选通信号和地址信号。此时，可以用多种方式来实施用于将信号进行逻辑组合的逻辑电路。

虽然以上已经描述了某些实施例，但本领域的技术人员会理解这些描述的实施例仅是示例性的。因此，本文所述的半导体存储装置不应当基于所描述的实施例受限制。确切地说，本文所述的半导体存储装置应当仅根据所附权利要求并与以上说明书和附图相配合的来限制。

Claims (17)

1.一种半导体存储装置，包括：

键合焊盘；

控制信号焊盘；以及

操作模式信号发生单元，所述操作模式信号发生单元被配置为响应于经由所述键合焊盘输入的键合信号和经由所述控制信号焊盘输入的控制信号来产生多个操作模式信号，

其中，所述控制信号在第一输入/输出模式下用于所述半导体存储装置的正常操作，而在第二输入/输出模式或晶片老化测试模式下不用于所述半导体存储装置的正常操作，以及所述多个操作模式信号指定所述第一输入/输出模式、所述第二输入/输出模式和所述晶片老化测试模式。

2.如权利要求1所述的半导体存储装置，其中，所述多个操作模式信号包括用于指定所述第一输入/输出模式的第一操作模式信号、用于指定所述第二输入/输出模式的第二操作模式信号、以及用于指定所述晶片老化测试模式的第三操作模式信号。

3.如权利要求1所述的半导体存储装置，其中，所述控制信号是地址信号和选通信号中的任一个。

4.如权利要求2所述的半导体存储装置，还包括：

缓冲器单元，所述缓冲器单元被配置为响应于所述第二操作模式信号或所述第三操作模式信号而阻止所述控制信号的输入。

5.如权利要求1所述的半导体存储装置，其中，所述操作模式信号发生单元包括：

模式控制信号发生部，所述模式控制信号发生部被配置为响应于所述键合信号而从所述控制信号产生模式控制信号；以及

模式译码部，所述模式译码部被配置为响应于所述键合信号和所述模式控制信号来产生所述多个操作模式信号。

6.如权利要求5所述的半导体存储装置，其中，只有当所述键合信号具有预定的电平时，所述模式控制信号发生部才根据所述控制信号的电平来产生所述模式控制信号。

7.一种半导体存储装置，包括：

键合焊盘；

地址焊盘；

选通焊盘；以及

操作模式信号发生单元，所述操作模式信号发生单元被配置为响应于经由所述键合焊盘输入的键合信号、经由所述地址焊盘输入的地址信号、以及经由所述选通焊盘输入的选通信号来确定第一至第四操作模式。

8.如权利要求7所述的半导体存储装置，其中，当所述键合信号具有第一电平时，不管所述地址信号和所述选通信号如何，所述操作模式信号发生单元都产生指定所述第一操作模式的第一操作模式信号。

9.如权利要求8所述的半导体存储装置，其中，当所述键合信号具有第二电平时，所述操作模式信号发生单元响应于所述地址信号和所述选通信号来确定所述第二至第四操作模式中的一个。

10.如权利要求9所述的半导体存储装置，其中，当所述键合信号具有所述第二电平并且所述选通信号具有所述第一电平时，不管所述地址信号如何，所述操作模式信号发生单元都产生指定所述第二操作模式的第二操作模式信号。

11.如权利要求9所述的半导体存储装置，其中，当所述键合信号具有所述第二电平、所述选通信号具有所述第二电平并且所述地址信号具有所述第一电平时，所述操作模式信号发生单元产生指定所述第三操作模式的第三操作模式信号。

12.如权利要求9所述的半导体存储装置，其中，当所述键合信号具有所述第二电平、所述选通信号具有所述第二电平并且所述地址信号具有所述第二电平时，所述操作模式信号发生单元产生指定所述第四操作模式的第四操作模式信号。

13.如权利要求7所述的半导体存储装置，其中，所述选通信号用在所述第一操作模式下，而不用在所述第二至第四操作模式下。

14.如权利要求7所述的半导体存储装置，其中，所述地址信号用在所述第一和第二操作模式下，而不用在所述第三和第四操作模式下。

15.如权利要求7所述的半导体存储装置，其中，所述第一至第四操作模式中的每个是X4输入/输出模式、X8输入/输出模式、X16输入/输出模式和晶片老化测试模式中的一种模式。

16.一种半导体存储装置，包括：

键合焊盘；

控制信号焊盘；

模式控制信号发生部，所述模式控制信号发生部被配置为响应于经由所述键合焊盘输入的信号而从经由所述控制信号焊盘输入的信号产生模式控制信号；以及

模式译码部，所述模式译码部被配置为将经由所述键合焊盘和所述控制信号焊盘输入的信号以及所述模式控制信号译码，并产生第一至第三操作模式信号。

17.如权利要求16所述的半导体存储装置，其中，所述第一操作模式是第一输入/输出模式，所述第二操作模式是第二输入/输出模式，所述第三操作模式是晶片老化测试模式。