CN109887531B - 一种非易失存储器模式转换方法以及装置 - Google Patents

一种非易失存储器模式转换方法以及装置 Download PDF

Info

Publication number
CN109887531B
CN109887531B CN201811594327.0A CN201811594327A CN109887531B CN 109887531 B CN109887531 B CN 109887531B CN 201811594327 A CN201811594327 A CN 201811594327A CN 109887531 B CN109887531 B CN 109887531B
Authority
CN
China
Prior art keywords
mode
nonvolatile memory
module
port
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811594327.0A
Other languages
English (en)
Other versions
CN109887531A (zh
Inventor
刘大平
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geyi Electronic Co ltd
Xi'an Geyi Anchuang Integrated Circuit Co ltd
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Shanghai Geyi Electronic Co ltd
Xi'an Geyi Anchuang Integrated Circuit Co ltd
Beijing Zhaoyi Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Geyi Electronic Co ltd, Xi'an Geyi Anchuang Integrated Circuit Co ltd, Beijing Zhaoyi Innovation Technology Co Ltd filed Critical Shanghai Geyi Electronic Co ltd
Priority to CN201811594327.0A priority Critical patent/CN109887531B/zh
Publication of CN109887531A publication Critical patent/CN109887531A/zh
Priority to US16/713,165 priority patent/US11031057B2/en
Application granted granted Critical
Publication of CN109887531B publication Critical patent/CN109887531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1004—Compatibility, e.g. with legacy hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明一种非易失存储器模式转换方法以及装置，本发明涉及非易失存储器领域，所述方法包括：接收由上位机发送的属于用户模式的第一用户命令，所述第一用户命令包括调用通路关闭指令，根据所述调用通路关闭指令，发出使能信号，根据所述使能信号，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，当所述非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭后，控制所述非易失存储器的数据由低位I/O[7:0]口输出输入，所述X16模式的非易失存储器转换为X8模式的非易失存储器。本发明通过一个预设给用户的指令，简单方便的实现了X16模式的非易失存储器转换为X8模式的非易失存储器，对用户在非易失存储器的使用上提供了丰富的选择。

Description

一种非易失存储器模式转换方法以及装置
技术领域
本发明涉及非易失存储器领域，特别是一种非易失存储器模式转换方法以及装置。
背景技术
非易失存储器的数据是以位的方式保存在存储单元，对于SLC(Single-LevelCell单层单元)来说，一个单元存储一个位，这些单元以8个或者16个为单位组成一个字节列，若干个字节列再组成页，非易失存储器以页为单位进行读写数据，在非易失存储器的用户手册中，规定若以8个单元为单位，非易失存储器对应有8个I/O[7:0]口进行数据传输，数据宽度是8位，则非易失存储器称为x8模式，若以16个单元为单位，非易失存储器对应有16个I/O[15:0]口进行数据传输，数据宽度是16位，则非易失存储器称为x16模式。
现有技术中，在非易失存储器使用时，一个非易失存储器设备是工作在x8模式还是x16模式已经被固定，用户必须根据非易失存储器是处在x8模式还是x16模式来选择相应的固件的模式，因为x16模式的非易失存储器有16个I/O[15:0]口，数据会从I/O[15:0]输入和输出，需对应X16模式的固件中的控制器，对于x8模式的固件中的控制器，则是通过x8模式的非易失存储器I/O[7:0]进行数据的输入和输出，针对内部设计人员或者可进入测试模式的工程人员来说，需要通过x8模式的固件中的控制器对x16模式的非易失存储器进行控制时，可通过进入测试模式对x16模式的非易失存储器进行设置，通过测试指令使X16模式的非易失存储器转换为x8模式的非易失存储器。
但对于普通用户来说，当需要x8模式的固件的控制器配合x16模式的非易失存储器使用时，由于x16模式的非易失存储器中高位I/O[15:8]口没有对应的引脚进行连接，因此x16模式的非易失存储器无法配合X8模式的固件的控制器使用，对于一颗x16模式的非易失存储器，用户没有办法切换到x8模式来工作，这种设计限制了只有x8模式固件的用户，在面对只有x16模式的非易失存储器时无法使用。
发明内容
鉴于上述问题，本发明提供一种非易失存储器模式转换方法以及装置，解决了现有技术中对只有x8模式固件的用户，在面对只有x16模式的非易失存储器时无法使用的问题。
本发明实施例提供了一种非易失存储器模式转换方法，所述非易失存储器为X16模式，所述X16模式的非易失存储器的I/O有16个，标识为I/O[15:0]其中I/O[15:8]为高位I/O口，I/O[7:0]为低位I/O口，其特征在于，所述方法包括：
接收由上位机发送的属于用户模式的第一用户命令；
根据所述第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令；
执行所述关闭命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制所述X16模式的非易失存储器以X8模式工作。
可选的，所述根据所述第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令，执行所述关闭命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制所述X16模式的非易失存储器以X8模式工作，包括：
解析所述第一用户命令，得到地址和调用通路关闭指令的命令；
根据地址，寻找对应于通路关闭指令所存储的地址，调用通路关闭指令，所述通路关闭指令用于发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的使能信号；
通过所述使能信号控制高位I/O[15:8]口的模块通路关闭。
可选的，在所述当所述非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭后，控制所述非易失存储器的数据由低位I/O[7:0]口输出输入，所述X16模式的非易失存储器转换为X8模式的非易失存储器之后，所述方法还包括：
接收由上位机发送的属于用户模式的第二用户命令；
根据所述第二用户命令，确定针对高位I/O[15:8]口的模块通路的打开命令；
执行所述打开命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路打开，以控制所述X16模式的非易失存储器从以X8模式工作还原为以X16模式工作。
可选的，在控制所述X16模式的非易失存储器转换为X8模式工作后，所述方法还包括：
当所述X16模式的非易失存储器失电后，所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路将打开，所述转换为X8模式的X16非易失存储器将重新变为X16模式。
本发明实施例还提供了一种非易失存储器模式转换装置，所述非易失存储器为X16模式，所述X16模式的非易失存储器的I/O有16个，标识为I/O[15:0]其中I/O[15:8]为高位I/O口，I/O[7:0]为低位I/O口，其特征在于，所述装置包括：
第一接收模块、第一确定模块以及第一执行模块；
所述第一接收模块用于接收由上位机发送的属于用户模式的第一用户命令；
所述第一确定模块，用于根据所述第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令；
所述第一执行模块，用于执行所述关闭命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制所述X16模式的非易失存储器以X8模式工作。
可选的，所述第一确定模块还包括：
解析子模块以及寻址调用子模块；
所述解析子模块，用于解析所述第一用户命令，得到地址和调用通路关闭指令的命令；
所述寻址调用子模块，用于根据地址，寻找对应于通路关闭指令所存储的地址，调用通路关闭指令，通过所述使能信号控制高位I/O[15:8]口的模块通路关闭，所述通路关闭指令用于发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的使能信号。
可选的，所述装置还包括：
第二接收模块、第二确定模块以及第二执行模块；
第二接收模块，用于接收由上位机发送的属于用户模式的第二用户命令；
第二确定模块，用于根据所述第二用户命令，确定针对高位I/O[15:8]口的模块通路的打开命令；
第二执行模块，用于执行所述打开命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路打开，以控制所述X16模式的非易失存储器从以X8模式工作还原为以X16模式工作。
与现有技术相比，本发明提供的一种非易失存储器模式转换方法以及装置，通过属于用户模式的第一用户命令，调用通路关闭指令，将X16模式的非易失存储器中用于控制高位I/O[15:8]口的模块通路关闭，使得数据的输入和输出都从低位I/O[7:0]口完成，实现了x8模式固件的用户，可以使用x16模式的非易失存储器。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明一种非易失存储器模式转换方法的流程图；
图2是本发明一种非易失存储器模式转换方法的另一流程图；
图3是本发明一种非易失存储器模式转换方法其中一步的具体流程图；
图4是本发明一种非易失存储器模式转换装置的框图；
图5是本发明一种非易失存储器模式转换装置的具体框图；
图6是本发明一种非易失存储器模式转换装置的另一框图；
图7是本发明一种非易失存储器模式转换装置的具体应用图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。
参照图1，示出了一种非易失存储器模式转换方法的流程图，该非易失存储器为X16模式，X16模式的非易失存储器的所有数据传输都通过非易失存储器的I/O口实现，X16模式的非易失存储器的I/O有16个，标识为I/O[15:0]其中I/O[15:8]为高位I/O口，I/O[7:0]为低位I/O口，对非易失存储器模式转换具体方法可以包括如下步骤：
步骤101：接收由上位机发送的属于用户模式的第一用户命令。
本发明实施例中，对于X16模式的非易失存储器，数据的输入和输出是通过16个I/O[15:0]口实现，但对于单纯的操作命令，例如：读操作命令，编程操作命令等，是通过低位I/O[7:0]完成的，所以当用户使用X8模式的固件连接X16模式的非易失存储器时，可以通过上位机向X16模式的非易失存储器下达操作命令，即用户可以通过上位机向X16模式的非易失存储器发送预设的属于用户模式的第一用户命令，本发明实施例对接收用于转换模式的预设命令的具体方式不做具体限定。
步骤102：根据第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令。
步骤103：执行关闭命令，将X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制X16模式的非易失存储器以X8模式工作。
参照图3，步骤102和步骤103具体还包括如下步骤：
步骤102a：解析第一用户命令，得到地址和调用通路关闭指令的命令。
步骤102b：根据地址，寻找对应于通路关闭指令所存储的地址，调用通路关闭指令，通过使能信号控制高位I/O[15:8]口的模块通路关闭，通路关闭指令用于发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的使能信号。
本发明实施例中，针对内部设计人员或者可进入测试模式的工程人员来说，可通过进入测试模式对x16模式的非易失存储器进行设置，下达通路关闭指令，该指令可以发出控制X16模式的非易失存储器中高位I/O[15:8]口模块通路关闭的使能信号，而预设给用户的第一用户命令中包括调用通路关闭指令的命令、该命令所在的地址，该地址所在的位置存储着通路关闭指令，根据地址寻址到通路关闭指令，即可调用该指令，当通路关闭指令被调用时，就会发出使能信号，该使能信号控制高位I/O[15:8]口的模块通路关闭，则X16模式的非易失存储器的数据由低位I/O[7:0]口输出输入，X8模式的固件就可以实现X16模式的非易失存储器转换为X8模式的非易失存储器来使用。
可选的，参照图2，示出了一种非易失存储器模式转换方法的另一流程图，在X16模式的非易失存储器转换为X8模式的非易失存储器之后，该方法具体还包括如下步骤：
步骤201：接收由上位机发送的属于用户模式的第二用户命令。
步骤202：根据第二用户命令，确定针对高位I/O[15:8]口的模块通路的打开命令。
步骤203：执行打开命令，将X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路打开，以控制X16模式的非易失存储器从以X8模式工作还原为以X16模式工作。
本发明实施例中，当用户下达第二用户命令，该指令可以发出控制X16模式的非易失存储器中高位I/O[15:8]口模块通路开启的使能信号，而此时X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路是关闭的，接收到开启的使能信号，该X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路将重新打开，这时已经转换为X8模式的非易失存储器将重新转换为X16模式的非易失存储器，本发明实施例对X8模式的非易失存储器重新转换为X16模式的非易失存储器的具体方式不做具体限定。
可选的，在X16模式的非易失存储器转换为X8模式的非易失存储器后，当X16模式的非易失存储器失电后，X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路将打开，转换为X8模式的X16非易失存储器将重新变为X16模式。
可选的，在X16模式的非易失存储器工作在X16模式时，当接收由上位机发送的用于转换模式的预设命令时，X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路维持原状打开，非易失存储器依然工作在X16模式。
举例说明1，当用户使用X8模式的固件的控制器连接X16模式的非易失存储器时，用户通过上位机向X16模式的非易失存储器发送预设的第一用户命令，该命令由X16模式的非易失存储器的低位I/O[7:0]口完成输入，该预设命令内包括地址和调用通路关闭指令的命令，解析该预设命令，根据命令中的地址，确定对应于通路关闭指令所存储的地址，之后调用通路关闭指令，该指令用于发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的使能信号，该使能信号发出后，X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，此时非易失存储器的数据由低位I/O[7:0]口输出和输入，高位I/O[15:8]口不再进行任何数据的输出和输入，即X16模式的非易失存储器转换为X8模式的非易失存储器，用户可以使用X8模式的固件的控制器连接X16模式的非易失存储器进行使用。可以理解的是，本发明实施例对X16模式的非易失存储器中高位I/O[15:8]口的模块通路的关闭方式不作限定，一切可以实现对X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的方式皆落入本发明保护范围内。
当转换为X8模式的X16模式的非易失存储器在运行时，X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路已经是关闭的，接收到预设的第二用户命令，该命令可以发出控制X16模式的非易失存储器中高位I/O[15:8]口模块通路开启的使能信号，接收到开启的使能信号，该X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路将重新打开，这时已经转换为X8模式的非易失存储器将重新转换为X16模式的非易失存储器。而当X16模式的非易失存储器由X16模式的固件的控制器连接，工作在X16模式时，接收由上位机发送的用于转换模式的预设命令时，X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路维持原状打开，非易失存储器依然工作在X16模式。另外，在X16模式的非易失存储器转换为X8模式的非易失存储器后，当X16模式的非易失存储器失电后，X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路将重新打开，转换为X8模式的X16非易失存储器将重新变为X16模式。
参照图4，示出了一种非易失存储器模式转换装置的框图，该非易失存储器为X16模式，该X16模式的非易失存储器的所有数据传输都通过非易失存储器的I/O口实现，该X16模式的非易失存储器的I/O有16个，标识为I/O[15:0]其中I/O[15:8]为高位I/O口，I/O[7:0]为低位I/O口，该装置具体可以包括：
第一接收模块300，用于接收由上位机发送的属于用户模式的第一用户命令；
第一确定模块310，用于根据第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令；
第一执行模块320，用于执行关闭命令，将X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制X16模式的非易失存储器以X8模式工作。
可选的，参照图5，在图4的基础上，上述装置还可以包括：
第一确定模块310包括：
解析子模块3101，用于解析第一用户命令，得到地址和调用通路关闭指令的命令；
寻址调用子模块3102，用于根据地址，寻找对应于通路关闭指令所存储的地址，调用通路关闭指令，通过使能信号控制高位I/O[15:8]口的模块通路关闭，通路关闭指令用于完成发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的使能信号。
可选的，参照图6，示出了一种非易失存储器模式转换装置的另一框图，该装置还包括：
第二接收模块400，用于接收由上位机发送的属于用户模式的第二用户命令；
第二确定模块410，用于根据第二用户命令，确定针对高位I/O[15:8]口的模块通路的打开命令；
第二执行模块420，用于执行打开命令，将X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路打开，以控制X16模式的非易失存储器从以X8模式工作还原为以X16模式工作。
举例说明2，参照图7，本发明实施例的一种具体应用，图中X8模式控制器10为用户所拥有的X8模式固件的控制器，X16模式的非易失存储器为用户所需使用的X16模式的非易失存储器，命令寄存器20，用于接收各种命令以及地址，同时存储着预设的指令，低位I/O[7:0]口模块30用于控制I/O[7:0]的开启和关断，高位I/O[15:8]口的模块40用于控制I/O[15:8]的开启和关断，高、低位选择模块50(H_L_SEL)用于选择数据的传输是通过高位还是低位，数据寄存器60，用于非易失存储器的数据的存储，地址控制器70，用于控制数据寄存器60中数据的地址，X16模式的非易失存储器可以根据数据的地址来控制数据从低位I/O[7:0]口和高位I/O[15:8]口同时传输，当X16模式的非易失存储器转换为X8模式的非易失存储器后，地址控制器70，用于根据数据地址，将原低位I/O[7:0]口传输的数据和高位I/O[15:8]口传输的数据进行排序，使得所有数据依次按序进入高、低位选择模块50，当用户使用X8模式控制器10连接X16模式的非易失存储器时，用户通过X8模式控制器10向X16模式的非易失存储器发送预设的第一用户命令，该预设命令输入到命令寄存器20内，该预设命令包括地址和调用通路关闭指令的命令，命令寄存器20解析该预设命令，根据命令中的地址，确定对应于通路关闭指令所存储的地址，之后调用通路关闭指令，该指令用于完成发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块40通路关闭的使能信号X16_EN＝0，高、低位选择模块50以及高位I/O[15:8]口的模块40接收到该信号，高位I/O[15:8]口的模块40将通路关闭，高位I/O[15:8]口不再进行任何数据的传输，此时地址控制器70将原低位I/O[7:0]口传输的数据和高位I/O[15:8]口传输的数据进行排序，使得所有数据依次按序进入高、低位选择模块50，高、低位选择模块50选择将所有数据通过低位I/O[7:0]口模块30控制的低位I/O[7:0]口进行传输，此时X16模式的非易失存储器的数据由低位I/O[7:0]口模块30输出和输入，即X16模式的非易失存储器转换为X8模式的非易失存储器，用户可以使用X8模式控制器10连接X16模式的非易失存储器进行使用。
当命令寄存器20接收到预设的第二用户命令，该命令发出使能信号X16_EN＝1，高、低位选择模块50以及高位I/O[15:8]口的模块40接收到该使能信号后，高位I/O[15:8]口的模块40将通路将重新打开，数据寄存器60的所有数据将通过高位I/O[15:8]口的模块40控制的高位I/O[15:8]口，以及低位I/O[7:0]口模块30控制的低位I/O[7:0]口进行输出和输入，这时已经转换为X8模式的非易失存储器将重新转换为X16模式的非易失存储器。而当X16模式的非易失存储器由X16模式控制器连接，工作在X16模式时，命令寄存器10接收用于转换模式的第一用户命令时，高位I/O[15:8]口的模块40通路将维持原状打开，X16模式的非易失存储器依然工作在X16模式。另外，在X16模式的非易失存储器转换为X8模式的非易失存储器后，当X16模式的非易失存储器失电后，高位I/O[15:8]口的模块40通路将重新打开，转换为X8模式的非易失存储器的将重新变为X16模式的非易失存储器。
通过上述实施例，本发明使得用户使用一个很简单的预设命令，通过上位机发送给非易失存储器，简单方便的实现了X16模式的非易失存储器转换为X8模式的非易失存储器，对用户在非易失存储器的使用上提供了丰富的选择。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种非易失存储器模式转换方法以及装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (5)

1.一种非易失存储器模式转换方法，所述非易失存储器为X16模式，所述X16模式的非易失存储器的I/O有16个，标识为I/O[15:0]其中I/O[15:8]为高位I/O口，I/O[7:0]为低位I/O口，其特征在于，所述方法包括：
接收由上位机发送的属于用户模式的第一用户命令；
根据所述第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令；
执行所述关闭命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制所述X16模式的非易失存储器以X8模式工作；
在所述非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭后，控制所述非易失存储器的数据由低位I/O[7:0]口输出输入，所述X16模式的非易失存储器转换为X8模式的非易失存储器之后，所述方法还包括：
接收由上位机发送的属于用户模式的第二用户命令；
根据所述第二用户命令，确定针对高位I/O[15:8]口的模块通路的打开命令；
执行所述打开命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路打开，以控制所述X16模式的非易失存储器从以X8模式工作还原为以X16模式工作。
2.根据权利要求1所述的方法，其特征在于，所述根据所述第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令，执行所述关闭命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制所述X16模式的非易失存储器以X8模式工作，包括：
解析所述第一用户命令，得到地址和调用通路关闭指令的命令；
根据地址，寻找对应于通路关闭指令所存储的地址，调用通路关闭指令，所述通路关闭指令用于发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的使能信号；
通过所述使能信号控制高位I/O[15:8]口的模块通路关闭。
3.根据权利要求1所述的方法，其特征在于，在控制所述X16模式的非易失存储器转换为X8模式工作后，所述方法还包括：
当所述X16模式的非易失存储器失电后，所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路将打开，所述转换为X8模式的X16非易失存储器将重新变为X16模式。
4.一种非易失存储器模式转换装置，所述非易失存储器为X16模式，所述X16模式的非易失存储器的I/O有16个，标识为I/O[15:0]其中I/O[15:8]为高位I/O口，I/O[7:0]为低位I/O口，其特征在于，所述装置包括：
第一接收模块、第一确定模块以及第一执行模块；
所述第一接收模块，用于接收由上位机发送的属于用户模式的第一用户命令；
所述第一确定模块，用于根据所述第一用户命令，确定针对高位I/O[15:8]口的模块通路的关闭命令；
所述第一执行模块，用于执行所述关闭命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路关闭，以控制所述X16模式的非易失存储器以X8模式工作；
所述装置还包括：
第二接收模块、第二确定模块以及第二执行模块；
第二接收模块，用于接收由上位机发送的属于用户模式的第二用户命令；
第二确定模块，用于根据所述第二用户命令，确定针对高位I/O[15:8]口的模块通路的打开命令；
第二执行模块，用于执行所述打开命令，将所述X16模式的非易失存储器中的用于控制高位I/O[15:8]口的模块通路打开，以控制所述X16模式的非易失存储器从以X8模式工作还原为以X16模式工作。
5.根据权利要求4所述的装置，其特征在于，所述第一确定模块还包括：
解析子模块以及寻址调用子模块；
所述解析子模块，用于解析所述第一用户命令，得到地址和调用通路关闭指令的命令；
所述寻址调用子模块，用于根据地址，寻找对应于通路关闭指令所存储的地址，调用通路关闭指令，通过使能信号控制高位I/O[15:8]口的模块通路关闭，所述通路关闭指令用于发出控制X16模式的非易失存储器中高位I/O[15:8]口的模块通路关闭的使能信号。
CN201811594327.0A 2018-12-25 2018-12-25 一种非易失存储器模式转换方法以及装置 Active CN109887531B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811594327.0A CN109887531B (zh) 2018-12-25 2018-12-25 一种非易失存储器模式转换方法以及装置
US16/713,165 US11031057B2 (en) 2018-12-25 2019-12-13 Mode conversion method and apparatus for a nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811594327.0A CN109887531B (zh) 2018-12-25 2018-12-25 一种非易失存储器模式转换方法以及装置

Publications (2)

Publication Number Publication Date
CN109887531A CN109887531A (zh) 2019-06-14
CN109887531B true CN109887531B (zh) 2021-04-16

Family

ID=66925154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811594327.0A Active CN109887531B (zh) 2018-12-25 2018-12-25 一种非易失存储器模式转换方法以及装置

Country Status (2)

Country Link
US (1) US11031057B2 (zh)
CN (1) CN109887531B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1889031A (zh) * 2005-06-30 2007-01-03 华为技术有限公司 一种支持外部存储器接口模式转换的装置和方法
KR20070049399A (ko) * 2005-11-08 2007-05-11 주식회사 하이닉스반도체 반도체 메모리 장치의 입출력 타이밍 제어회로
CN101315807A (zh) * 2007-05-30 2008-12-03 北京芯技佳易微电子科技有限公司 一种随机存储器实现不同配置的方法
CN102165531A (zh) * 2008-09-30 2011-08-24 英特尔公司 具有可变设备宽度和可缩放预取和页大小的通用存储设备
CN102543160A (zh) * 2010-12-21 2012-07-04 海力士半导体有限公司 半导体存储装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473758A (en) * 1992-08-31 1995-12-05 Microchip Technology Incorporated System having input output pins shifting between programming mode and normal mode to program memory without dedicating input output pins for programming mode
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
KR100466980B1 (ko) * 2002-01-15 2005-01-24 삼성전자주식회사 낸드 플래시 메모리 장치
EP4198751A1 (en) * 2007-04-12 2023-06-21 Rambus Inc. Memory system with point-to point request interconnect
CN104181985A (zh) * 2013-05-27 2014-12-03 鸿富锦精密电子(天津)有限公司 电脑主板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1889031A (zh) * 2005-06-30 2007-01-03 华为技术有限公司 一种支持外部存储器接口模式转换的装置和方法
KR20070049399A (ko) * 2005-11-08 2007-05-11 주식회사 하이닉스반도체 반도체 메모리 장치의 입출력 타이밍 제어회로
CN101315807A (zh) * 2007-05-30 2008-12-03 北京芯技佳易微电子科技有限公司 一种随机存储器实现不同配置的方法
CN102165531A (zh) * 2008-09-30 2011-08-24 英特尔公司 具有可变设备宽度和可缩放预取和页大小的通用存储设备
CN102543160A (zh) * 2010-12-21 2012-07-04 海力士半导体有限公司 半导体存储装置

Also Published As

Publication number Publication date
CN109887531A (zh) 2019-06-14
US11031057B2 (en) 2021-06-08
US20200202913A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US8069328B2 (en) Daisy chain cascade configuration recognition technique
US7555629B2 (en) Memory card providing hardware acceleration for read operations
RU2008148129A (ru) Гибридное запоминающее устройство с единым интерфейсом
CN100524114C (zh) 具有快速输入/输出功能的控制设备及其控制数据的控制方法
TW201603032A (zh) 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法
CN100561421C (zh) 实现数据排序的电路和方法
KR20070118533A (ko) 불휘발성 메모리
CN110431526A (zh) 用于自动化动态字线开始电压的设备与方法
US20090240876A1 (en) Information processing apparatus, information processing method and storage system
JPH03269376A (ja) 半導体装置のテスト装置
CN100485810C (zh) 逻辑与非快闪存储器芯片存取方法及与非快闪存储器芯片
US9502118B2 (en) NAND memory addressing
CN109887531B (zh) 一种非易失存储器模式转换方法以及装置
CN110430431A (zh) 视频解码方法、芯片、装置、计算机设备和存储介质
CN105955919A (zh) 基于FPGA的多MCU读写NANDFlash的实现方法
US8443132B2 (en) Method and apparatus for cascade memory
JP2001512614A (ja) 可変ページサイズを有する再プログラム可能メモリデバイス
CN100523849C (zh) 基于位数可选的EFlash串口测试方法
KR960024927A (ko) 퍼지 논리 규칙을 평가하는 데이타 처리 시스템 및 그 방법
KR20230076504A (ko) 전체 시스템 시뮬레이터 기반의 차세대 메모리와 스토리지의 성능 분석 장치, 방법, 컴퓨터 판독 가능한 기록 매체 및 컴퓨터 프로그램
KR101665667B1 (ko) 낸드 플래시 메모리 제어장치
KR20120005820A (ko) 반도체 장치 및 이의 테스트 방법
CN113553000B (zh) 降低集成电路功耗的方法及其控制电路
CN101425287B (zh) 对显示器功能编程的装置与方法
JP2793447B2 (ja) コントローラのアクセス制御方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Patentee after: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd.

Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Patentee before: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd.

Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd.