CN105955919A - 基于FPGA的多MCU读写NANDFlash的实现方法 - Google Patents

Abstract

本发明提供一种基于FPGA的多MCU读写NANDFlash的实现方法，利用FPGA强大的逻辑运算和方便的时序电路设计能力，巧妙地设计控制开关Act_A、Act_B……Act_N寄存器型变量作为MCU_1、MCU_2……MCU_N选通NANDFlash的开关，Act_A、Act_B……Act_N只有高低电平两种状态，彼此互锁，同一时刻只能有一个控制开关为高电平状态，保证同一时刻只有一个MCU读写NANDFlash；利用FPGA作为中间桥梁，不仅简化了硬件电路结构，降低了成本，也解决了越来越多的电子设备以及工业领域中多MCU访问存储设备冲突的问题；同时FPGA又能方便地进行时序电路的设计，使得多MCU读写NANDFlash的控制程序具有广泛的移植性，大大简化了编程的难度。

Description

基于FPGA的多MCU读写NANDFlash的实现方法

【技术领域】

本发明属于电子设计自动化领域，具体涉及一种基于FPGA的多MCU读写NANDFlash的实现方法。

【背景技术】

如今与人们生活息息相关的电子产品，小到优盘，闪存卡、电脑、以及数码相机、手机等各类随身移动的闪存式数码存储产品，大到固态硬盘等产品最重要的组成部分之一正是NANDFlash闪存芯片。非易失性NANDFlash存储芯片具有存储密度高、功耗低、芯片引脚兼容性好、掉电不丢失数据、短时间内不需要重新刷新数据等特性。随着芯片的集成度越来越高，加之越来越多的电子设备对数据存储提出了更高的要求，NANDFlash在最近几年得到了突飞猛进的发展，容量不断增大，单位容量的成本也大幅下降，生产工艺也在不断进步，NANDFlash的应用领域势必也会越来越多。

多功能的电子设备往往设有多个MCU，使用时会出现多个MCU访问同一NANDFlash的情况，但由于NANDFlash没有单独的地址和数据总线，NANDFlash使用复杂的I/O口来串行地存取数据，8个I/O引脚用来传送控制、地址和数据信息。理论上每个NANDFlash只能连接一个MCU，当需要多个MCU访问NANDFlash时，会出现引脚不足的现象，若每个MCU配置一个NANDFlash，既使得硬件电路图变得复杂，同时也增加了成本。

【发明内容】

为了克服上述现有技术存在的缺陷和不足，本发明提供了一种基于FPGA的多MCU读写NANDFlash的实现方法，采用FPGA作中间桥梁，既解决了多MCU访问同一NANDFlash的问题，方便了数据的存储，同时也简化了系统结构和布局布线，降低了成本。

为达到上述目的，本发明所述的基于FPGA的多MCU读写NANDFlash的实现方法，主要包括以下步骤：

1)硬件设计上采用FPGA作中间桥梁，将多个MCU模块分布于FPGA周围，以总线方式与FPGA进行数据交换；

2)软件上实现多MCU模块读写NANDFlash的控制，在FPGA中首先进行寻址设计，通过MCU模块与FPGA通讯地址总线的高四位地址和地址锁存信号ALE来设计16个片选信号CS[16]，片选信号CS[16]负责选通需要读写的MCU模块；利用MCU模块的低五位地址和地址锁存信号ALE设计32个寻址信号MCUportL[32]，寻址信号MCUportL[32]负责选通每个MCU模块里的读写控制；

3)在FPGA中的NANDFlash读写模块中，设计控制开关Act_A、Act_B……Act_N寄存器型变量作为MCU_1、MCU_2……MCU_N选通NANDFlash的开关，控制开关Act_A、Act_B……Act_N只有高低电平两种状态，彼此互锁，同一时刻只能有一个为高电平状态，保证同一时刻只有一个MCU读写NANDFlash。

进一步，所述步骤2)中在FPGA中利用MCU_n与FPGA通讯的读信号RD与片选信号CS[n]进行或运算构成读选通信号RD_n；利用MCU_n与FPGA通讯的写信号WR与片选信号CS[n]进行或运算构成写选通信号WR_n。

进一步，在MCU_n读写NANDFlash之前，首先检测此时有没有其它MCU模块正在访问NANDFlash，在MCU_n中执行到该检测程序时，相应的FPGA中的读选通信号RD_n和寻址信号MCUportL_n_[i]进行按位与运算触发读控制信号Act_n_RD，如果此时没有其它MCU访问NANDFlash，即其它n-1个控制开关为低电平，表示除Act_n之外其它所有控制开关Act，控制开关Act_n在读控制信号Act_n_RD的上升沿和控制开关为低电平的情况下被置为高电平，当MCU_n读取到控制开关Act_n信号为高电平时才会执行后续读写操作，否则会报错跳出程序；

MCU_n的控制开关Act_n若为高电平，同时会将其它的MCU的控制开关锁为低电平，控制开关Act_n为高电平，FPGA中NANDFlash模块的输入输出信号选通到FPGA中MCU_n模块相对应的信号。

进一步，MCU_n访问完NANDFlash后，MCU_n会向FPGA发送Act_n的清零指令，利用写信号WR_n和寻址信号MCUportL_n_[i]触发FPGA中的清零信号Act_n_Clr，清零信号Act_n_Clr将控制开关Act_n置为低电平，此时MCU_n访问NANDFlash完毕，其它等待的MCU检测到此时的状态便可访问NANDFlas。

4)当出现两个MCU(MCU_i、MCU_j，已设定MCU_i读写优先级高于MCU_j)在同一时刻同时访问NANDFlash时，这两个MCU的读控制开关Act_i_RD、Act_j_RD同时被置为高电平，由于这两个MCU的控制开关Act_i、Act_j初始状态均为低电平，随即这两个控制开关Act_i、Act_j被触发为高电平，由于MCU_i读写优先级高于MCU_j，MCU_i的控制开关Act_i为高电平的同时会将MCU_j的清零信号Act_j_Clr置为高电平，高电平的清零信号Act_j_Clr又会将控制开关Act_j置为低电平，即Act_i为高电平，Act_j为低电平，实现了高优先级的MCU_i优先访问NANDFlash，待MCU_i访问完NANDFlash后MCU_j再访问NANDFlash，保证了同一时刻只有一个MCU读写NANDFlash。当出现两个以上的MCU在同一时刻同时访问NANDFlash时，原理相同。

本发明具有以下有益效果：

本发明所述的基于FPGA的多MCU读写NANDFlash的实现方法实现多MCU读写NANDFlash的过程中，利用FPGA强大的逻辑运算和方便的时序电路设计能力，巧妙地设计控制开关Act_A、Act_B……Act_N寄存器型变量作为MCU_1、MCU_2……MCU_N选通NANDFlash的开关，Act_A、Act_B……Act_N只有高低电平两种状态，彼此互锁，同一时刻只能有一个控制开关为高电平状态，保证同一时刻只有一个MCU读写NANDFlash。

进一步，任意一个MCU读写完NANDFlash后，该MCU都会发送相应的清零指令，将控制开关Act_n置为低电平，保证其它MCU可以顺利读写NANDFlash。

FPGA具有多达上百个的I/O引脚，可以连接大量的外设，同时FPGA又能方便地进行时序电路的设计，利用FPGA作为中间桥梁，不仅简化了硬件电路结构，降低了成本，也解决了越来越多的电子设备以及工业领域中多MCU访问存储设备冲突的问题。同时FPGA又能方便地实现时序电路，使得多MCU读写NANDFlash的控制程序具有广泛的移植性，大大简化了编程的难度。

【附图说明】

图1为本发明的系统结构原理图。

图2为本发明中实施例一的RTL逻辑电路图。

图3为本发明中实施例一的仿真实验结果图。

【具体实施方式】

下面结合附图和实施例对本发明作进一步的详细说明，但不限于这些实施例。

本发明所述的基于FPGA的多MCU读写NANDFlash的实现方法，主要包括以下步骤：

1)硬件设计上采用FPGA作中间桥梁，结合FPGA具有上百个I/O引脚的特点，将多个MCU分布于FPGA周围，以总线方式与FPGA进行数据交换。

2)软件上实现多MCU读写NANDFlash的控制，主要是针对FPGA进行时序电路的设计。利用FPGA自身强大的逻辑关系，在FPGA中编写可调用的模块化单元。由于FPGA中要进行多种功能的控制，不同功能模块要依靠不同的读写地址来实现，因此在FPGA中首先进行寻址设计，通过MCU与FPGA通讯地址总线的高四位地址和地址锁存信号ALE来设计片选信号CS[16](2^4＝16个片选信号)，CS[16]主要负责选通需要读写的MCU模块；利用MCU的低五位地址和地址锁存信号ALE来设计寻址信号MCUportL[32](2^5＝32个寻址信号)，MCUportL[32]主要负责选通每个MCU模块里更详细的读写控制。

3)在FPGA中的NANDFlash读写模块中，巧妙地设计了控制开关Act_A、Act_B……Act_N寄存器型变量作为MCU_1、MCU_2……MCU_N选通NANDFlash的开关，控制开关Act_A、Act_B……Act_N只有高低电平两种状态，彼此互锁，同一时刻只能有一个为高电平状态，保证同一时刻只有一个MCU读写NANDFlash。

为实现上述选通功能，在FPGA中首先利用MCU_n(n＝1、2、3……N)与FPGA通讯的读信号RD与片选信号CS进行或运算构成读选通信号RD_n，由于RD和CS均是低电平有效，采用或运算保证构成的读选通信号RD_n也是低电平有效；利用写信号WR与片选信号CS进行或运算构成写选通信号WR_n，同理WR和CS均是低电平有效，采用或运算保证构成的写选通信号WR_n也是低电平有效。MCU_n读写NANDFlash之前，首先要检测此时有没有其它MCU正在访问NANDFlash，在MCU_n中执行到该检测程序时，相应的FPGA中的读选通信号RD_n和寻址信号MCUportL_n_[i](与MCU_n程序设计中读此状态的地址0x[CS]00i相对应)进行按位与运算触发读控制信号Act_n_RD，如果此时没有其它MCU访问NANDFlash，即其它n-1个控制开关为低电平(表示除Act_n之外其它所有控制开关Act)，控制开关Act_n在读控制信号Act_n_RD的上升沿和控制开关为低电平的情况下被置为高电平。当MCU_n读取到控制开关Act_n信号为高电平时才会执行后续读写操作，否则会报错跳出程序。

MCU_n的控制开关Act_n若为高电平，同时会将其它的MCU的控制开关锁为低电平，Act_n和的互锁可以保证一个MCU访问NANDFlash时其它MCU只能等待，保证了读写的完整性。控制开关Act_n为高电平，FPGA中NANDFlash模块的输入输出信号选通到FPGA中MCU_n模块相对应的信号。

MCU_n访问完NANDFlash后，MCU_n会向FPGA发送Act_n的清零指令，利用写信号WR_n和寻址信号MCUportL_n_[i]触发FPGA中的清零信号Act_n_Clr，清零信号Act_n_Clr将控制开关Act_n置为低电平，此时MCU_n访问NANDFlash完毕，其它等待的MCU检测到此时的状态便可访问NANDFlash。

4)当出现两个MCU(MCU_i、MCU_j，i、j＝1、2、3……N，已设定MCU_i读写优先级高于MCU_j)在同一时刻同时访问NANDFlash时，这两个MCU的读控制开关Act_i_RD、Act_j_RD同时被置为高电平，由于这两个MCU的控制开关Act_i、Act_j初始状态均为低电平，随即控制开关Act_i、Act_j被触发为高电平，由于MCU_i读写优先级高于MCU_j，MCU_i的控制开关Act_i为高电平的同时会将MCU_j的清零信号Act_j_Clr置为高电平，高电平的清零信号Act_j_Clr又会将控制开关Act_j置为低电平，即Act_i为高电平，Act_j为低电平，实现了高优先级的MCU_i优先访问NANDFlash，待MCU_i访问完NANDFlash后MCU_j再访问NANDFlash，保证了同一时刻只有一个MCU读写NANDFlash。当出现两个以上的MCU在同一时刻同时访问NANDFlash时，原理相同。

实施例一

参考图1及图2，以两个MCU读写NANDFlash为例进行说明，在FPGA中设计Act_A和Act_B信号作为选通MCU_1和MCU_2的控制开关，Act_A和Act_B信号均是高电平有效，二者互锁，实现一个MCU访问NANDFlash时另一个MCU只能等待。如图2所示，MCU_1、MCU_2读写NANDFlash部分片选信号采用CS_A[4]和CS_B[4]，判断Act_A和Act_B的寻址信号采用MCUportL_A_[12]、MCUportL_B_[12]，图2中的Nands模块为FPGA中的NANDFlash读写与输入输出接口模块，与现有的单MCU读写NANDFlash模块基本一样，这里做了省略。

图3所示的仿真结果考虑了三种情况：MCU_1先于MCU_2访问NANDFlash时，MCU_1对NANDFlash进行读操作，即读取NANDFlash中nAD的数据到MCU_1的寄存器nDtoMCU_A中；MCU_2先于MCU_1访问NANDFlash时，MCU_2对NANDFlash进行写操作，即将MCU_2中Din_B的数据写入NANDFlash的nAD中；MCU_1和MCU_2同时访问NANDFlash时，主要体现MCU1优先读写NANDFlash的选择权，不再做具体读写操作。

参考图2和图3，具体包括以下步骤：

1)MCU_1先于MCU_2访问NANDFlash；

a)MCU_1首先利用读信号RD_A和寻址信号MCUportL_A_[12]读取FPGA中的控制开关Act_A信号，读信号RD_A和寻址信号MCUportL_A_[12]触发读选通信号Act_A_RD，由于此时MCU_2还没有访问NANDFlash，即控制开关Act_B为低电平，控制开关Act_A在读选通信号Act_A_RD上升沿和控制开关Act_B为低电平的情况下被置为高电平，控制开关Act_A为高电平，FPGA中NANDFlash模块的输入输出信号选通到FPGA中MCU_1模块相对应的信号；

b)MCU_1读取到控制开关Act_A信号为高电平后便执行读取NANDFlash的相应操作，在读信号RD_A和寻址信号MCUportL_A_[28]作用下触发读数据指令nRD，便可将NANDFlash中nAD的数据读取到MCU_1；

c)MCU_1访问完NANDFlash后，MCU_1会向FPGA发送Act_A的清零指令，相应的FPGA中会利用对应的写信号WR_1和寻址信号MCUportL_A_[12]触发FPGA中的清零信号Act_A_Clr，清零信号Act_A_Clr将控制开关Act_A置为低电平，此时说明MCU_1读写NANDFlash完毕。

2)MCU_2先于MCU_1访问NANDFlash；

a)步骤与上述1)中的a)类似，最终控制开关Act_B被置为高电平，控制开关Act_A为低电平，FPGA中NANDFlash模块的输入输出引脚选通到FPGA中MCU_2模块相对应的引脚；

b)MCU_2读取到Act_B信号为高电平后便执行写入数据到NANDFlash的相应操作，在写信号WR_1和地址选通信号MCUportL_B_[28]作用下触发nWR，便可将MCU_2的Din_B的数据写入NANDFlash的nAD中；

c)MCU_2访问完NANDFlash后，MCU_2发送Act_B的清零指令，利用写信号WR_2和地址选通信号MCUportL_B_[12]触发FPGA中的Act_B_Clr清除信号，Act_B_Clr清除信号将Act_B置为低电平，此时说明MCU_2读写NANDFlash完毕。

3)MCU_1和MCU_2的读写信号同时访问NANDFlash，读控制信号Act_A_RD和Act_B_RD同时被置为高电平，控制开关Act_A和Act_B初始状态为低电平，随即Act_A和Act_B被触发为高电平，设计了MCU_1读写优先级高于MCU_2，控制开关Act_A为高电平同时将清零信号Act_B_Clr置为高电平，高电平的清零信号Act_B_Clr又会将控制开关Act_B置为低电平，即控制开关Act_A为高电平，控制开关Act_B为低电平，实现了MCU_1优先访问NANDFlash，同时保证了同一时刻只有一个MCU读写NANDFlash。

Claims (5)

1.基于FPGA的多MCU读写NANDFlash的实现方法，其特征在于包括以下步骤：

1)硬件设计上采用FPGA作中间桥梁，将多个MCU模块分布于FPGA周围，以总线方式与FPGA进行数据交换；

2)软件上实现多MCU模块读写NANDFlash的控制，在FPGA中首先进行寻址设计，通过MCU模块与FPGA通讯地址总线的高四位地址和地址锁存信号ALE设计16个片选信号CS[16]，片选信号CS[16]负责选通需要读写的MCU模块；利用MCU模块的低五位地址和地址锁存信号ALE设计32个寻址信号MCUportL[32]，寻址信号MCUportL[32]负责选通每个MCU模块里的读写控制；

3)在FPGA中的NANDFlash读写模块中，设计控制开关Act_A、Act_B……Act_N寄存器型变量作为MCU_1、MCU_2……MCU_N选通NANDFlash的开关，控制开关Act_A、Act_B……Act_N只有高低电平两种状态，彼此互锁，同一时刻只能有一个为高电平状态，保证同一时刻只有一个MCU读写NANDFlash。

2.如权利要求1所述的基于FPGA的多MCU读写NANDFlash的实现方法，其特征在于：所述步骤2)中在FPGA中利用MCU_n与FPGA通讯的读信号RD与片选信号CS[n]进行或运算构成读选通信号RD_n；利用MCU_n与FPGA通讯的写信号WR与片选信号CS[n]进行或运算构成写选通信号WR_n。

3.如权利要求2所述的基于FPGA的多MCU读写NANDFlash的实现方法，其特征在于：在MCU_n读写NANDFlash之前，首先检测此时有没有其它MCU模块正在访问NANDFlash，在MCU_n中执行到该检测程序时，相应的FPGA中的读选通信号RD_n和寻址信号MCUportL_n_[i]进行按位与运算触发读控制信号Act_n_RD，如果此时没有其它MCU访问NANDFlash，即其它n-1个控制开关为低电平，表示除Act_n之外其它所有控制开关Act，控制开关Act_n在读控制信号Act_n_RD的上升沿和控制开关为低电平的情况下被置为高电平，当MCU_n读取到控制开关Act_n信号为高电平时才会执行后续读写操作，否则会报错跳出程序；

MCU_n的控制开关Act_n若为高电平，同时会将其它的MCU的控制开关锁为低电平，控制开关Act_n为高电平，FPGA中NANDFlash模块的输入输出信号选通到FPGA中MCU_n模块相对应的信号。

4.如权利要求2所述的基于FPGA的多MCU读写NANDFlash的实现方法，其特征在于：MCU_n访问完NANDFlash后，MCU_n会向FPGA发送Act_n的清零指令，利用写信号WR_n和寻址信号MCUportL_n_[i]触发FPGA中的清零信号Act_n_Clr，清零信号Act_n_Clr将控制开关Act_n置为低电平，此时MCU_n访问NANDFlash完毕，其它等待的MCU检测到此时的状态便可访问NANDFlash。

5.如权利要求2所述的基于FPGA的多MCU读写NANDFlash的实现方法，其特征在于：当出现两个或多个MCU在同一时刻同时访问NANDFlash时，根据设定的MCU读写的优先级，高优先级MCU的控制开关Act会将低优先级MCU的控制开关Act置为低电平，实现高优先级MCU优先访问NANDFlash，待高优先级MCU访问完NANDFlash后低优先级MCU再访问NANDFlash，保证同一时刻只有一个MCU读写NANDFlash。