KR100507870B1

KR100507870B1 - 패키지 레벨에서 내부전압 측정이 가능한 반도체 메모리소자

Info

Publication number: KR100507870B1
Application number: KR10-2003-0052293A
Authority: KR
Inventors: 배승철
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-07-29
Filing date: 2003-07-29
Publication date: 2005-08-18
Also published as: KR20050013741A

Abstract

본 발명은 패키지 레벨에서 추가적인 작업 없이도 내부전압 측정이 가능한 반도체 메모리 소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 디폴트 밴드폭옵션으로 리드프레임에 와이어본딩된 다수의 데이터입/출력패드; 내부전압을 측정하기 위한 적어도 하나의 내부전압패드; 밴드폭선택신호 및 테스트모드내부전압측정신호에 응답하여 밴드폭신호를 생성하기 위한 밴드폭선택수단; 상기 밴드폭신호에 응답하여 컬럼어드레스의 일부를 디코딩하여 해당 밴드폭에 대응하는 데이터버스선택신호를 생성하기 위한 디코딩수단; 상기 데이터버스선택신호 및 상기 밴드폭신호에 응답하여 선택된 데이터버스와 그에 대응하는 데이터입/출력패드를 연결하고, 구동하기 위한 데이터출력수단; 테스트모드진입신호 및 테스트모드탈출신호에 응답하여 상기 테스트모드내부전압측정신호를 생성하기 위한 테스트모드신호 생성수단; 및 상기 테스트모드내부전압측정신호에 응답하여 테스트모드 밴드폭옵션에서 활성화되지 않는 데이터입/출력패드와 상기 내부전압패드를 선택적으로 연결하기 위한 스위칭수단을 구비하는 반도체 메모리 소자를 제공한다.

Description

패키지 레벨에서 내부전압 측정이 가능한 반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE POSSIBLE MEASURING INTERNAL VOLTAGE ON PACKAGE}

본 발명은 반도체 설계 기술에 관한 것으로, 특히 패키지 레벨에서 내부전압 측정이 가능한 반도체 메모리 소자에 관한 것이다.

일반적으로 반도체 메모리 소자는 다양한 전압레벨을 갖는 내부전압을 사용하여 구동하며, 이러한 내부전압은 외부전압을 이용하여 내부전압 생성회로에서 생성한다.

도 1은 패키징된 반도체 메모리 소자의 평면도이다.

도 1을 참조하면, 패키징된 반도체 메모리 장치는 CMOS공정에 의해 구현되며 다수의 패드(14, 15)를 구비하는 다이(12)와, 칩과 외부 시스템 사이의 신호 전달을 위한 리드프레임(11)과, 리드프레임(11)과 패드(14) 사이의 전기적 연결을 위한 골드와이어(13)를 구비한다.

참고적으로 패드(14)에는 리드프레임(11)과 골드와이어(13)를 통해 연결되는 패드가 대부분이나, 내부전압패드(15)와 같이 와이어링이 수행되지 않은 측정용 패드도 있다. 그리고, 패드(14) 중 외부와의 데이터 교환을 위한 패드를 DQ패드라고 한다.

이하, 반도체 메모리의 밴드폭(bandwidth) 설정에 의한 DQ패드의 활성화 과정과, 활성화된 DQ패드와 데이터버스 사이의 연결에 관해 살펴보도록 한다.

도 2는 종래기술에 따른 데이터 출력 회로의 블록 구성도이다.

도 2를 참조하면, 데이터 출력회로는 16개의 DQ패드(DQ0 ∼ DQ15)와, 밴드폭선택신호(x4_pad,x8_pad)를 입력으로 하여, 반도체 메모리 소자의 동작 밴드폭을 결정하는 밴드폭신호(x4, x8, x16)를 생성하기 위한 밴드폭선택부(20)와, 밴드폭신호(x4, x8, x16)에 제어받아 컬럼 어드레스의 특정 비트(add<9>, add<11>)를 디코딩하여 DQ패드에 연결될 데이터버스(gio<0:15>)를 결정하는 데이터버스선택신호(add9b11b, add911b, add9b11, add911)를 생성하기 위한 디코딩부(21)와, 밴드폭신호(x4, x16)와 데이터버스 선택신호(add9b11b, add911b, add9b11, add911)에 의해 선택된 데이터버스(gio<0:15>)에 실린 데이터를, 출력데이터드라이버 구동신호(do)및 밴드폭신호(x4, x16)에 응답하여 DQ패드에 전달하기 위한 데이터 출력부(22)를 구비한다.

실질적으로 외부와 데이터를 교환하는 DQ패드는 밴드폭선택신호(x4_pad, x8_pad)에 의해서 결정된다.

도 3은 도 2의 밴드폭선택부(20)의 세부 회로도이다.

도 3을 참조하면, 밴드폭선택부(20)는 밴드폭선택신호(x4_pad, x8_pad)를 입력으로 갖는 노어게이트(NR1)로 구현될 수 있다. 밴드폭선택부(20)는 각 밴드폭선택신호(x4_pad, x8_pad)의 활성화 시 해당되는 밴드폭신호(x4, x8)를 활성화시키며, 밴드폭선택신호(x4_pad, x8_pad) 전부가 비활성화 되었을 때에는, 밴드폭신호x16를 활성화시킨다.

도 4는 도 2의 디코딩부(21)의 세부 회로도이다.

도 4를 참조하면, 디코딩부(21)는 밴드폭신호(x8, x16)와 컬럼 어드레스(add<9>, add<11>)를 반전시키기 위한 다수개의 인버터(I2, I4, I1, I3)와, 인버터(I2)의 출력신호와 컬럼 어드레스(add<11>)를 입력으로 갖는 낸드게이트(ND1)와, 각 인버터(I2, I3)의 출력신호를 입력으로 갖는 낸드게이트(ND2)와, 인버터(I1)의 출력신호, 밴드폭신호x4 및 낸드게이트(ND1)의 출력신호를 입력으로 갖는 낸드게이트(ND4)와, 낸드게이트(ND4)의 출력신호를 반전시켜 데이터버스 선택신호(add9b11b)를 출력하기 위한 인버터(I5)와, 밴드폭신호x4, 어드레스신호(add<9>) 및 낸드게이트(ND1)의 출력신호를 입력으로 갖는 낸드게이트(ND5)와, 낸드게이트(ND5)의 출력신호를 반전시켜 데이터버스 선택신호(add911b)를 출력하기 위한 인버터(I6)와, 인버터(I1)의 출력신호와 낸드게이트(ND2)의 출력신호를 입력으로 갖는 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력신호와 인버터(I4)의 출력신호를 입력하여 데이터버스 선택신호(add9b11)를 출력하기 위한 낸드게이트(ND6)와, 인버터(I4)의 출력신호, 컬럼 어드레스(add<9>) 및 낸드게이트(ND2)의 출력신호를 입력으로 갖는 낸드게이트(ND7)와, 낸드게이트(ND7)의 출력신호를 반전시켜 데이터버스 선택신호(add911)를 출력하기 위한 인버터(I7)로 구현된다.

하기의 표 1은 디코딩부(21)의 입출력 관계를 나타내는 표이다.

상기 표 1를 참조하여 디코딩부(21)의 입력신호와 출력신호와의 관계를 본다.

밴드폭신호x4의 활성화 시에는, 컬럼 어드레스(add<9>, add<11>)를 디코딩하여 add9b11b, add9b11, add911b, add911 중 하나의 신호가 활성화된다. 밴드폭신호x8의 활성화 시에는, 컬럼 어드레스(add<9>)에 의해서만 add911 또는 add9b11 중 하나의 신호가 활성화된다. 밴드폭신호x16의 활성화 시에는 컬럼 어드레스(add<9>, add<11>)에 상관없이 add9b11이 항상 활성화된다.

도 5a 및 도 5b는 데이터 출력부(22)와 DQ패드와의 연결을 나타낸 세부 회로도이다.

도 5a의 노드 'A'는 도 5b의 노드'A'와 동일 노드로써, 이를 함께 참조하여 설명하도록 한다. 한편, 데이터버스(gio<0:15>)를 각 DQ패드(DQ<0:15>)에 연결시키기 위한 데이터 출력부(22)의 내부 회로는, 16개의 DQ패드(DQ<0:15>) 중 4개씩 하나의 쌍(DQ<0:3>, DQ<4:7>, DQ<8:11>, DQ<12:15>)으로 구분되어 동일한 회로적 구현을 가지기 때문에, 따라서 그 중 하나의 쌍(DQ0, DQ1, DQ2, DQ3)을 예로써 보도록 한다.

도 5a 및 도5b를 참조하면, 데이터 출력부(22)는 데이터버스선택신호(add9b11b, add9b11, add911b, add911)에 응답하여 데이터버스(gio<0:3>)를 선택하여 전달하기 위한 다수개의 선택부(50, 51, 52, 53)와, 밴드폭신호x4 또는 출력데이터 드라이버 구동신호(do)에 응답하여 선택부(50, 51, 52, 53) 출력신호를 데이터패드(230, 231, 232, 233)로 전달하기 위한 다수개의 출력부(54, 55, 56, 57)를 구비한다.

그리고 선택부(50, 51, 52, 53)는 데이터버스선택신호(add9b11b, add9b11, add911b, add911) 또는 밴드폭신호(x4, x16)를 제어신호로 하여 데이터버스(gio<0:3>)를 연결하는 다수개의 트랜스퍼게이트와, 트랜스퍼게이트의 출력신호를 버퍼링하기 위한 래치를 구비한다.

또한, 출력부(54, 55, 56, 57)는 밴드폭신호(x4, x16) 및 출력 데이터 드라이버 구동신호(do)를 활성화 신호로 하여 선택부(50, 51, 52, 53) 출력신호를 전달하기 위한 트랜스퍼게이트와, 트랜스퍼게이트 출력 전압레벨을 안정화시키기 위한 드라이버를 구비한다. 각각의 출력부(54, 55, 56, 57)는 각각의 DQ패드(DQ0, DQ1, DQ2, DQ3)에 연결된다.

다음에서는 각 밴드폭신호(x4, x8, x16)에 따라 활성화되는 DQ패드와, 이에 따른 DQ패드와 데이터버스의 연결을 보도록 한다.

먼저 밴드폭신호x4가 활성화 되었을 때는 데이터패드(DQ0, DQ1, DQ2, DQ3) 중 DQ2패드만이 활성화된다. 즉, DQ2패드는 리드프레임과 골드와이어로 연결된다. DQ2패드에 연결된 x4디코딩부(52)는 데이터버스선택신호(add9b11b, add911b, add9b11, add911)에 응답하여 데이터버스(gio<0:3>) 중 선택된 하나의 데이터버스만을 래치를 통해 출력한다. DQ2패드에 연결된 출력부(56)는 출력데이터 드라이버 구동신호(do)에 응답하여 선택된 데이터버스를 DQ2패드에 연결한다.

다음으로, 밴드폭신호x8가 활성화 되었을 때 데이터패드(DQ0, DQ1, DQ2, DQ3) 중 DQ0패드 및 DQ2패드가 리드프레임에 골드와이어로 연결된다. 디코딩부(21)는 밴드폭신호x8가 활성화되면, 데이터버스선택신호(add9b11, add911) 중 하나의 신호만을 활성화한다. 따라서, DQ0패드의 x8디코딩부(50)는 데이터버스선택신호(add9b11, add911)에 응답하여 하나의 데이터버스만을 연결한다. DQ2패드의 x4디코딩부(52)는 데이터버스선택신호(add911, add911b, add9b11, add911)에 응답하여 하나의 데이터버스를 선택하게 되는데, 밴드폭신호x8가 활성화되므로, 실질적으로는 데이터버스(gio<2:3>)중 하나만을 선택적으로 연결시킨다. DQ0패드에 연결된 출력부(54) 및 DQ2패드에 연결된 출력부(56)는 출력데이터 드라이버 구동신호(do)에 응답하여 x8디코딩부에(50)에 의해 전달되는 선택된 데이터버스가 DQ1패드에 연결되며, x4디코딩부(52)에 의해 전달되는 선택된 데이터버스가 DQ2패드에 연결된다.

밴드폭신호x16가 활성화 되었을 때는, 모든 DQ패드(DQ0, DQ1, DQ2, DQ3)가 리드프레임에 연결된다. 각각의 데이터버스(gio<0:3>)가 각각의 데이터패드(DQ0, DQ1, DQ2, DQ3)에 연결된다.

전체적 동작을 살펴보면, 밴드폭 선택부(20)는 밴드폭 선택신호(x4_pad, x8_pad)를 디코딩하여 DQ패드의 활성화를 결정하는 밴드폭신호(x4, x8, x16)를 생성하며, 이에 제어받아 디코딩부(21)는 컬럼 어드레스신호(add<9>, add<11>)를 디코딩하여 데이터 버스의 활성화를 결정하는 데이터버스 선택신호(add9b11b, add911b, add9b11, add911)를 생성한다. 이어 데이터 출력부(23)는 밴드폭신호(x4, x8, x16)와 데이터버스 선택신호(add9b11b, add911b, add9b11, add911)를 입력으로 데이터 버스(gio<0:3>)를 선택적으로 DQ패드에 연결하되, 출력데이터 드라이버 구동신호(do)에 응답하여 연결한다.

한편, 웨이퍼 상에서는 모든 패드를 통해서 전압을 측정할 수 있지만, 패키징된 이후에는 리드프레임에 연결된 패드의 전압만이 측정 가능하다. 또한, 패키징 과정 중에 밴드폭을 결정하게 되므로, 밴드폭의 선택에 따라 DQ패드 중에 리드프레임을 통해 전압을 측정할 수 없는 것도 있다. 내부전압패드도 리드프레임을 통해 전압을 측정할 수 없다.

따라서, 이미 패키지된 제품에서 동작오류가 발생되면, 그것이 내부전압에 기인하는 동작오류인 경우에는 그 불량원인을 분석하기가 어려운데, 이는 패키지 레벨에서 내부전압의 측정이 불가능하기 때문이다. 따라서 내부전압의 측정을 위해 스페셜 본딩이나, 또는 디캡(decap)을 통해 불량의 원인을 분석한다.

도 6은 스페셜 본딩 작업이 이뤄진 패키지 제품의 평면도이다.

도 6을 도 1과 비교하여 보면, 이는 동일한 구성을 가지므로 별도의 설명은 하지 않고, 추가된 부분에 대해서만 설명하도록 한다. 스페설 본딩은 내부 전압을 측정하기 위해서 기존에는 연결되지 않은 내부전압패드를 골드와이어(60)를 사용하여 리드프레임에 연결하는 것을 말한다.

디캡을 통한 패키지의 제거 또는 스페셜 본딩으로 불량의 원인을 분석하게 되면 정확한 불량원인을 분석하기가 어렵다. 왜냐하면, 스페셜 본딩이나 디캡 등은 패키지 이후 추가적인 과정이므로, 이로 인해 오류동작의 원인이 달라지거나 또는 추가될 수 있기 때문이다.

또한, 이런 추가적 과정은 경제적 손실과 시간의 소모를 발생한다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 패키지 레벨에서 추가적인 작업 없이도 내부전압 측정이 가능한 반도체 메모리 소자를 제공하는데 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 디폴트 밴드폭옵션으로 리드프레임에 와이어본딩된 다수의 데이터입/출력패드; 내부전압을 측정하기 위한 적어도 하나의 내부전압패드; 밴드폭선택신호 및 테스트모드내부전압측정신호에 응답하여 밴드폭신호를 생성하기 위한 밴드폭선택수단; 상기 밴드폭신호에 응답하여 컬럼어드레스의 일부를 디코딩하여 해당 밴드폭에 대응하는 데이터버스선택신호를 생성하기 위한 디코딩수단; 상기 데이터버스선택신호 및 상기 밴드폭신호에 응답하여 선택된 데이터버스와 그에 대응하는 데이터입/출력패드를 연결하고, 구동하기 위한 데이터출력수단; 테스트모드진입신호 및 테스트모드탈출신호에 응답하여 상기 테스트모드내부전압측정신호를 생성하기 위한 테스트모드신호 생성수단; 및 상기 테스트모드내부전압측정신호에 응답하여 테스트모드 밴드폭옵션에서 활성화되지 않는 데이터입/출력패드와 상기 내부전압패드를 선택적으로 연결하기 위한 스위칭수단을 구비하는 반도체 메모리 소자를 제공한다.

본 발명은 소프트웨어적인 제어를 통해 내부전압패드를 데이터패드에 연결함으로써, 별도의 추가적인 과정없이 패키지 레벨에서 내부전압을 측정할 수 있다. 또한, 추가적인 과정이 없으므로, 더욱 정확하게 원인을 분석할 수 있으며 시간과 경제적 측면에서의 손실을 줄일 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 7은 본 발명의 일실시예에 따른 반도체 메모리 소자의 데이터 출력회로의 블록 구성도이다.

도 7를 참조하면, 본 실시예에 따른 데이터 출력 회로는 내부전압 선택신호(code), 테스트모드 진입신호(tm_entp) 및 테스트모드탈출신호(tm_extp_b)를 입력으로 하여 테스트모드VPP측정신호 (tm_vpp_msr), 테스트모드 VOCRE측정신호(tm_vcore_msr) 및 테스트내부전압측정신호(tm_volt_msr)를 생성하기 위한 테스트모드 신호생성부(71)와, 밴드폭선택신호(x4_pad, x8_pad)와 테스트내부전압측정신호(tm_volt_msr)에 응답하여 밴드폭신호(x4, x8, x16)를 활성화시키기 위한 밴드폭선택부(70)와, 밴드폭신호(x4, x16)에 응답하여 컬럼 어드레스(add<9,11>)를 디코딩하여 데이터버스선택신호(add9b11b, add9b11, add911b, add911)를 생성하기 위한 디코딩부(21)와, 밴드폭신호(x4, x8, x16)와 데이터버스선택신호(add9b11b, add9b11, add911b, add911)에 응답하여 선택된 데이터버스와 해당 DQ패드를 출력 데이터 드라이버 구동신호(do)에 응답하여 연결시키기 위한 데이터 출력부(22)와, 외부와의 데이터 교환을 위한 DQ패드와, 내부전압의 측정을 위한 VPP패드 및 VCORE패드와, 테스트모드VPP측정신호 (tm_vpp_msr)와 테스트모드 VOCRE측정신호(tm_vcore_msr)에 응답하여 VPP패드 또는 VCORE패드를 선택적으로 DQ패드에 연결시키기 위한 내부전압 스위칭부(72)를 구비한다.

도 7를 도 2와 비교하여 보면, 새롭게 추가된 블럭은 테스트모드 신호생성부(71)와 내부전압 스위칭부(72)이며, 입력신호가 바뀌어서 동작의 변화를 갖는 것은 밴드폭선택부(70)이다. 그외 동일한 입출력 및 역할을 갖는 블럭에 대해서는 동일한 도면부호를 사용했으므로, 구현 회로에 대한 구체적 설명은 생략한다.

도 8은 도 7의 테스트모드 신호생성부(71)의 세부 회로도이다.

도 8을 참조하면, 테스트모드 신호생성부(71)는 테스트모드 진입신호(tm_entp), 테스트모드 탈출신호(tm_extp_b) 및 내부전압 선택신호(code)를 입력으로 하여 테스트모드VPP측정신호(tm_vpp_msr)와 테스트모드 VCORE 측정신호(tm_vcore_msr)를 생성하기 위한 테스트모드 내부전압 측정신호 생성부(710, 711)와, 테스트모드 VPP 측정신호 (tm_vpp_msr)와 테스트모드 VCORE 측정신호(tm_vcore_msr) 입력으로 하여 테스트 내부 전압 측정신호 (tm_volt_msr)를 생성하기 위한 논리조합부(712)를 구비한다.

테스트모드 내부전압 측정신호 생성부(710)는 내부전압 선택신호(code)와 테스트모드 진입신호(tm_entp)를 입력으로 갖는 낸드게이트(ND8)와, 낸드게이트(ND8)의 출력신호를 한 입력으로 하는 낸드게이트(ND10)와 테스트모드 탈출신호(tm_extp_b)를 한 입력으로 하는 낸드게이트(ND11)가 서로 크로스 커플드 되어 각각의 출력신호를 다른 낸드게이트의 나머지 한 입력으로 하여 테스트모드 VPP측정신호(tm_vpp_msr)를 출력하는 RS-래치로 구현된다.

그리고 테스트모드 내부전압 측정신호 생성부(711)는 내부전압 선택신호(code)를 반전 시키기 위한 인버터(I8)와, 인버터(I8)의 출력신호와 테스트모드 진입신호(tm_entp)를 입력으로 갖는 낸드게이트(ND9)와, 낸드게이트(ND9)의 출력신호를 한 입력으로 하는 낸드게이트(ND12)와 테스트모드 탈출신호(tm_extp_b)를 한 입력으로 하는 낸드게이트(ND13)가 서로 크로스 커플드되어 각각의 출력신호를 다른 낸드게이트의 나머지 한 입력으로 하여 테스트모드 VCORE측정신호(tm_vcore_msr)를 출력하는 RS-래치로 구현된다.

따라서, 테스트모드 내부전압 측정신호 생성부(710, 711)는 내부전압 선택신호(code)의 전압레벨에 따라 하나의 테스트모드 내부전압 측정신호 생성부만이 활성화된다.

논리조합부(712)는 테스트모드 내부전압 측정신호 생성부(710, 711)의 두 출력신호(tm_vpp_msr, tm_vcore_msr)를 입력으로 갖는 노어게이트(NR2)와, 노어게이트(NR2)의 출력신호를 반전시켜 테스트내부전압측정신호(tm_volt_msr)로 출력하기 위한 인버터(I9)로 구현된다.

도 9는 도 7의 밴드폭 선택부(70)의 세부 회로도이다.

도 9를 참조하면, 밴드폭 선택부(70)는 밴드폭선택신호(x8_pad)를 반전시키기 위한 인버터(I11)와, 밴드폭선택신호(x4_pad, x8_pad)를 입력으로 갖는 노어게이트(NR1)와, 노어게이트(NR1)의 출력신호를 반전시키기 위한 인버터(I10)와, 테스트내부전압측정신호(tm_volt_msr)와 밴드폭신호(x4_pad)를 입력으로 갖는 노어게이트(NR3)와, 노어게이트(NR3)의 출력신호를 반전시켜 밴드폭신호x4를 출력하기 위한 인버터(I12)와, 인버터(I10)의 출력신호와 테스트내부전압측정신호(tm_volt_msr)를 입력으로 하여 밴드폭신호x16를 출력하기 위한 노어게이트(NR4)와, 테스트내부전압측정신호(tm_volt_msr)와 인버터(I11)의 출력신호를 입력하여 밴드폭신호x8를 출력하기 위한 노어게이트(NR5)로 구현된다.

다음으로 밴드폭 선택부(70)의 동작을 살펴보면, 테스트내부전압측정신호(tm_volt_msr)의 활성화 시에는 밴드폭선택신호(x4_pad, x8_pad)의 입력에 상관없이 밴드폭신호(x4)를 활성화시킨다. 각각의 밴드폭선택신호(x4_pad, x8_pad)의 활성화에 따라 이에 따른 밴드폭신호(x4, x8)를 활성화시키며, 밴드폭선택신호(x4_pad, x8_pad)의 비활성화 시에는 밴드폭신호(x16)를 활성화 시킨다.

도 10은 도 7의 내부전압 스위칭부(72)의 세부회로도이다.

도 10을 참조하면, 내부전압 스위칭부(72)는 VPP스위칭(100)과 VOCRE스위칭(101)을 구비한다.

그리고 VPP스위칭(100)은 테스트모드VPP측정신호(tm_vpp_msr)를 제어신호로 갖는 트랜스퍼 게이트로 구현되며, VCORE스위칭(100)은 테스트모드 VCORE 측정신호 (tm_vcore_msr)를 제어신호로 갖는 트랜스퍼게이트로 구현된다.

도 11은 도 7의 블럭의 동작파형도이다.

도 11을 참조하면, 내부전압 선택신호(code)가 논리레벨 로우를 갖고 테스트모드 진입신호(tm_entp)가 활성화되면, 이에 응답하여 테스트모드 신호생성부(71)가 테스트내부전압측정신호(tm_volt_msr) 및 테스트모드 VPP측정신호(tm_vpp_msr)를 활성화시킨다. 이어 테스트모드 VPP측정신호(tm_vpp_msr)에 응답하여 내부전압 스위칭부(72)는 VPP패드를 DQ0패드에 연결한다. 또한, 테스트 내부전압 측정신호(tm_volt_msr)에 응답하여 밴드폭선택부(70)가 밴드폭신호x4를 활성화시키면, 디코딩부(21)는 컬럼 어드레스(add<9>, add<11>)를 디코딩하여 데이터버스 선택신호(add9b11b, add911b, add9b11, add911) 중 하나를 활성화시키고, 데이터 출력부(22)는 밴드폭신호x4와 데이터버스 선택신호에 응답하여 하나의 데이터버스를 선택하여 DQ2패드에 연결한다(도 11의 'a'부분임).

한편, 내부전압 선택신호(code)가 논리레벨 하이를 갖는 경우도 동일한 과정을 갖되, 테스트모드 VCORE측정신호(tm_vcore_msr)가 활성화 되는 점만이 다르며 이에 응답하여 내부전압 스위칭부(72)는 VCORE패드를 DQ0패드에 연결한다(도 11의 'b'부분임).

그리고 x디폴트(x8, x16)는 패키징 과정에 의해서 선택된 반도체 메모리 소자의 밴드폭을 의미하는 것으로 이를 디폴트 밴드폭옵션이라고 하며, 이는 테스트내부전압측정신호의 활성화 구간동안 비활성화된다. 따라서, 테스트모드 이외의 구간에서는 디폴트 밴드폭 옵션에 따라서 반도체 메모리 소자는 동작한다.

전술한 본 발명에 따르면, 내부전압 측정을 위한 모드에서 반도체 메모리 소자는 x4모드로 동작하게 된다. 따라서 리드프레임에 연결되어 있으나, 실제로 데이터버스와의 연결이 끊어진 DQ패드에 내부전압패드를 연결시킴으로써, 패키지 레벨에서 내부전압패드의 전압을 측정할 수 있다. 하나의 패드를 예로써 보면, DQ0패드는 x8 또는 x16밴드폭을 갖는 반도체 메모리 소자 모두 패키지 레벨에서 리드프레임에 연결되어 있으므로, 이에 내부전압패드를 연결함으로써 내부전압의 측정이 가능하다. 그리고 기존 x8 또는 x16모드에서 동작하는 반도체 메모리 소자가 x4모드로 동작하게 되므로, DQ0패드는 잉여 DQ패드로써 데이터의 입력 또는 출력에 영향을 미치지 않는다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 실시 예에서는 두개의 내부전압패드가 하나의 외부패드를 공유하는 형태를 가지고 있으나, 하나의 DQ패드에 연결된 내부전압패드의 개수에 의해 본발명은 한정되지 않는다. 또한, 내부전압패드를 연결시키는 테스트내부전압측정신호는 테스트모드 진입신호, 테스트모드 탈출신호 및 내부전압 선택신호를 통해 생성되나, 테스트내부전압측정신호의 생성방법이나, 신호의 개수에 의해 본 발명은 한정되지 않는다.

전술한 본 발명은 패키지된 제품의 불량원인 분석시 추가적인 과정없이 소프트웨어적인 명령만으로 내부전압이 측정할 수 있으므로 정확한 분석이 가능하다. 또한, 추가적인 과정이 불필요하므로, 시간적 소모와 경제적 손실을 줄일 수 있다.

도 1은 패키징된 반도체 메모리 소자의 평면도.

도 2는 종래기술에 따른 데이터 출력 회로의 블록 구성도.

도 3은 도 2의 밴드폭선택부(20)의 세부 회로도.

도 4는 도 2의 디코딩부(21)의 세부 회로도.

도 5a 및 도 5b는 데이터 출력부와 DQ패드와의 연결을 나타낸 세부 회로도.

도 6은 스페셜 본딩 작업이 이뤄진 패키지 제품의 평면도.

도 7은 본 발명의 일실시예에 따른 반도체 메모리 소자의 데이터 출력회로의 블록 구성도.

도 8은 도 7의 테스트모드 신호생성부(71)의 세부 회로도.

도 9는 도 7의 밴드폭 선택부(70)의 세부 회로도.

도 10은 도 7의 내부전압 스위칭부(72)의 세부회로도.

도 11은 도 7의 회로의 동작 파형도.

Claims

디폴트 밴드폭옵션으로 리드프레임에 와이어본딩된 다수의 데이터입/출력패드;

내부전압을 측정하기 위한 적어도 하나의 내부전압패드;

밴드폭선택신호 및 테스트모드내부전압측정신호에 응답하여 밴드폭신호를 생성하기 위한 밴드폭선택수단;

상기 밴드폭신호에 응답하여 컬럼어드레스의 일부를 디코딩하여 해당 밴드폭에 대응하는 데이터버스선택신호를 생성하기 위한 디코딩수단;

상기 데이터버스선택신호 및 상기 밴드폭신호에 응답하여 선택된 데이터버스와 그에 대응하는 데이터입/출력패드를 연결하고, 구동하기 위한 데이터출력수단;

테스트모드진입신호 및 테스트모드탈출신호에 응답하여 상기 테스트모드내부전압측정신호를 생성하기 위한 테스트모드신호 생성수단; 및

상기 테스트모드내부전압측정신호에 응답하여 테스트모드 밴드폭옵션에서 활성화되지 않는 데이터입/출력패드와 상기 내부전압패드를 선택적으로 연결하기 위한 스위칭수단

을 구비하는 반도체 메모리 소자.
제1항에 있어서,

상기 테스트모드신호 생성수단은,

내부전압선택신호에 의해 인에이블되며, 상기 테스트모드진입신호에 동기되어 활성화되고 상기 테스트모드탈출신호에 동기되어 비활성화되는 제1 테스트모드내부전압측정신호를 생성하기 위한 제1 테스트모드내부전압측정신호 생성부;

내부전압선택신호의 반전신호에 의해 인에이블되며, 상기 테스트모드진입신호에 동기되어 활성화되고 상기 테스트모드탈출신호에 동기되어 비활성화되는 제2 테스트모드내부전압측정신호를 생성하기 위한 제2 테스트모드내부전압측정신호 생성부; 및

상기 제1 및 제2 테스트모드내부전압측정신호를 논리조합하여 상기 제1 및 제2 테스트모드내부전압측정신호 중 어느 하나가 활성화된 경우에 활성화되는 제3 테스트모드내부전압측정신호를 출력하기 위한 논리조합부

를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
제2항에 있어서,

상기 밴드폭선택수단은,

제1 및 제2 밴드폭선택신호 및 상기 제3 테스트모드내부전압측정신호에 응답하여 제1 내지 제3 밴드폭신호를 생성하며, 상기 제3 테스트모드내부전압측정신호가 활성화되면 상기 제1 내지 제3 밴드폭신호 중 상기 테스트모드 밴드폭옵션에 대응하는 하나의 밴드폭신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 소자.
제2항에 있어서,

상기 스위칭수단은,

상기 제1 테스트모드내부전압측정신호에 제어 받아 상기 테스트모드 밴드폭옵션에서 활성화되지 않는 데이터입/출력패드와 제1 내부전압패드를 연결하기 위한 제1 트랜스퍼 게이트와,

상기 제2 테스트모드내부전압측정신호에 제어 받아 상기 테스트모드 밴드폭옵션에서 활성화되지 않는 데이터입/출력패드와 제2 내부전압패드를 연결하기 위한 제2 트랜스퍼 게이트

를 구비하는 것을 특징으로 하는 반도체 메모리 소자.