KR930018377A - 캐시메모리 시스템 - Google Patents

캐시메모리 시스템 Download PDF

Info

Publication number
KR930018377A
KR930018377A KR1019930001519A KR930001519A KR930018377A KR 930018377 A KR930018377 A KR 930018377A KR 1019930001519 A KR1019930001519 A KR 1019930001519A KR 930001519 A KR930001519 A KR 930001519A KR 930018377 A KR930018377 A KR 930018377A
Authority
KR
South Korea
Prior art keywords
cache memory
tag
logic
output
heat
Prior art date
Application number
KR1019930001519A
Other languages
English (en)
Other versions
KR960005393B1 (ko
Inventor
가즈히로 세타
히로유키 하라
Original Assignee
사토 후미오
가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 filed Critical 사토 후미오
Publication of KR930018377A publication Critical patent/KR930018377A/ko
Application granted granted Critical
Publication of KR960005393B1 publication Critical patent/KR960005393B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 캐시메모리의 태그(TAG) 지정 히트신호의 독출을 고속화 할 수 있도록 하기 위한 것이다.
본 발명은, 캐시메모리의 태그(TAG)의 메모리내에 유지되는 전원전압 보다도 작은 제1진폭으로 독출되는 제1데이터와, 상기 캐시메모리의 외부로부터 입력되는 데이터의 비교를 각각 수행하는 비교수단과; 이들 비교수단에서의 데이터 비교결과에 대해 OR 논리를 취하여 전원전압 보다 작은 제2진폭의 논리출력을 얻는 히트(Hit) 검출회로를 구비하여 구성된 것을 특징으로 한다.

Description

캐시메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 구성도, 제2도는 동 실시예에 따른 구체예를 나타낸 회로도.

Claims (4)

  1. 캐시메모리의 태그(TAG)의 메모리(1)내에 유지되는 전원전압 보다도 작은 제1진폭으로 독출되는 제1태그와, 상기 캐시메모리의 외부로부터 입력되는 데이터의 비교를 각각 수행하는 비교기(31)와; 이 비교기(31)로 부터 출력되는 제2진폭의 출력신호를 레벨 시프트시키는 에미터파로워(31'); 이 에미터파로워(31')의 출력이 베이스에 입력되면서 콜렉터가 제1전원에 접속된 제1바이폴라 트랜지스터(32,33)를 각 비트에 구비하고, 상기 제1바이폴라 트랜지스터(32,33)의 에미터 단자가 접속되는 에미터 도트라인 및; 콜렉터가 부하(39)를 통해 제1전원에 접속됨과 더불어 베이스에 기준전압이 입력되면서 에미터가 상기 에미터 도트라인에 접속된 제2바이폴라 트랜지스터(34)의 콜렉터로부터 히트신호를 얻는 히트검출회로(14b)를 구비하여 구성된 것을 특징으로 하는 캐시메모리 시스템.
  2. 제1항에 있어서, 상기 태그의 메모리(1)내에 유지되는 제1진폭으로 독출되는 제2데이터를 제3진폭신호로 변환시키는 독출회로(15)와, 이 독출회로(15)의 출력과 상기 히트검출회로(14b)의 출력의 논리를취하는 히트논리회로(4)를 구비하여 구성된 것을 특징으로 하는 캐시메모리 시스템.
  3. 제2항에 있어서, 적어도 상기 히트검출회로(14b)와 히트논리신호(4)가 ECL(에미터 커플드로직) 게이트인 것을 특징으로 하는 캐시메모리 시스템.
  4. 제2항에 있어서, 상기 히트검출회로(14b)와 히트논리회로(4)가 MOS 트랜지스터로 구성된 것을 특징으로 하는 캐시메모리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930001519A 1992-02-05 1993-02-05 캐시메모리 시스템 KR960005393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4019320A JP2645199B2 (ja) 1992-02-05 1992-02-05 キャッシュ・メモリ・システム
JP92-019320 1992-02-05

Publications (2)

Publication Number Publication Date
KR930018377A true KR930018377A (ko) 1993-09-21
KR960005393B1 KR960005393B1 (ko) 1996-04-24

Family

ID=11996120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001519A KR960005393B1 (ko) 1992-02-05 1993-02-05 캐시메모리 시스템

Country Status (3)

Country Link
US (1) US5453947A (ko)
JP (1) JP2645199B2 (ko)
KR (1) KR960005393B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154394A (ja) * 1996-11-21 1998-06-09 Toshiba Corp メモリ装置
US7130236B2 (en) * 2005-03-16 2006-10-31 Intel Corporation Low power delay controlled zero sensitive sense amplifier
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128634A (en) * 1978-03-30 1979-10-05 Toshiba Corp Cash memory control system
US5218567A (en) * 1989-09-14 1993-06-08 Hitachi, Ltd. Match detection circuit for cache memory apparatus
KR100194743B1 (ko) * 1989-09-14 1999-06-15 가나이 쓰도무 비교 기능을 갖는 반도체 메모리 장치
JP2610534B2 (ja) * 1990-02-27 1997-05-14 株式会社日立製作所 キャッシュメモリ
US5267190A (en) * 1991-03-11 1993-11-30 Unisys Corporation Simultaneous search-write content addressable memory

Also Published As

Publication number Publication date
JP2645199B2 (ja) 1997-08-25
KR960005393B1 (ko) 1996-04-24
JPH0628249A (ja) 1994-02-04
US5453947A (en) 1995-09-26

Similar Documents

Publication Publication Date Title
KR920001539A (ko) 적분 논리 기능을 가진 감지증폭기
KR910006979A (ko) 비교 기능을 갖는 반도체 메모리장치
KR910010505A (ko) 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
KR880003328A (ko) 반도체 메모리장치
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR940012618A (ko) 반도체 집적회로장치
KR900006979A (ko) 반도체 기억장치
KR900010529A (ko) 전압 발생회로
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR920003656A (ko) 집적회로
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR890013769A (ko) 중간전위생성회로
KR930018377A (ko) 캐시메모리 시스템
KR910006994A (ko) 센스 앰프회로
KR890012319A (ko) 반도체 집적 회로장치
KR900019041A (ko) 반도체 메모리
KR900008520A (ko) 불휘발성 메모리
KR890010912A (ko) 반도체 메모리장치
JPH05127872A (ja) 半導体集積回路
KR900011153A (ko) 반도체 논리회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR910010866A (ko) Bi-CMOS회로
KR850002174A (ko) 반도체 집적회로 장치
KR870007511A (ko) 데이타 판독회로
KR910010860A (ko) 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee