KR970049454A - 리플 캐리 가산기 - Google Patents
리플 캐리 가산기 Download PDFInfo
- Publication number
- KR970049454A KR970049454A KR1019950070163A KR19950070163A KR970049454A KR 970049454 A KR970049454 A KR 970049454A KR 1019950070163 A KR1019950070163 A KR 1019950070163A KR 19950070163 A KR19950070163 A KR 19950070163A KR 970049454 A KR970049454 A KR 970049454A
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- adder
- operation unit
- ripple carry
- input terminal
- Prior art date
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
본 발명은 리플 캐리 가산기에 관한 것으로, 종래의 가산기에서 모든 단계를 거쳐야만 캐리를 출력할 수 있기 때문에 입력에 입력비트의 수가 많아질 수록 동작속도가 늦어지는 문제점이 있었다. 본 발명은 이러한 종래의 문제점을 해결하기 위해 합연산부와 캐리어연산부로 구성된 가산기에 있어서, 캐리어연산부는 신호를 반전하여 출력하는 인버터와; 전원전압과 상기 인버터의 입력단지 사이에 연결된 피모스트랜지스터와; 상기 인버터의 입력단자와 접지 사이에 병렬 연결된 다수의 엔모스트랜지스터로 구성한 리플 캐리 가산기를 창안한 것으로, 이의 작용을 통해 동작속도가 빠르게 되는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명을 설명하기 위한 캐리 연산회로도,
제5도는 제4도의 캐리 연산회로를 이용한 리플 캐리가산기의 블럭 구성도.
Claims (1)
- 합연산부와 캐리연산부로 구성된 가산기에 있어서, 캐리연산부는 신호를 반전하여 출력하는 인버터와; 전원전압과 상기 인버터의 입력단자 사이에 연결된 피모스트랜지스터와; 상기 인버터의 입력단자와 접지 사이에 병렬 연결된 다수의 엔모스트랜지스터로 구성한 것을 특징으로 하는 리플 캐리 가산기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950070163A KR970049454A (ko) | 1995-12-31 | 1995-12-31 | 리플 캐리 가산기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950070163A KR970049454A (ko) | 1995-12-31 | 1995-12-31 | 리플 캐리 가산기 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970049454A true KR970049454A (ko) | 1997-07-29 |
Family
ID=66639787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950070163A KR970049454A (ko) | 1995-12-31 | 1995-12-31 | 리플 캐리 가산기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970049454A (ko) |
-
1995
- 1995-12-31 KR KR1019950070163A patent/KR970049454A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970051145A (ko) | 전위 발생회로 | |
KR930003556A (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
KR970049453A (ko) | N-모스를 이용한 스테이틱 및 다이나믹 전 가산기 | |
KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
KR970049454A (ko) | 리플 캐리 가산기 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR960019978A (ko) | 펄스 발생기 | |
KR890004495A (ko) | 리셋트신호 발생회로 | |
KR970022730A (ko) | 고속 가산 회로 | |
KR890007286A (ko) | 제어신호 출력회로 | |
KR970024601A (ko) | 배타적 논리합 회로 | |
KR940004963A (ko) | 최대치회로 | |
KR970024603A (ko) | 슈미트 트리거회로 | |
KR970049214A (ko) | 고전압 검출회로 | |
KR940004964A (ko) | 최소치회로 | |
KR970024546A (ko) | 딜레이(delay) 회로 | |
KR970024600A (ko) | 레벨시프트회로 | |
KR970051332A (ko) | 이.이.피.롬(eeprom) 장치 | |
KR960042333A (ko) | 전가산기 | |
KR960036334A (ko) | 가변형 지연회로 | |
KR920001854A (ko) | 출력회로장치 | |
JPH0377537B2 (ko) | ||
KR920001841A (ko) | 파워 온 리셋트 회로 | |
KR960001961A (ko) | 입력버퍼 | |
KR970055544A (ko) | 인텐시브 익스클루시브 노어 논리 게이트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |