JP3618487B2 - ブランキング信号発生制御回路 - Google Patents
ブランキング信号発生制御回路 Download PDFInfo
- Publication number
- JP3618487B2 JP3618487B2 JP26410796A JP26410796A JP3618487B2 JP 3618487 B2 JP3618487 B2 JP 3618487B2 JP 26410796 A JP26410796 A JP 26410796A JP 26410796 A JP26410796 A JP 26410796A JP 3618487 B2 JP3618487 B2 JP 3618487B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- blanking
- response
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/27—Circuits special to multi-standard receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、映像機器のブランキング(blanking)信号発生制御回路に係り、より詳しくは、コンピュータ・モニタのような映像機器において、異なる放送方式に対応可能なブランキング信号発生制御回路に関する。
【0002】
【従来の技術】
一般に、映像機器を異なる信号方式の映像信号に対応できるようにするためには、アナログ映像信号をデジタル信号に変換させた後、いろいろなデジタル信号処理(DSP:Digital Singnal Processing)を経て、ビデオ信号を成す各パートに該当するタイミング信号を出力し、その信号を受け入れてコンピュータ・モニタのための構成方式に好適な映像信号を発生させる。
【0003】
しかし、映像信号の垂直同期領域においては、色信号が存在しないようになるので、色信号の発生の為のカラーバースト(color−burst)信号の位置を表示するタイミング信号が入力されてはいけない。
【0004】
【発明が解決しようとする課題】
従来技術では前述の機能を行うのに、特定の放送方式の水平映像信号(Horizontal Video Signal)のライン数をカウントして垂直映像信号の存在位置を認知していたので、異なる放送方式(NTSC、PAL)の映像信号に対する互換性が不足していた。
【0005】
本発明の目的は、外部の調整により異なる放送方式に対応できる映像機器のブランキング信号発生制御回路を提供することにある。
【0006】
【課題を解決するための手段】
本発明に係るブランキング信号発生制御回路は、垂直同期信号の先端および後端を検出して先端検出信号及び後端検出信号を発生し、遅延した垂直同期信号を発生するエッジ検出手段と、前記遅延した垂直同期信号の後端においてアクティブビデオ信号のレベルに応答して奇数及び偶数フィールドを検出しフィールド判別信号を発生するフィールド判別信号発生手段と、前記先端検出信号に同期したカウント制御信号を前記フィールド判別信号及び放送方式選択信号に応答して出力するカウント制御手段と、前記フィールド判別信号に応答して第1の初期値及び第2の初期値から選択される初期値を前記カウント制御信号に応答してロードし、ロードされた初期値から水平同期信号の2倍の周波数を有するパルス信号をクロック入力してカウントし、そのカウントされた計数値を出力するラインカウント手段と、該ラインカウント手段の計数値と、選択された放送方式に対応するように予め設定された値とを比較し、両者が一致する場合に一致信号を出力する比較手段と、該一致信号に応答する先端と前記後端検出信号に応答する後端とによって区間が決定されるブランキング信号を発生するブランキング信号発生手段とを備えることを特徴とする。
【0007】
前記エッジ検出手段は、クロック信号に応答して前記垂直同期信号をクロック遅延させる遅延手段と、前記垂直同期信号と前記遅延手段によりクロック遅延された垂直同期信号とを組合わせて垂直同期信号の先端検出信号を発生する先端検出手段と、前記垂直同期信号と前記クロック遅延された垂直同期信号とを組合わせて垂直同期信号の後端検出信号を発生する後端検出手段とを備える。
【0008】
前記フィールド判別信号発生手段は、前記クロック遅延された垂直同期信号の後端において前記アクティブビデオ信号のレベルをラッチするラッチ手段と、該ラッチ手段によりラッチされた現在の値と以前の値を比較してそれらが相違している場合には現在のラッチされた値を選択し、等しい場合には以前に発生されたフィールド判別信号を反転させた信号を選択する誤動作防止手段と、該誤動作防止手段から出力される信号を前記クロック信号に同期させてフィールド判別信号として出力する出力手段とを備える。
【0009】
前記カウント制御手段は、前記先端検出信号に応答して所定のパルス幅を有するカウント制御信号を発生するパルス発生手段と、前記放送方式選択信号及びフィールド判別信号に応答して前記カウント制御信号をフィールドごとに出力するか、偶数フィールドごとに出力するかを制御する出力制御手段とを備える。
【0010】
前記ラインカウント手段は、前記フィールド判別信号に応答して第1の初期値又は第2の初期値のいずれかを選択する初期値選択手段と、該選択された初期値を前記カウント制御信号に応答してロードし、そのロードされた初期値から水平同期信号の2倍の周波数を有するパルス信号をクロック入力としてカウントし、そのカウントされた計数値を出力するカウンタとを備える。
【0011】
前記ブランキング信号発生手段は、前記一致信号を水平同期信号の2倍の周波数を有するパルス信号により1水平ライン遅延させて出力する遅延手段と、該1水平ライン遅延された一致信号と前記後端検出信号に応答して、前記クロック信号に同期したブランキング信号を出力する出力手段とを備える。
【0012】
【発明の実施の形態】
以下、添付された図面に基づき本発明についてさらに詳しく説明する。
【0013】
図1は、本発明による映像機器のブランキング信号発生制御回路を示す図である。図1に示したエッジ検出手段10は、遅延手段と、先端検出手段と、後端検出手段とを含む。前記遅延手段は、垂直同期信号VSをシステムクロック信号CKでラッチすることにより1クロック遅延させるフリップフロップF1から構成される。前記先端検出手段は、フリップフロップF1から出力される1クロック遅延された垂直同期信号を反転するインバータI1と、インバータI1で反転された信号と垂直同期信号VSとの論理積をとるANDゲートA1とから構成され、図5に示すような先端検出信号bを出力する。前記後端検出手段は、フリップフロップF1から出力される1クロック遅延された垂直同期信号とインバータI2で反転された垂直同期信号との論理積をとるANDゲートA2とから構成され、図5に示すような後端検出信号cを出力する。
【0014】
フィールド判別信号発生手段20は、図2に示すように、ラッチ手段22と、垂直同期信号VSに含まれている雑音成分によるフィールド判別誤動作を防止する誤動作防止手段24と、出力手段26とから構成される。ラッチ手段22は、エッジ検出手段10で生成された1クロック遅延され反転された垂直同期信号VS−SHOTをクロックとして入力し、各水平ラインのビデオ信号のアクティブ区間に対応するアクティブビデオ信号AVをラッチするフリップフロップFF1から構成される。誤動作防止手段24は、フリップフロップFF1において以前にラッチしたフィールド判別信号をラッチするフリップフロップFF2と、以前のフィールド判別信号ODDを、1クロック遅延され反転された垂直同期信号VS−SHOTのクロック入力に応答してラッチし、そのラッチされた信号を反転出力するフリップフロップFF4と、フリップフロップFF1とフリップフロップFF2から出力される信号が異なる場合には正常と判断し、同一の場合には誤動作と判断する反転出力排他的論理和ゲート(Exclusive−NOR)NEXと、反転出力排他的論理和ゲートNEXから出力される信号に応じてラッチ手段22でラッチされた現在のフィールド判別信号とフリップフロップFF4にラッチされた以前のフィールド判別信号をマルチプレクスするマルチプレクサMUXとを含む。従って、誤動作時には以前に出力されたフィールド判別信号と位相が180°反転されたフィールド判別信号を選択して現在のフィールド判別信号を出力することにより誤動作時にも正しいフィールド判別信号を出力するようになる。出力手段26はマルチプレクサMUXから出力される信号をクロック信号CKによりラッチしてクロック信号に同期したフィールド判別信号を出力するためのフリップフロップFF3とから構成される。
【0015】
図1に示すように、カウント制御手段30は、先端検出信号bに応答して所定のパルス幅を有するカウント制御信号を発生するパルス発生手段32と、放送方式選択信号MODE1及びフィールド判別信号ODDに応答してカウント制御信号をフィールドごとに出力するか、偶数フィールドごとに出力するかを制御する出力制御手段34とを含む。パルス発生手段32は、先端検出信号bをクロックとして入力し電源電圧VDDをラッチするフリップフロップF2と、水平同期信号の2倍の周波数を有するパルス信号FH2をクロック入力してフリップフロップF2の出力をラッチし、そのラッチされた信号を反転出力してフリップフロップF2をリセットするフリップフロップF3とを含む。したがって、パルス発生手段32は、図5に示すように垂直同期信号VSの先端からFH2の1周期分のパルス幅を持つカウント制御信号dを発生することになる。出力制御手段34は、フィールド判別信号発生手段20から出力されるフィード判別信号ODDと放送方式選択信号MODE1とを組合わせるNANDゲートA3と、NANDゲートA3から出力される信号によりカウント制御信号dの出力を制御するANDゲートA4と、リセット信号RBを反転するインバータI3と、ANDゲートA4から出力される信号と反転されたリセット信号との論理和をとるオアゲートOR1とから構成される。つまり、カウント制御手段30は垂直同期信号の先端に応答してFH2の1周期分のパルス幅を持つロード制御信号を発生する。
【0016】
ラインカウント手段40は、フィールド判別信号発生手段20から出力されるフィールド判別信号ODDにより、あらかじめ設定された初期値“1001”と“1010”とのいずれかを選択し出力するマルチプレクサ42と、カウント制御信号により、マルチプレクサ42で選択された初期値がロードされ、FH2をクロック信号として、ロードされた初期値からカウントを開始する11ビットカウンタ44とを含む。そして、放送方式がNTSC方式である場合、以前のフィールドが偶数のフィールドである場合にはマルチプレクサ42のSB端子にハイ状態の信号が印加されるので、初期値として“1001”が選択され、カウンタ44は9を初期値としてロードし、現在の奇数のフィールドのラインの数をカウントし始めるようになる。
【0017】
比較手段50は、ラインカウント手段40から出力されるデータをA<10:0>端子へ入力し、外部から入力されるか、又は、あらかじめ設定されたNTSCテレビ方式に該当するデータ“526”をB<10:0>端子へ入力し、両者を比較してそれらが等しい場合にはハイ状態の一致信号を出力する。
【0018】
ブランキング信号発生手段60は、比較手段50から出力される一致信号を、FH2をクロック入力して1水平ライン分遅延させる従属連結されたフリップフロップF4、F5と、フリップフロップF5から出力される信号と先端検出信号bとの論理和をとるオアゲートOR2とから構成された遅延手段と、オアゲートOR2から出力された信号をJ入力端子に入力し、後端検出信号cをK入力端子に入力してクロック信号CKに同期したブランキング信号BLANKを出力するJKフリップフロップF6とから構成された出力手段とを含む。
【0019】
次に、図3及び図4を参照して、上記構成のブランキング信号発生制御回路の動作について説明する。
【0020】
ラインカウント手段40のカウンタ44は、入力端子LDへの信号が論理値1であるときにA<10:0>に入力される値をロードして、その値を初期値としてカウントアップ動作を行なう。
【0021】
カウント制御手段30のANDゲートA3に入力されるMODE1が論理値0であればANDゲートA4は常にイネーブル状態になってVSタイミング信号が発生される度にカウンタ44の出力は9または10に初期化される。
【0022】
一方、MODE1が論理値1の場合は、ANDゲートA3のもう一方の入力であるフィールド判別信号ODDによって、フリップフロップF2の出力のカウンタ44のLDへの伝達が制御される。すなわち、MODE1の値が論理値1である場合に、フィールド判別信号ODDの値が論理値0であれば(EVENフィールド)、フリップフロップF2の出力はカウンタ44のLDに伝達され、フィード判別信号ODDの値が論理値1であれば(ODDフィールド)、フリップフロップF2の出力はカウンタ44のLDに伝達されないようになる。
【0023】
したがって、MODE1が論理値1であるときは1つのフレームあたり1度のブランキング信号が生成される。NTSC方式の映像信号であるときはMODE1を論理値0として用いる。
【0024】
カウンタ44にフリップフロップF2の出力が伝達され、マルチプレクサ42から出力された9または10がロードされると、フリップフロップF3の反転出力端子より出力された信号がフリップフロップF2のリセット端子に供給されるので、カウンタ44に供給されるフリップフロップF2の出力はFH2の1つの周期の間のみ論理値1となる。
【0025】
カウンタ44から出力されるデータの値が設定されたデータ“526”と一致するとき比較手段50は論理値1の一致信号を出力する。
【0026】
カウンタ44がFH2をクロック入力としてカウントするに際し、FH2は1水平ラインあたり2つのパルスが存在する信号であるので、9から始めて526までカウントする間の水平ラインの数は260個となる。したがって、カウントの値が526であるときが、比較手段50の出力が論理値1のパルスであるときになる。比較手段50の出力はFH2の2個分遅延してフリップフロップF6のJ入力端子に入力される。FH2の2つの周期の間は1水平ラインに該当するので、水平ラインのカウント値が264においてブランキング信号BLANKが論理値1となる。
【0027】
上記ブランキング信号が論理値1になってからVS入力信号が論理値0に落ちて垂直同期の区間が終わるとエッジ検出手段10のANDゲートA2の出力によりVSの後端部分においてシステムクロックの1周期に該当する後端検出信号がフリップフロップF6のK入力端子に入力されてブランキング信号の出力を再び論理値0に落とす。
【0028】
現在の奇数フィールドが終わる部分においては上述した9の代りに10がカウンタ44にロードされ、図3及び図4に示されたODD及びEVENフィールドにおけるビデオラインからわかるようにラインカウント値が266であるときにカウンタ44は10からカウントアップを行うので、ラインカウント値525においてフリップフロップF4の出力にパルスが発生してフリップフロップF4を通して1水平ラインだけ遅延しフリップフロップF6のJ入力端子に入力される。このようにして、ブランキング信号は論理値1となり、垂直同期信号VSの後端検出信号により論理値0になる。
【0029】
なお、ここでは、NTSC方式のテレビ信号について説明したが、PAL及びSECAM方式のテレビ信号に対しても放送方式選択信号、初期値、比較手段50の基準値などを外部から調整することにより、各放送方式に適したブランキング信号が得られる。
【0030】
【発明の効果】
以上詳細に説明したように、本発明によれば、カウンタの初期値と初期値ロード、及び比較手段の比較値を外部から調整できるので、各放送方式に好適なデータを設定することによって、各放送方式に適したブランキング信号を発生することができるようになる。
【図面の簡単な説明】
【図1】本発明による映像機器のブランキング信号発生制御回路を示した図である。
【図2】図1に示されたフィールド判別信号発生手段の詳細回路図である。
【図3】NTSC方式のテレビ信号の奇数フィールドにおける複合ビデオ信号、アクティブビデオ信号、垂直同期信号、ブランキング信号及びフィールド判別信号の波形を示した波形図である。
【図4】NTSC方式のテレビ信号の偶数フィールドにおける複合ビデオ信号、アクティブビデオ信号、垂直同期信号、ブランキング信号及びフィールド判別信号の波形を示した波形図である。
【図5】図1に示された回路の主要部分の波形図である。
【符号の説明】
10 エッジ検出手段
20 フィールド判別信号発生手段
30 カウント制御手段
40 ラインカウント手段
50 比較手段
60 ブランキング信号発生手段
Claims (6)
- 垂直同期信号の先端と後端を検出して先端検出信号及び後端検出信号を発生し、遅延した垂直同期信号を発生するエッジ検出手段と、
前記遅延した垂直同期信号の後端においてアクティブビデオ信号のレベルに応答して奇数及び偶数フィールドを検出しフィールド判別信号を発生するフィールド判別信号発生手段と、
前記先端検出信号に同期したカウント制御信号を前記フィールド判別信号及び放送方式選択信号に応答して出力するカウント制御手段と、
前記フィールド判別信号に応答して第1の初期値及び第2の初期値から選択される初期値を前記カウント制御信号に応答してロードし、ロードされた初期値から水平同期信号の2倍の周波数を有するパルス信号をクロック入力としてカウントし、そのカウントされた計数値を出力するラインカウント手段と、
該ラインカウント手段の計数値と、選択された放送方式に対応するように予め設定された値とを比較し、両者が一致する場合に一致信号を出力する比較手段と、
前記一致信号に応答する先端と前記後端検出信号に応答する後端により区間が決定されるブランキング信号を発生するブランキング信号発生手段と
を備えることを特徴とするブランキング信号発生制御回路。 - 前記エッジ検出手段は、
クロック信号に応答して前記垂直同期信号をクロック遅延させる遅延手段と、前記垂直同期信号と、前記遅延手段によりクロック遅延された垂直同期信号とを組合わせて垂直同期信号の先端検出信号を発生する先端検出手段と、
前記垂直同期信号と前記クロック遅延された垂直同期信号を組合わせて垂直同期信号の後端検出信号を発生する後端検出手段と
を備えることを特徴とする請求項1に記載のブランキング信号発生制御回路。 - 前記フィールド判別信号発生手段は、
前記クロック遅延された垂直同期信号の後端において前記アクティブビデオ信号のレベルをラッチするラッチ手段と、
該ラッチ手段によりラッチされた現在の値と以前の値を比較して相違している場合には現在のラッチされた値を選択し、等しい場合には以前に発生されたフィールド判別信号を反転させた信号を選択する誤動作防止手段と、
該誤動作防止手段から出力される信号を前記クロック信号に同期させてフィールド判別信号として出力する出力手段と
を備えることを特徴とする請求項1に記載のブランキング信号発生制御回路。 - 前記カウント制御手段は、
前記先端検出信号に応答して所定のパルス幅を有するカウント制御信号を発生するパルス発生手段と、
前記放送方式選択信号及びフィールド判別信号に応答して前記カウント制御信号をフィールド毎に出力するか、偶数フィールド毎に出力するかを制御する出力制御手段と
を備えることを特徴とする請求項1に記載のブランキング信号発生制御回路。 - 前記ラインカウント手段は、
前記フィールド判別信号に応答して第1および第2の初期値のいずれかを選択する初期値選択手段と、
該選択された初期値を前記カウント制御信号に応答してロードし、そのロードされた初期値から水平同期信号の2倍の周波数を有するパルス信号をクロック入力としてカウントし、そのカウントされた計数値を出力するカウンタと
を備えることを特徴とする請求項1に記載のブランキング信号発生制御回路。 - 前記ブランキング信号発生手段は、
前記一致信号を水平同期信号の2倍の周波数を有するパルス信号により1水平ライン遅延させて出力する遅延手段と、
該1水平ライン遅延された一致信号と前記後端検出信号に応答して、前記クロック信号に同期したブランキング信号を出力する出力手段と
を備えることを特徴とする請求項1に記載のブランキング信号発生制御回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950068626A KR0157125B1 (ko) | 1995-12-30 | 1995-12-30 | 복합 영상 기기의 블랙킹 신호 발생 제어 회로 |
KR1995-68626 | 1995-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09200793A JPH09200793A (ja) | 1997-07-31 |
JP3618487B2 true JP3618487B2 (ja) | 2005-02-09 |
Family
ID=19448149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26410796A Expired - Fee Related JP3618487B2 (ja) | 1995-12-30 | 1996-10-04 | ブランキング信号発生制御回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5995158A (ja) |
JP (1) | JP3618487B2 (ja) |
KR (1) | KR0157125B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8203652B2 (en) * | 2007-09-17 | 2012-06-19 | Himax Technologies Limited | SECAM-L detector and video broadcast system having the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU535411B2 (en) * | 1979-12-29 | 1984-03-22 | Sony Corporation | Synchronizing signal detector |
JPS56165469A (en) * | 1980-05-23 | 1981-12-19 | Sony Corp | Detecting method of vertical synchronous signal |
DE3834865C2 (de) * | 1988-10-13 | 1995-11-16 | Broadcast Television Syst | Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen |
KR950007417A (ko) * | 1993-08-13 | 1995-03-21 | 문정환 | 디지탈 수직동기신호 분리장치 |
US5754251A (en) * | 1995-12-12 | 1998-05-19 | Trw Inc. | Digital video vertical synchronization pulse detector |
-
1995
- 1995-12-30 KR KR1019950068626A patent/KR0157125B1/ko not_active IP Right Cessation
-
1996
- 1996-10-04 JP JP26410796A patent/JP3618487B2/ja not_active Expired - Fee Related
- 1996-10-30 US US08/740,492 patent/US5995158A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970056824A (ko) | 1997-07-31 |
KR0157125B1 (ko) | 1998-11-16 |
JPH09200793A (ja) | 1997-07-31 |
US5995158A (en) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3252228B2 (ja) | フィールド形式表示信号発生装置 | |
JP2814039B2 (ja) | クランプ回路 | |
US5892552A (en) | Time code generator | |
JP3618487B2 (ja) | ブランキング信号発生制御回路 | |
US7268824B2 (en) | Method and apparatus for canceling jitter | |
US5963267A (en) | Delay correction circuit | |
EP0474498B1 (en) | Synchronizing circuit | |
US5053869A (en) | Digital circuit arrangement detecting synchronizing pulses | |
JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
US5784121A (en) | Vertical synchronisation signal detector | |
US5311296A (en) | Video signal generator circuit and video image processing device using the same | |
US7834933B2 (en) | Vertical sync signal generator | |
US5754251A (en) | Digital video vertical synchronization pulse detector | |
KR0183671B1 (ko) | 방송방식 판별장치 및 방법 | |
KR920010030B1 (ko) | 동기신호의 주파수에 대응하는 펄스폭을 가지는 클램프펄스 발생회로 | |
JP2944430B2 (ja) | ディジタルビデオ同期検出回路 | |
JP3871901B2 (ja) | 映像表示装置 | |
JP3027985B2 (ja) | 外部同期カメラ制御装置 | |
JP3114180B2 (ja) | 同期不連続検知装置 | |
JP3014791B2 (ja) | 垂直同期信号正規化装置 | |
KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
US6563545B1 (en) | Synchronous processing circuit | |
KR100218271B1 (ko) | 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 | |
KR0165249B1 (ko) | 버스트 게이트 펄스 발생회로 | |
JP2932967B2 (ja) | 映像信号の方式自動判別方法とその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |