KR0165249B1 - 버스트 게이트 펄스 발생회로 - Google Patents

버스트 게이트 펄스 발생회로 Download PDF

Info

Publication number
KR0165249B1
KR0165249B1 KR1019920018786A KR920018786A KR0165249B1 KR 0165249 B1 KR0165249 B1 KR 0165249B1 KR 1019920018786 A KR1019920018786 A KR 1019920018786A KR 920018786 A KR920018786 A KR 920018786A KR 0165249 B1 KR0165249 B1 KR 0165249B1
Authority
KR
South Korea
Prior art keywords
pulse
output
back porch
signal
generating means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920018786A
Other languages
English (en)
Other versions
KR940010507A (ko
Inventor
성낙용
이문기
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019920018786A priority Critical patent/KR0165249B1/ko
Publication of KR940010507A publication Critical patent/KR940010507A/ko
Application granted granted Critical
Publication of KR0165249B1 publication Critical patent/KR0165249B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명은 버스트 게이트 펄스 발생회로에 관한 것으로 영상신호를 수신하고 이를 디코딩하는 회로에 있어서, 수평동기신호와 귀선펄스를 입력하여 백포치기간동안 엑티브되는 신호를 출력하는 백포치 펄스 발생수단과; 상기 백포치 펄스 발생수단의 출력을 소정기간동안 지연한 신호와 상기 백포치 펄스 발생수단의 출력이 동시에 엑티브인 경우에 엑티브되는 신호를 출력함으써 버스트 게이트 펄스를 출력하는 펄스지연 및 조합수단을 구비하는 것을 특징으로 하며 종래의 버스트 게이트 펄스 발생회로에서 일어날 수 있는 공정, 온도등 외부적 요인으로 인한 BGP신호에서 펄스의 위치가 변화하거나 또는 그 펄스폭이 변화하는 문제점을 방지할 수 있으며, 또한 회로를 간략화함으로써 소형집적화가 가능하게 되는 잇점이 있다.

Description

버스트 게이트 펄스 발생회로
제1도는 종래의 버스트 게이트 펄스 발생회로의 블록도이고,
제2도는 종래의 버스트 게이트 펄스 발생회로에서의 파형도이고,
제3도는 본 발명에 따른 버스트 게이트 펄스 발생회로의 블록도이고,
제4도는 본 발명에 따른 버스트 게이트 펄스 발생회로에서의 파형도이고,
제5도는 파형의 시간관계를 구체적으로 나타낸 것이다.
* 도면의 주요부분에 대한 부호의 설명
301 : 백포치 펄스 발생수단 302 : 펄스지연 및 조합수단
본 발명은 버스트 게이트펄스 발생회로에 관한 것으로, 특히 복합영상신호를 디코딩함에 있어 그 기준신호로 사용되는 버스트신호가 입력되는 기간동안 엑티브되는 버스트 게이트 펄스 발생회로에 관한 것이다.
버스트신호란 복합영상신호(NTSC)중 수평동기신호의 약 0.5μs 지연되어 나타나는 3.5Mhz의 색부반송파를 나타내는 신호로서 이를 기준으로 색신호를 복조하게 된다. 여기서 버스트 게이트 펄스는 복합영상신호(NTSC)중 버스트신호가 입력되는 기간동안 엑티브되는 펄스로 이를 이용하여 복합영상신호에 포함된 버스트신호를 검출하게 되고 검출된 버스트신호는 국부발진기로 인가되어 색신호 복조시 기준이 되는 신호를 발생하게 된다. 여기서 종래의 버스트 게이트 펄스 발생회로를 제1도 내지 제2도를 이용하여 설명하기로 한다.
제1도는 종래의 버스트 게이트 펄스 발생회로의 블록도로서, 램프 파형 발생수단(101)과 비교기(102)를 포함하여 구성된다.
제1도에 있어서, 램프 파형 발생수단(101)은 정극성의 귀선펄스(FBP;Fly-Back Pulse)를 입력한 후 내부 캐패시턴스 등을 이용하여 정전류방전을 행함으로써 귀선펄스(FBP;Fly-Back Pulse)의 폭과 같은 폭의 램 파형을 출력한다. 즉 내부 캐패시턴스 등에 의해 시정수가 조정되고 그 시정수에 따라 점차로 증가하는 전압을 나타낸다. 비교기(102)는 상기 램프 파형 발생수단(101)의 출력이 소정 기준전압을 비교하여 그 이상인 경우에 엑티브되는 신호를 출력함으로써 버스트 게이트 펄스를 발생하게 된다. 제2도는 이와 같은 버스트 게이트 펄스 발생회로에서의 파형도를 나타낸 것이다. NTSC는 복합영상신호를 나타내며 H-syn은 검출된 수평동기신호를 나타내며 정극성 FBP는 귀선펄스(FBP;Fly-Back Pulse)를 나타낸다. 램프 파형은 상기 램프 파형 발생수단(101)의 출력이며 BGP는 상기 비교기(102)의 출력파형을 나타낸다.
그러나 이와 같은 버스트 게이트 펄스 발생회로는 그 구성요소의 하나인 램프 파형 발생수단(101)의 구성이 아날로그로 구성되어 매우 복잡하며, 또한 비교기(102)의 기준전압의 변화에 따라 버스트 게이트 펄스의 위치 및 폭이 바뀌게 되어 동작이 불안정한 점이 있다.
따라서 본 발명의 목적은 상기한 문제점을 해결하며 로직회로(LOGIC CIRCUIT)로 구성되어 소형집적화가 가능한 버스트 게이트 펄스 발생회로를 제공하는 것에 있다.
상기 목적을 달성하기 위하여 본 발명인 버스트 게이트 펄스 발생회로는 영상신호를 수신하여 이를 디코딩하는 회로에 있어서, 수평동기신호와 귀선펄스를 입력하여 백포치기간동안 엑티브되는 신호를 출력하는 백포치 펄스 발생수단과; 상기 백포치 펄스 발생수단의 출력을 소정기간동안 지연한 신호와 상기 백포치 펄스 발생수단의 출력이 동시에 액티브인 경우에 액티브되는 신호를 출력함으로써 버스트 게이트 펄스를 출력하는 펄스지연 및 조합수단을 구비하는 것을 특징으로 한다.
이어서 제3도 내지 제5도를 이용하여 본 발명에 관하여 좀더 상세히 설명하기로 한다.
제3도는 본 발명에 따른 버스트 게이트 펄스 발생회로의 블록도로서 백포치 펄스 발생수단(301)과 펄스지연 및 조합수단(302)를 포함하여 구성된다.
제3도에 있어서, 백포치 펄스 발생수단(301)은 백포치 펄스 발생수단(301)은 NAND-게이트(ND1, ND2)로 구성되는 랫치수단과 NAND-게이트 (ND3)로 이루어지는 것으로 정극성의 귀선펄스(FBP;Fly-Back Pulse)와 부극성의 수평동기신호를 입력하여 복합영상신호(NTSC)중 백포치기간동안 액티브되는 신호를 출력한다. 랫치수단은 수평동기신호가 로우레벨일 때 셋트되고 귀선펄스(FBP;Fly-Back Pulse)가 로우레베일 때 리셋트되는 신호를 출력하며 동시에 하이레벨일 때는 그 이전상태의 출력을 유지한다. 여기서 부극성펄스를 나타내는 수평동기신호와 정극성인 귀선펄스가 나타내는 로직은 제4도에서 알 수 있는 바와 같이 수펴동기신호의 펄스인 부분으로부터(0,1), (1,1), (1,0), (1,1)로 되고 이러한 출력이 랫치수단에 인가되면 ND2의 출력은 1, 1, 0, 0이된다. ND2의 출력은 다시 ND3에서 수평등기신호와 논리곱되고 반전되어 ND3는 1, 0, 1, 1와 같은 출력을 나타내고 이에 대한 파형을 제4도의 ND3에 도시하였다. 즉 ND3의 출력파형은 백포치기간동안 로우레벨이 되고 그 이외의 구간에서는 하이레벨이 되는 펄스파형임을 알 수 있다.
펄스지연 및 조합수단(302)은 백포치 펄스 발생수단(301)의 출력을 소정기간(0.5μs)동안 지연한 신호와 상기 백포치 펄스 발생수단(301)의 출력이 동시에 액티브인 경우에 액티브되는 신호를 출력함으로써 버스트 게이트 펄스를 출력하게 된다. I1, I2, I3등으로 이루어지는 지연수단은 상기 백포치 펄스 발생수단(301)의 출력 즉 ND3의 출력을 소정기간(0.5μs)동안 지연하며 동시에 반전하는 기능을 수행한다. 인버터(Ⅰ4)는 상기 백포치 펄스 발생수단(301)의 출력을 반전하게 된다. 따라서 상기 지연수단 및 인버터(14)의 출력을 입력하여 논리곱하고 반전하는 NAND-게이트(ND4)는 복합영상신호중 버스트신호가 있는 기간동안 부극성펄스를 나타내게 된다.
제4도는 본 발명에 버스트 게이트 펄스 발생회로에서의 파형도로서 버스트 게이트 펄스가 복합영상신호중 버스트신호가 실리는 기간동안 부극성의 펄스를 나타냄을 알 수 있다.
제5는 상기 제4도에 도시된 파형중 귀선펄스(FBP;Fly-Back Pulse)와 수평동기신호(H-syn)와 본 발명인 버스트 게이트 펄스 발생회로에 의해 발생된 BGP펄스의 파형들의 시간관계를 구체적으로 도시하여 나타낸 것이다.
상술한 바와 같이 본 발명은 버스트 게이트 펄스 발생회로를 로직회로로 구성한 것으로 종래의 버스트 게이트 펄스 발생회로에서 일어날 수 있는 공정, 온도등 외부적 요인으로 인한 BGP신호에서 펄스의 위치가 변화하거나 또는 그 펄스쪽이 변화하는 문제점을 방지할 수 있으며, 또한 회로를 간략화함으로써 소형집적화가 가능하게 되는 잇점이 있다.

Claims (4)

  1. 영상신호를 수신하여 이를 디코딩하는 회로에 있어서, 수평동기신호와 귀선펄스를 입력하여 백포치기간동안 엑티브되는 신호를 출력하는 백포치 펄스 발생수단과; 상기 백포치 펄스 발생수단의 출력을 소정기간동안 지연한 신호와 상기 백포치 펄스 발생수단의 출력이 동시에 엑티브인 경우에 엑티브되는 신호를 출력함으로써 버스트 게이트 펄스를 출력하는 펄스지연 및 조합수단을 구비하는 것을 특징으로 하는 버스트 게이트 펄스 발생회로.
  2. 제1항에 있어서, 상기 백포치 펄스 발생수단은 부극성의 수평동기신호를 셋트단자로 입력하고 정극성의 귀선펄스를 리셋트단자로 입력하느 랫치회로와; 상기 랫치회로의 출력과 수평동기신호를 논리곱하고 반전하는 제1-NAND게이트를 구비하는 것을 특징으로 하는 버스트 게이트 펄스 발생회로.
  3. 제1항에 있어서, 상기 펄스지연 및 조합수단은 상기 백포치 펄스 발생수단의 출력을 소정기간동안 지연하고 반전하는 지연수단과; 상기 백포치 펄스 발생수단의 출력을 반전하는 인버터(Ⅰ4)와; 상기 지연수단의 출력과 상기 인버터(Ⅰ4)의 출력을 논리곱하고 반전하여 부극성의 버스트 게이트 펄스를 출력하는 제2-NAND게이트를 구비하는 것을 특징으로 하는 버스트 게이트 펄스 발생회로.
  4. 제3항에 있어서, 상기 지연수단은 상기 백포치 펄스 발생수단의 출력을 0.5μs 지연하고 반전하여 출력하는 것을 특징으로 하는 버스트 게이트 펄스 발생회로.
KR1019920018786A 1992-10-13 1992-10-13 버스트 게이트 펄스 발생회로 Expired - Fee Related KR0165249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920018786A KR0165249B1 (ko) 1992-10-13 1992-10-13 버스트 게이트 펄스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018786A KR0165249B1 (ko) 1992-10-13 1992-10-13 버스트 게이트 펄스 발생회로

Publications (2)

Publication Number Publication Date
KR940010507A KR940010507A (ko) 1994-05-26
KR0165249B1 true KR0165249B1 (ko) 1999-03-20

Family

ID=19341065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018786A Expired - Fee Related KR0165249B1 (ko) 1992-10-13 1992-10-13 버스트 게이트 펄스 발생회로

Country Status (1)

Country Link
KR (1) KR0165249B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784919B1 (ko) * 2006-11-13 2007-12-11 주식회사 하이닉스반도체 지연 고정 루프 초기화 신호 발생장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784919B1 (ko) * 2006-11-13 2007-12-11 주식회사 하이닉스반도체 지연 고정 루프 초기화 신호 발생장치

Also Published As

Publication number Publication date
KR940010507A (ko) 1994-05-26

Similar Documents

Publication Publication Date Title
JP2005086302A (ja) 液晶表示制御装置
US4282549A (en) Pulse generator for a horizontal deflection system
CA1185357A (en) Dual mode horizontal deflection circuit
US4591910A (en) Horizontal picture centering
US5432559A (en) Self-adjusting window circuit with timing control
US5003393A (en) Control signal generator for processing a video signal
US4203135A (en) External synchronizing signal generating circuit for a color television camera
KR0165249B1 (ko) 버스트 게이트 펄스 발생회로
JP2901880B2 (ja) 垂直同期信号分離回路
JPS6230551B2 (ko)
KR910009048A (ko) 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로
JP3684264B2 (ja) ディジタル映像信号処理用の映像制御信号発生装置
JPH08172346A (ja) 位相回路およびこれを用いる色信号処理回路
US6108043A (en) Horizontal sync pulse minimum width logic
KR920010030B1 (ko) 동기신호의 주파수에 대응하는 펄스폭을 가지는 클램프펄스 발생회로
JP3654696B2 (ja) カラーバースト及びそのゲートパルス形成回路
US3586777A (en) Method and arrangement for generating a gating pulse
JPS5814791B2 (ja) 抜き取りパルス発生装置
KR950009239B1 (ko) 버스트 게이트 펄스 발생회로
JP3346497B2 (ja) 電源同期パルス生成回路
JP3618487B2 (ja) ブランキング信号発生制御回路
JP2983792B2 (ja) 表示装置の駆動回路
US3995112A (en) Television synchronizing pulse generating system
SU1596486A1 (ru) Телевизионна камера
JP2506649B2 (ja) 垂直同期装置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20070917

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20070917

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000