JPS5814791B2 - 抜き取りパルス発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明はカラーテレビジョン信号中に含まれているＶＩ
Ｒ（バーテイカル・インターバル・リファレンス）信号
等の情報信号を受像機側において抽出する場合に必要な
抜き取りパルス発生装置に関するものである。

放送局側から一般家庭のテレビ受像機に届く間に色映像
情報の色相、明るさ、コントラストなどが劣化しがちで
あるが、これを放送局側からの基準信号（ＶＩＲ信号）
により補正するようにしたＶＩＲシステムが提案せられ
ており、既に米国においては２〜３の放送局がこのＶＩ
Ｒ信号を垂直帰線期間内に挿入して送っている。

具体的に説明すれば第１図のイに示す複合映像信号にお
いて、２１ライン分を包含する垂直帰線期間の第１９番
目のラインにこの信号が挿入されており、該ＶＩＲ信号
は第２図に示す如くクロマ基準，輝度基準、黒基準など
の各種基準信号からなっている。

ところで受像機側においてＶＩＲ信号を利用する場合に
はこの信号を取り出すことが必要であるが、この取り出
しは必ずしも容易でない。

本発明はこのようなＶＩＲ信号等の情報信号を抜き取る
ためのパルスを発生する新規且つ有効な装置を提案する
ものである。

尚、本発明はＶＩＲ信号の抜き取りのためにのみ使用さ
れるものでなく、静止画放送信号又は文字放送信号を抜
き取るためや、その他種々の用途に用いられるが、本明
細書ではＶＩＲ信号抜き取りに使用する場合を例に挙げ
て説明する。

第３図は本発明装置のブロック回路図であって、１はＶ
ＩＲ信号を含むテレビジョン信号から垂直同期パルスを
抽出する回路、２は前記テレビジョン信号の水平同期パ
ルスに位相が同期した水平周波数パルスを発生する水平
周波数パルス発生回路３は前記垂直同期パルスと水平周
波数パルスをカウン卜するカウンタ、４は前期カウンク
が垂直同期パルスを予め定めた偶数個カウントしてから
後、水平周波数パルスをカウンタに加えるように前記カ
ウンクへのパルス供給を制御する手段、そして５は前記
カウンタの内容がＶＩＲ信号の挿入されているラインに
相当するカウント数に至ったところで略ＩＨの幅のパル
スを発生ずる回路である。

このような本発明装置の各構成要素は付属回路と共に更
に第４図において具体化されている。

この第４図はＩＣ用に構成した回路を示しており、１番
ピン■にはコンデンサＣ１が外付けされている。

第１図の複合映像信号をテレビジョン受像機の通常の同
期分離回路を通すことにより得られる複合同期パルス〔
第１図ロ参照〕は２番ピン■からスイッチングトランジ
スタＴ１のベースに加えられて、該トランジスタＴ１を
水平同期パルス、等価パルス及び垂直同期パルス〔いず
れも第１図イ参照〕の期間のみオフにする。

一方３番ピン■を通して水平周波数パルス（例えばフラ
イバックパルスであり、以下「フライパックパルス」と
いう）〔第１図ホ参照〕がトランジスタＴ２のベースに
加えられ、該トランジスタＴ２をフライパックパルス期
間のみオンにする。

従って、このように動作するトランジスタＴ１，Ｔ２が
接続された差動対Ｔ３，Ｔ４の一方Ｔ３のベースはトラ
ンジスタＴ１，Ｔ２が共にオフのとき、即ち等化パルス
と垂直同期パルス幅の期間のみ電源Ｖｃｃによりコンデ
ンサＣ１が充電されることにより電位が上り、他の期間
Ｔ１又はＴ２の導通によりコンデンサＣ１に蓄積された
電荷がＴ１又はＴ２を通して放電されることにより略接
地電位となる。

尚、等化パルスと垂直同期パルスの両パルス幅期間は異
なるので、それに応じてトランジスタＴ３のベース電位
上昇も異なる。

第１図ハは，この様子を示しており、Ｔ１，Ｔ２のオフ
期間の長い垂直同期パルス幅期間ではレベルＥ２まで上
昇するが、前記オフ期間の短かい等化パルス期間ではレ
ベルＥ１に届くのみである。

ここで差動対の他方Ｔ４のベースバイアスをＥ１＜×■
ｃｃ＜Ｅ２と Ｒ６＋Ｒ７ なるように選定しておけば該トランジスタＴ４のコレク
タには略垂直同期パルスに従った正極性のパルスが現わ
れる。

このパルスは次段のトランジスタＴ５をオフにしてその
コレクタ側の電圧分割点ａに負極性のパルスを生ぜしめ
る。

即ち、トランジスタＴ，は通常はＴ４の導通によりベー
ス電位が下ってオンとなり、点ａは一定の高レベル電位
となっているが、前述のようにトランジスタＴ４のコレ
クタに正極性パルスが現われたときにはオフになって点
ａはアース電位になるからである。

尚、点ａに生じるパルスは第１図ハの大きな鋸歯状波電
圧に従い６ヶ生じる筈であるが、後述するように本実施
例では２個以後は図示のように接続されたトランジスタ
Ｔ６をオンすることにより実質的に無効としているので
第１図二では２個のみ示している。

前記トランジスタＴ１〜Ｔ５とそれらに付随する抵抗並
びにコンデンサＣ１は第３図における垂直同期パルス抽
出回路１を構成している。

尚、２番ピン■に接続されたツエナーダイオードＤｚは
ノイズ対策用として導入したものである。

次にカウンタ３はＴ・フリツプフロツプを５個縦続して
構成しており、図ではそのうちの１つのＴフリツプフロ
ツプＦ１のみ具体的に示し、他はブロックＦ２，Ｆ３，
Ｆ４，Ｆ５のみで示しているが、これらは全て同一の回
路構成である。

Ｔ・フリツプフロツプＦ１は当初Ｓ１が低レベルになる
ようにリセットパルスにより制御されるのでＴ１１がオ
フでＴ１２がオンとなってＴ１２のエミツタ電流はＴ７
を通ってアースに流れているが、前記垂直同期パルス抽
出回路１の点ａに生じた負極性パルスがトランジスタＴ
７，Ｔ８に与えられると、これらＴ７，Ｔ８はオフとな
ってＴ１２のエミツタ電流はＴ７のコレクタ・エミツタ
を通じて流れることができず、Ｔ９のベースに流れ込む
。

このためＴ９がオンとなり、Ｔ１１のベース・エミツク
間バイアスがかかってＴ・フリツプフロツプは状態を反
転し、Ｔ１１がオン、Ｔ１２がオフとなる。

このようにＴ１１，Ｔ１２の反転動作は負極性パルスが
Ｔ７，Ｔ８に入力される度に行なわれる。

カウンタ３が、その入力パルスを２個カウントした時、
第１デコーダ・トランジスタＴ１３のエミツクは全てハ
イレベル入力信号となり、そのコレクタに接続されたト
ランジスタＴ１４をオンとする。

このため、フリツプフロツプＦ６はＴ１５がオン、Ｔ１
６がオフとなる。

そして、前記Ｔ１６のオフに従って、Ｔ６がオンとなる
ので先にも述べたように差動対を構成するトランジスタ
Ｔ４のコレクタに生じるパルスはそれ以降は無効とされ
カウンク３に加わることはない。

しかしながら、前記フリツプフロツプＦ６の他方のトラ
ンジスタＴ１５のオンに従って、Ｔ１７がオフ、Ｔ１８
がオンとなるので、３番ピン■からのフライバックパル
スがＴ１８を通じてカウンタ３に次々と加えられること
になる。

このように、最初の２個は垂直同期パルスが加えられ、
引き続いてフライバックパルスが加えられるカウンタ３
の各構成Ｔ・フリツプフロツプＦ１，Ｆ２，Ｆ３，Ｆ４
，Ｆ，の第１出力ヌは第１図のＳ１，Ｓ２，Ｓ３，Ｓ４
，Ｓ５のようになる。

尚、垂直同期パルスを２個カウントしてからフライバッ
クパルスをカウンタに加えるようにしているが、カウン
トすべき垂直同期パルスは２個に限定する必要はなく、
４個でも６個でもよく、結局偶数であればよい。

しかしながら、奇数個のカウントでは偶数フィールドと
奇数フィールドのいずれか一方で誤動作が生じることに
なるので、避けなければならない。

例えば第５図に示すように、一個の垂直同期パルスのみ
をカウントして行なう場合について説明すると、偶数フ
ィールドではフライバックパルスホと抽出垂直同期パル
スニの位置が略同じ位置にあるので、カウンタ３に入力
されるパルスはトのようになるが、奇数フィールドでは
抽出垂直同期パルスヨがフライバックパルスボの繰返し
位置からずれたところにあるので、カウンタ３に入力さ
れるパルスはト′に示すように１つ多くなってしまう。

ＶＩＲ信号抜き取りパルスを発生せしめる場合には、開
始パルスから一定数のカウントにより発生させるように
しているので、第５図のようにした場合にはいずれか一
方のフィールドではＶＩＲ信号が抽出されないという不
都合な結果になる。

この点、本発明の如く抽出垂直同期パルスを偶数個カウ
ントしてからフライバックパルスをカウンタに加えるよ
うにすると偶数フィールド、寄数フィールドともＶＩＲ
信号の挿入されているラインまでのカウント数が同一と
なり、前記のようにいずれか一方のフィールドで誤動作
が生じるという虞れはなくなる。

ただし、偶数個のうちでも、特に２個に選定した場合に
は弱電界時においても確実な動作が期待できるという利
点がある。

即ち弱電界時には同期分離回路から得られる垂直同期パ
ルスは第６図に示すように第３番目から以降崩れがちと
なるが、最初の２個あたりまではかなりしつかりしたパ
ルスとなっているからである。

このようにしてパルスが入力されるカウンタ３が所定数
のパルスをカウントしたときＶＩＲ信号抜き取りパルス
を発生する回路５は第２デコーダトランジスタＴ３３と
、そのコレクタに接続されたトランジスタＴ３５，Ｔ３
６及び、Ｔ３７，Ｔ３８から構成される。

前記第２デコーダ・トランジスタＴ３３のエミツタはカ
ウンタ３の出刀Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５が与えら
れるよう接続されており、このため第１図のヌに示す波
形から窺知できるように１７のカウント数のところでＴ
３３の入力は全てハイレベルとなるので、該第２デコー
ダ・トランジスタＴ３３はオフとなり、従ってそのコレ
クタに接続されたトランジスタＴ３５はオン、Ｔ３６は
オフとなって点ｂには略１Ｈ分に相当する負極性のゲー
トパルス〔第１図ル参照〕が生じる。

同時にトランジスタＴ３７がオフになることから、トラ
ンジスタＴ３８は導通し、そのエミツタに略１Ｈ分に相
当する正極性のゲートパルスを生じる。

尚、このように正負のゲートパルスを発生するか否は後
続する回路（図示せず）との関係において決せられるべ
きものであり、従っていずれか一方のゲートパルスだけ
でもよい場合もあることはいうまでもない。

前記第２デコーダ・トランジスタＴ３３は２１個のカウ
ントパルスのうち１７個のカウント以外のところではエ
ミツタ入力の少くともいずれか１つがローレベルとなる
ので導通し、従ってコレクタに接続されたトランジスタ
Ｔ３５以降の回路状態が全て反転し、前記のゲートパル
スは現われない。

またベースに接続されたトランジスタＴ３５は３番ピン
■からのフライパックパルス〔第１図ホ〕が与えられて
、該フライバックパルスの期間のみ導通し、そのコレク
タ電位、従ってトランジスタＴ３３，Ｔ３５のベースを
アース電位に落スので、フライバックパルスの期間はデ
コーダＴ３３が実質的に不作動になったことに相当する
。

それ故１７個のカウントによりトランジスタＴ３６，Ｔ
３８の各エミツタに生じるゲートパルスはフライバック
パルス幅を除いた１Ｈ期間となる。

尚、このようにフライバックパルス期間のみデコーダＴ
３３を不作動とするのは次の理由による。

一般にカウンタはアンド回路等を用いてフィードバック
をとることにより同期式カウンタとすることができるが
，該同期式カウンタは構成が複雑になるのを避け得ない
。

このため第４図の如き非同期方式のカウンタを採用する
と有利であるが、斯る非同期方式のカウンタでは各ビッ
トの時間遅れが生じる。

第７図はカウンタ３が１６個のパルスを数えた点の各Ｔ
・フリツプフロツプの第１出力波形を例として示してい
るが、Ｓ１のの変化に応じて変わるＳ２〜Ｓ５の変化に
は点線で示す如く時間的な遅れが僅かずつではあるが生
じる。

このような信号の遅れ時間内に第２デコーダ・トランジ
スタＴ３３が誤動作し、不必要なところでゲートパルス
を発生するという虞れがある。

従って、このような遅れ時間を包含するフライパックパ
ルスを使って該パルス期間のみ第２デコーダ・トランジ
スタＴ３３を不作動とするのである。

これによれば非同期式カウンタに生じる微小な時間遅れ
に起因する誤動作を払拭できしかもフライバックパルス
期間を不作動としても得られるゲートパルスはＶＩＲ信
号抜き取りに十分な幅を有しているので問題はない。

尚、このような非同期式カウンタの時間遅れによる影響
を除去するため同じような構成が後述する第３デコーダ
・トランジスタＴ３１にも、また既に説明した第１デコ
ーダ・トランジスタＴ１３にもＴ３２，Ｔ２０で示す如
く採用されている。

第３デコーダ・トランジスタＴ３１及びそのコレクタに
接続されたトランジスタＴ３０，Ｔ２９，Ｔ２８，Ｔ２
７並びにＴ２１はカウンタ３へのパルス入力を一定数以
上のところで打ち切るため設けられたものであって、こ
のようにカウンタへのパルスを遮断する手段がない場合
には、引き続くカウンタの動作により、１７個のカウン
ト内容と同一のカウント内容を走査期間中にも呈するこ
とから不必要な時点で周期的にゲートパルスを発生して
しまうからである。

第３デコーダ・トランジスタＴ３１はカウンタの各Ｔ・
フリツプフロツプのＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５がエ
ミツタに入力されるようカウンタと接続されており、そ
のため２１個のカウント時点で不導通となる。

それに従い、Ｔ３０がオン、Ｔ２９がオフ、Ｔ２８，Ｔ
２７，Ｔ２１がオンとなってフリツプフロツプＦ６を構
成するＴ１６のコレクタ電位、従ってＴ１５のベース電
位を低くしてＴ１５をオフ、Ｔ１６をオンとなし、フリ
ツプフロツプの状態を反転せしめる。

このためスイッチングトランジスタＴ１７がオン、Ｔ１
８がオフとなって３番ピン■からのフライバックパルス
はカウンタ３に供給されなくなる。

前記第３デコーダトランジスタＴ３１の出力に関係する
トランジスタＴ２７のエミツクにはスイッチングトラン
ジスタＴ２２〜Ｔ２６が図示のように並列に接続されて
いて、Ｔ２７の導通に従い、これらのトランジスタＴ２
２〜Ｔ２６も導通してその各エミッタをローレベルとす
る。

このことはカウンタ３を構成する各フリツプフロツプＦ
２〜Ｆ５をリセットすると共にそれらの第１出力Ｓ１〜
Ｓ５をローレベルの初期状態にすることを意味する。

第１図においてチはこの場合のリセットパルスを示して
いる１このリセットパルスがあまりにも短い場合にはカ
ウンク３がそれに追随しえないことを考慮し、トランジ
スタＴ２８のエミツタに小容量のコンデンサＣ２を挿入
してある。

トランジスタＴ２８の導通によって充電されたコンデン
サＣ２の電荷は次段Ｔ２７のベース・エミツク間インピ
ーダンスを通して流れるため放電時定数は大きい。

換言すれば該回路構成ではＩＣ内に小さな容量を作成す
るだけで十分長い時間遅れを現出できる訳である。

斯くしてリセットパルスチはカウンタ３を駆動するに十
分な時間幅となる。

叙上の如き本発明の装置によれば抜き取りパルスを正確
に発生することができ、極めて有用である。

【図面の簡単な説明】

図面はいずれも本発明を実施した抜き取りパルス発生装
置に関するものであって、第１図は各種信号波形図、第
２図はＶＩＲ信号の詳細を示す波形図、第３図は前記装
置のブロック回路図、第４図は、第３図の具体的回路図
、第５図及び第６図第７図はその説明波形図である。 １・・・・・・垂直同期パルス抽出回路、２・・・・・
・水平周波数パルス供給手段、３・・・・・・カウンタ
、４・・・・・・パルス供給を制御する回路、５・・・
・・・パルス発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 垂直帰線期間内において垂直同期パルスや等化パル
   スの存在する部分よりも後の特定のラインに情報信号が
   挿入されているテレビジョン信号から前記情報信号を抜
   き取るためのパルスを発生する装置であって、前記テレ
   ビジョン信号から垂直同期パルスを抽出する回路と、前
   記テレビジョン信号の水平同期パルスに位相が同期した
   水平周波数パルスを発生する水平周波数パルス発生回路
   とカウンタと、前記カウンクに垂直同期パルスを先に供
   給し前記カウンクが垂直同期パルスを予め定めた偶数個
   カウントした後に垂直同期パルスに代えて前記水平周波
   数パルスを前記カウンタに加えるように前記カウンタへ
   のパルス供給を制御する手段と、前記カウンタの出力端
   に接続され前記カウンタが所定のパルス数をカウントし
   たところで前記情報信号を抜き取るに十分な幅のパルス
   を発生する回路とからなる抜き取りパルス発生装置。 ２ 前記カウンタへのパルス供給を制御する手段は垂直
   同期パルスを２個カウントした後、垂直同期パルスの代
   りに水平周波数パルスをカウンタに加えることを特徴と
   する特許請求の範囲第１項記載の抜き取りパルス発生装
   置。