KR960013656B1 - 수평동기예측기 - Google Patents

수평동기예측기 Download PDF

Info

Publication number
KR960013656B1
KR960013656B1 KR1019940009435A KR19940009435A KR960013656B1 KR 960013656 B1 KR960013656 B1 KR 960013656B1 KR 1019940009435 A KR1019940009435 A KR 1019940009435A KR 19940009435 A KR19940009435 A KR 19940009435A KR 960013656 B1 KR960013656 B1 KR 960013656B1
Authority
KR
South Korea
Prior art keywords
output
control signal
high frequency
frequency clock
clock
Prior art date
Application number
KR1019940009435A
Other languages
English (en)
Other versions
KR950030692A (ko
Inventor
정관진
윤성호
Original Assignee
김정덕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정덕 filed Critical 김정덕
Priority to KR1019940009435A priority Critical patent/KR960013656B1/ko
Publication of KR950030692A publication Critical patent/KR950030692A/ko
Application granted granted Critical
Publication of KR960013656B1 publication Critical patent/KR960013656B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287Organisation of a multiplicity of shift registers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

수평동기예측기
제1도는 본 발명에 의한 수평동기예측기가 적용되는 스크램블러 및 디스크렘블러를 갖는 종합유선방송시스템의 일부를 도신한 블록도.
제2도는 제1도의 수평동기예측기의 상세 회로도.
제3도는 제1도의 각 구성요소의 출력에 대한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
20 : 노이즈제거회로 21,22 : 제1-2시프트레지스터
23,24 : 제1-2플립플롭 25,26,27,32,33,34,35,36 : 제1-8인버터들
28 : NAND 게이트 100 : 수평동기분리기
200 : 수평동기예측기 30 : PN 클럭발생기
31 : 카운터 37 : NOR 게이트
본 발명은 종합유선방송에 사용되는 영상 스크램블 및 디스크램블 장치에 관한 것으로, 특히 스크램블 및 디스크램블 장치에 사용되는 수평동기펄스를 미리 예측하여, 그 예측된 수평동기펄스를 발생하는 수평동기 예측기에 관한 것이다.
일반적으로 종합유선방송(cable television; CATV)에서는 보안상의 문제가 제기되는 바, 무단 접속에 의한 불법사용을 방지하기 위하여 영상신호를 스크램블신호로 변환하여 전송하고 적법한 가입자만이 그 스크램블된 신호를 디스크램블할 수 있는 디코더를 통하여 원하는 영상신호를 시청할 수 있도록 하고 있다.
일반적으로 CATV 시스템에서 아날로그 영상을 스크램블하는 방법중에는 수평동기펄스와 동기된 제어신호를 발생하여 사용하는 경우가 있다. 예를 들면, 각각의 수평동기펄스를 의사랜덤(pseudorandom; PN) 코드발생기의 클럭으로 사용하여 이 PN 코드에 따라 아날로그 영상신호를 반전시키는 경우이다. 그러나, n번째 수평동기펄스에 의하여 시작(트리거)된 PN 코드는 회로소자에 의한 전달지연(propogation delay)으로 자신의 수평동기신호보다 늦게 발생되기 때문에 자신의 수평동기신호를 스크램블할 수가 없었다.
이러한 문제점을 제거하기 위하여, 아날로그 영상신호를 디지털 영상신호로 변환하여 스크램블하고 그를 다시 디스크램블하는 경우에는 자신의 수평동기신호보다 늦게 발생되는 문제점은 없겠으나, 아날로그/디지탈 및 디지털/아날로그 변화기의 부품원가가 고가이므로, 일반 가정용 유선방송의 경우에는 대부분의 영상 신호를 아날로그상태로 처리하고 있다. 또한, PLL 회로를 사용하여 수평동기신호에 맞추어진 동기신호를 사용할 수도 있겠으나, 회로가 복잡하고 부품가격도 상승하게 되는 문제점이 있었다.
본 발명의 목적은 이러한 종래의 문제점을 해결하기 위하여 디지털논리회로만으로 구성된 수평동기예측기를 제공하는데 있다.
본 발며의 다른 목적은 수평동기신호를 정확히 예측함으로써 안정된 스크램블링 및 디스크램블링을 할 수 있는 수평동기예측기를 제공하는데 있다.
그러므로, 본 발명은 상기한 목적들을 달성하기 위하여, 영상신호로부터 분리된 수평동기신호를 받아서, 그 수평동기펄스의 시작점인 폴링엣지에서부터 소정 시간동안 이어지면, 정상적인 수평동기펄스로 간주하여 제어신호를 발생시키는 수단의 및 상기 제어신호를 받아 상기 제어신호의 주기동안 초기화된후, 상기 제어신호가 끝나면 고주파클럭을 카운트하여 다음번 수평동기펄스의 폴링엣지보다 소정시간 빠르게 의사랜덤클럭을 발생하는 수단을 포함하는 것을 특징으로 하는 수평동기예측기를 제공하고 있다.
바람직하게는 상기 본 발명에 의한 수평동기예측기는 상기 영상신호의 프론트포치(front porch)에서 의사 랜덤클럭을 발생시키는 수단을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 첨부하여 본 발명의 바람직한 일 실시예에 대하여 상술하기로 한다.
본 발명의 수평동기예측기가 적용되는 종합유선방송시스템의 스크램블 장치의 일부가 제1도에 도시되어 있다. 제1도에서, 수평동기분리기(100)는 기저대역(baseband)의 TV 영상신호중에서 수평동기신호를 분리하여 수평동기펄스로 만든후 본 발명에 의한 수평동기예측기(200)로 공급한다. 상기 수평동기예측기(200)는 상기 수평동기펄스에 의해 구동된후 고주파클럭을 카운팅하여 다음번 수평동기펄스가 존재할 시간이 되었을 때 의사랜덤(pseudorandom; PN) 클럭을 발생하여 PN 코드발생기(300)를 구동시킨다. 이렇게 구동된 PN 코드발생기(300)는 새로운 PN 코드가 원하는 수평동기신호보다 약간 앞서서 생성되도록 한다. 여기서, 상기 PN 클럭은 상기 수평동기예측기(200)내의 카운터값을 조정하여 다음번 수평동기펄스보다 약간 앞서서 출력되게 한다.
제2도는 제1도의 수평동기예측기(200)가 상세히 도시되어 있다. 전술한 바와 같이, 제2도의 수평동기예측기(200)는 노이즈제거회로(20)와 PN 클럭발생기(30)를 구비하고 있다. 상기 노이즈제거회로(20)에는 수평동기펄스와 제1인버터(25)를 거쳐 제1플립플롭(23)의 데이터단(D)에 입력되고, 이 제1플립플롭(23)은 고주파클럭을 제2인버터(26)를 통하여 받아 수평동기펄스의 플립플롭된 값을 제1시스트레지스터(21)로 출력한다. 한편, 상기 제1시프트레지스터(21)의 클리어 및 클럭입력으로는 상기 제1 및 제2인버터들(25,26)의 출력을 받아들이고 있다. 이렇게하여 상기 제1시프트레지스터(21)는 시프트된 값을 제2시프트레지스터(22)의 한 입력으로 공급한다. 제1시프트레지스터(21)의 출력을 받는 제2시프트레지스터(22)는 상기 제2인버터(26)의 출력을 클럭신호로 받아 시프트된 값을 제2플립플롭(24)으로 공급한다. 상기 제1플립플롭(23)의 클리어단, 상기 제1 및 제2시프트레지스터(21,22)의 클리어단은 제1인버터(25)의 출력값에 연결되어 있다. 상기 제2플립플롭(24)은 제1플립플롭(23)의 출력에 의해 클리어되고, 상기 제2인버터(26)의 출력을 클럭으로 받아들여 상기 제2시프트레지스터(22)의 시프트된 값을 제3인버터(27)를 통해 NAND게이트(28)로 공급된다. 상기 NAND 게이트(28)는 상기 제2시프트레지스터(22)의 출력과 상기 제3인버터(27)의 값을 받아 정상적인 수평동기펄스만을 통과시켜 글리치(노이즈) 프리숏트펄스(Glitch-free short pulse; GFSP) 신호를 발생하며, 이 발생된 제어신호는 PN 클럭발생기(30)로 출력된다.
상기 PN 클럭발생기(30)는 상기 GFSP 신호에 따라서 클리어되어 상기 고주파클럭을 카운팅하여 소정의 카운팅값을 제1 내지 제8의 출력단들(QA-QH)을 통해 출력한다. 그중 제1,제4,제6 내지 제8출력은 각각 제4 내지 제8인버터들(32-36)을 통해 NOR 게이트(37)로 입력되고, 나머지 출력은 그대로 NOR 게이트(37)에 입력되어 NOR-연산된후 PN 클럭신호로 제1도의 PN 코드발생기(300)로 공급된다.
상기 노이즈제거회로(20)는 입력되는 수평동기펄스가 폴링엣지에서 3.125 s 이후까지 계속하여 입력되면, 그 수평동기펄스를 정상적인 수평동기펄스로 간주하여 GFSP 신호를 발생시킨다. 즉, 제3도에 도시한 바와 같이 3.125 s 이하의 펄스는 노이즈로 간주하여 제거하고 3.125 이상의 수평동기펄스는 정상적인 수평동기펄스(4.7 s)로 파단하여 GFSP 신호를 생성한다. 상기 GFSP 신호는 그 펄스폭이 고주파클럭(4MHz)의 한 주기(0.250 s)이며, 이 주기동안 PN 클럭발생기(30)의 8진카운터(31)는 0으로 초기화된다. 상기 GFSP 신호에 의해 초기화된 8진카운터(31)는 GFSP 신호의 입력이 끝나면 고주파클럭을 카운팅하기 시작하여 233번째 클럭(58.25 s)이 지난호에 영상신호의 프론트포치에서 PN 클럭을 발생시킨다.
제3도에서 수평동기예측기(200)에 입력되는 수평동기펄스는 기저대역의 TV 영상신호의 수평동기신호를 분리하여 이를 로직펄스로 만든다. TV 영상신호 규격에 의해 각 수평동기신호의 구간은 Th로 일정하며, NTSC 방식에서는 수평동기신호의 주기는 63.5 s이다. 제3도에서 GFSP 신호는 수평동기펄스의 폭이 3.125 s일 때 발생되며, 그후 58.25 s에서 PN 클럭을 발생시키게 된다. 상기 PN 클럭은 수평동기펄스의 동기된 펄스로 간격은 Th와 같으나, 폴링엣지의 시점이 수평동기펄스의 폴링엣지보다 일정시간 즉 △t만큼 빠르다. 이 △t는 수평동기예측기(200)내의 카운터(31)의 셋팅값과 고주파클럭을 조정하여 정할 수 있으며, TV 영상신호의 프론트포치, 즉 화면신호(active video)의 끝시각과 수평동기신호의 시작시각과의 사이의 값인 1.5 s 이하의 값을 갖도록 한다. 이 PN 클럭의 펄스폭은 좁지만 폴링엣지가 수평동기예측기에 인식 되기에는 충분하다. 한편, 제3도의 PN 코드는 PN 클럭의 폴링엣지에 의해 동기되어져 코드값이 변화된다. 결국, 새로운 코드가 수평동기신호보다 △t에서 약간의 전달지연(propagation delay)시간을 뺀시간만큼 앞서서 오게 된다.
이렇게 하여, 본 발명의 수평동기예측기(200)는 현재의 n번째 수평동기펄스를 직접 PN 코드발생기(300)의 클럭으로 사용하지 않고, 그 대신에 (n-1)번째의 수평동기펄스를 이용하여 본 발명의 수평동기예측기(200)를 구동시킴으로써 현재의 n번째 수평동기펄스보다 약간 앞서서 PN 코드발생기(30)용 PN 클럭을 생성한다. 이렇게 예측된 PN 클럭으로 생성된 PN 코드는 n번째 수평동기펄스보다 앞서 만들어지므로 PN 코드에 따라서 영상을 반전시키는 경우에도 n번째 수평동기펄스가 부분적으로 분리되는 일이 없이 안정되게 수평동기펄스를 생성공급할 수 있다.

Claims (10)

  1. 영상신호로부터 분리된 수평동기신호를 받아서, 그 수평동기펄스의 폴링엣지에서부터 소정 시간동안 이어지면, 정상적인 수평동기펄스로 간주하여 제어신호를 발생시키는 수단; 및 상기 제어신호를 받아 상기 제어신호의 주기동안 초기화된후, 상기 제어신호가 끝나면 고주파클럭을 카운트하여 다음번 수평동기펄스의 폴링엣지보다 소정시간 빠르게 의사랜덤클럭을 발생하는 수단을 포함하는 것을 특징으로 하는 수평동기예측기.
  2. 제1항에 있어서, 제어신호발생수단은 상기 수평동기펄스를 고주파클럭에 따라서 소정시간 시프트시키는 수단; 및 상기 시프트수단으로부터의 출력과 고주파클럭에 따라 셋팅된 신호를 받아 소정의 제어신호를 생성하는 수단을 포함하는 것을 특징으로 하는 수평동기예측기.
  3. 제2항에 있어서, 상기 시프트수단은 상기 수평동기펄스를 반전시키는 제1인터버; 상기 고주파클럭을 반전시키는 제2인버터; 상기 반전된 고주파클럭에 따라서 상기 반전된 수평동기펄스를 플립플롭하는 제1플립플롭; 상기 반전된 수평동기펄스에 의해 클리어되고, 상기 제1플립플롭의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제1시프트레지스터; 및 상기 제1시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제2시프트레지스터를 포함하는 것을 특징으로 하는 수평동기예측기.
  4. 제3항에 있어서, 상기 제어신호생성수단은 상기 제2시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 따라 플립플롭하는 제2플립플롭; 상기 제2플립플롭의 출력을 반전하는 제3인터버; 상기 제2시프트레지스터의 출력과 상기 제3인버터의 출력을 받아 NAND 연산하여 소정의 제어신호를 출력하는 NAND 게이트를 포함하는 것을 특징으로 하는 수평동기예측기.
  5. 제2항에 있어서, 상기 의사랜덤클럭발생수단은 상기 제어신호에 의해 클리어되어 상기 반전된 고주파클럭을 카운팅하는 카운터; 및 상기 카운터의 출력들을 NOR 연산하여 의사랜덤클럭을 발생하는 NOR 게이트를 포함하는 것을 특징으로 하는 수평동기예측기.
  6. 제5항에 있어서, 상기 시프트수단은 상기 수평동기펄스를 반전시키는 제1인터버; 상기 고주파클럭을 반전시키는 제2인버터; 상기 반전된 고주파클럭에 따라서 상기 반전된 수평동기펄스를 플립플롭하는 제1플립플롭; 상기 반전된 수평동기펄스에 의해 클리어되고, 상기 제1플립플롭의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제1시프트레지스터; 및 상기 제1시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제2시프트레지스터를 포함하는 것을 특징으로 하는 수평동기예측기.
  7. 제6항에 있어서, 상기 제어신호생성수단은 상기 제2시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 따라 플립플롭하는 제2플립플롭; 상기 제2플립플롭의 출력을 반전하는 제3인터버; 상기 제2시프트레지스터의 출력과 상기 제3인버터의 출력을 받아 NAND 연산하여 소정의 제어신호를 출력하는 NAND 게이트를 포함하는 것을 특징으로 하는 수평동기예측기.
  8. 제1항에 있어서, 상기 제어신호발생수단은 입력되는 수평동기펄스가 3.125 s 이상 계속이어지면 상기 소정의 제어신호를 발생하는 것을 특징으로 하는 수평동기예측기.
  9. 제8항에 있어서, 상기 의사랜덤클럭발생수단은 상기 제어신호가 입력완료되면, 58.25 s 정도 지난 뒤에 의사램덤클럭을 발생하는 것을 특징으로 하는 수평동기예측기.
  10. 제1항에 내지 제9항중의 어느 한항에 있어서, 상기 의하랜덤클럭발생수단은 상기 영상신호의 프론트포치(front porch)에서 의사랜덤클럭을 발생시키는 것을 특징으로 하는 수평동기예측기.
KR1019940009435A 1994-04-30 1994-04-30 수평동기예측기 KR960013656B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940009435A KR960013656B1 (ko) 1994-04-30 1994-04-30 수평동기예측기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009435A KR960013656B1 (ko) 1994-04-30 1994-04-30 수평동기예측기

Publications (2)

Publication Number Publication Date
KR950030692A KR950030692A (ko) 1995-11-24
KR960013656B1 true KR960013656B1 (ko) 1996-10-10

Family

ID=19382198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009435A KR960013656B1 (ko) 1994-04-30 1994-04-30 수평동기예측기

Country Status (1)

Country Link
KR (1) KR960013656B1 (ko)

Also Published As

Publication number Publication date
KR950030692A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
US5438620A (en) Method and apparatus for scrambling and descrambling of video signal with edge fill
US4396947A (en) Apparatus for encoding of information
US4336553A (en) Method of coding audio and video signals
US4547802A (en) TV Scrambler/descrambler using serial memories
US4614970A (en) Descrambler apparatus
US4019201A (en) Method and apparatus for scrambling and unscrambling communication signals
KR960013656B1 (ko) 수평동기예측기
KR0152270B1 (ko) 유료 티브이 시스템의 합성 영상신호 암호화 해독 처리 시스템
US4024576A (en) Method and apparatus for scrambling and unscrambling communication signals
IE921630A1 (en) Method and apparatus for enhancing the security of a scrambled television signal
EP0119751B1 (en) Scrambling system of television signal
US4390899A (en) Television signal processing system
KR960012504B1 (ko) 종합유선방송용 영상신호 스크램블 및 디스크램블 장치
KR100188705B1 (ko) 멀티 모드 비디오 스크램블 장치
KR100226625B1 (ko) 비디오 신호의 암호화 장치
US5103477A (en) Method and apparatus for descrambling a television signal
KR0124601B1 (ko) 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치
KR0157125B1 (ko) 복합 영상 기기의 블랙킹 신호 발생 제어 회로
KR0168361B1 (ko) 영상신호의 수평동기신호 발생장치
KR100234318B1 (ko) 필드 신호 발생장치
JPS62145990A (ja) Catvスクランブルエンコ−ダ装置
JPS63221784A (ja) スクランブルデコ−ダ装置
KR19980065373A (ko) Ntsc 규격외의 신호 제거 장치 및 방법
JPH04342392A (ja) 映像デスクランブル装置
JPS62168486A (ja) スクランブルデコ−ダ装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991012

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee