KR950006775B1

KR950006775B1 - 적응형 듀오바이너리 디코더

Info

Publication number: KR950006775B1
Application number: KR1019920026684A
Authority: KR
Inventors: 조진호
Original assignee: 주식회사엘지전자; 이헌조
Priority date: 1992-12-30
Filing date: 1992-12-30
Publication date: 1995-06-22
Also published as: KR940017842A

Abstract

내용 없음.

Description

적응형 듀오바이너리 디코더

제1도는 일반적인 듀오바이너리 디코더의 회로도.

제2a도는 내지 제2d도는 제1도 및 제3도의 비교출력을 설명하기 위한 파형도.

제3도는 본 발명의 적응형 듀오바이너리 디코더에 대한 회로도.

제4a도는 내지 제4d도는 사운드/데이타신호 생성과정을 설명하기 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : A/D변환기 2 : 영상처리부

3 : 지연기 4,5 : 비교기

6 : S/D처리부 7 : 수평,수직동기 분리기

8 : S/D구간펄스 발생부 9 : 스위치

10 : 피엘엘 11 : 2분주기

12 : 정극성 저역필터 13 : 부극성 저역필터

14,17,18 : 가산기 15 : 3/4승산기

16 : 1/4승산기 20 : 적응형 듀오바이너리 디코더

20A : 듀오바이너리 디코더 XNOR1 : 익스클루시브 노아게이트

본 발명은 유럽의 고화질 텔레비젼 방송방식인 D₂-MAC(Multiplex Analog Component)/패킷에서 듀오바이너리(Duobinary) 신호의 디코딩 기술에 관한 것으로, 특히 잡음이 심한 신호의 디코딩시 에러 발생율을 줄이는데 적당하도록한 적응형 듀오바이너리 디코더에 관한 것이다.

제1도는 일반적인 듀오바이너리 디코더의 회로도로서 이에 도시한 바와 같이, 듀오바이너리신호 입력단자(IN)가 비교기(CP1)의 반전 입력단자 및 비교기(CP2)의 비반전 입력단자에 공통접속되고, 직렬접속된 저항(R1-R3)의 중간 접속점(V₁), (V₂)이 각각 상기 비교기(CP1), (CP2)의 비반전입력단자, 반전입력단자에 접속되며, 그 비교기(CP1), (CP2)의 출력단자가 익스클루시브 노아게이트(XNOR)에 접속되어 구성된 것으로, 이와 같이 구성된 종래 시스템의 작용을 제2도를 참조하여 설명하면 다음과 같다.

입력단자(IN)에 제2a도와 같은 듀오바이너리 신호가 입력되면, 이는 비교기(CP1), (CP2)에 각기 공급되어 비교기(CP1)에서는 그 듀오바이너리신호를 기준전압(V_refH)과 비교하고, 비교기(CP2)에서는 상기 기준전압(V_refH)보다 낮은 기준전압(V_refL)과 그 듀오바이너리 신호를 비교하여 그에따른 논리치 신호를 제2도(라)에서와 것과 같이 출력하게 된다.

그리고, 상기 비교기(CP1), (CP2)의 출력신호가 익스클루시브노아 게이트(XNOR)에 입력되어 그의 출력 신호가 제2d도에서와 같이 출력된다.

그러나 이와 같은 종래의 회로에 있어서의 듀오바이너리신호에 왜곡이 발생될때 즉, 채널의 주파수 응답도나 그룹지연등이 불량해지면 이에 의해 듀오바이너리신호가 변형되어 기준신호에 대해 더 높거나 낮게 되고, 이로인해서 슬라이서에서 에러가 발생되며, 기준레벨의 중간점 레벨이 클램핑 에러등에 의해 흔들리는 경우에도 상기와 같이 에러가 발생되어 슬라이서의 성능이 저하되는 결함으로 대두되었다.

본 발명은 이와 같은 종래의 결함을 해결하기 위하여 주파수 응답도나 그룹지연등에 의해 듀오바이너리신호에 잡음성분이 혼입되는 경우, 기준레벨을 가변시킬 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.

제3도는 본 발명의 적응형 듀오바이너리 디코더에 대한 회로도로서 이에 도시한 바와 같이, 아날로그이 D₂-MAC베이스 밴드신호(BBS)를 디지탈신호로 변환시키는 아날로그(A)/디지탈(D) 변환기(1)와, 상기 A/D변환기(1)의 출력 영상신호를 처리하는 영상처리부(2)와, 하위 기준전압(V_refL)과 상기 기준전압(V_refL)의 레벨을 찾기위해 소요되는 시간을 보상해주는 지연기(3)와, 하위 기준전압(V_refL)과 상기 기준전압(V_refH)을 기준으로 상기 지연기(3)에서 출력되는 신호를 각기 비교하는 비교기(4), (5)와, 상기 비교기(4), (5)에서 출력되는 논리치는 익스클루시브 노아 연산하는 익스클루시브 노아게이트(XNOR1)와, 상기 익스클루시브 노아게이트(XNOR1)의 출력을 공급받아 사운드/데이타(S/D)를 처리하는 S/D처리부(6)와, 상기 익스클루시브 노아게이트(XNOR1)의 출력신호를 공급받아 듀오바이너리신호에서 수평, 수직동기신호(f_H), (f_V)를 찾아내는 수평, 수직동기 분리기(7)와, 상기 수평,수직동기 분리기(7)에서 출력되는 수평동기신호(f_H)로부터 사운드/데이타구간 펄스(S/D)를 생성하는 S/D구간펄스 발생부(8)와, 상기 S/D구간펄스 발생기(8)의 출력신호(f_S/D)에 따라 A/D변환기(1)의 일측 출력신호를 단속하는 스위치(9)와, 상기 스위치(9)의 출력신호를 공급받아 듀오바이너리신호와 샘플링 주파수(f_CL)를 동기시켜주는 피엘엘(10)과, 상기 피엘엘(10)의 출력신호를 2분주하는 2분주기(11)와, 소정 갯수의 정극성(Positive)펄스(M)와 부극성(Negative) 펄스(N)로 이루어진 소정의 샘플링 구간(M+N)에서 정극성 펄스의 평균치를 구하는 정극성 저역필터(12)와, 상기 (M+N) 샘플링 구간에서 부극성 펄스의 평균치를 구하는 부극성 저역필터(13)와, 상기 정극성 저역필터(12)와 부극성 저역필터(13)의 차값을 계산하는 가산기(14)와, 상기 가산기(14)의 출력값에 각각 3/4, 1/4를 곱하는 3.4승산기(15), 1/4승산기(16)와, 상기 3/4승산기(15), 1/4승산기(16)의 출력값에 상기 부극성 저역필터(13)의 출력값을 각기 더하여 그 결과로 얻어지는 하위 기준전압(V_refL), 상위 기준전압(V_refH)을 상기 비교기(4), (5)에 각각 공급하는 가산기(17), (18)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제2도 및 제4도를 참조하여 상세히 설명하면 다음과 같다.

D₂-MAC베이스 밴드신호(BBS)는 A/D변환기(1)에서 샘플링 주파수(f_CL)에 의하여 A/D변환된후, 영상처리부(2)에 영상처리되고, 한편으로는 스위치(9)에 공급되는데, 그 스위치(9)는 S/D구간펄스 발생부(8)에서 출력되는 제4c도와 같은 사운드/데이타신호(f_S/D)의 고전위 영역에서 온되므로 결과적으로 그 사운드/데이타신호(f_S/D)의 고전위 영역에서 상기 A/D변환기(1)의 듀오바이너리신호가 그 스위치(9)를 통해 20.25MAZ의 피엘엘(10)에 공급되어 이로부터 샘플링주파수(f_CL)가 복원되고, 이는 다시 2분주기(11)에서 2분주되어 그 2분주기(11)에서 제2b도와 같은 사운드/데이타용 10.125MHZ의 신호(F_CL/2)가 출력된다.

한편, 정극성 저역필터(12)는 상기 스위치(9)를 통해 상기 A/D변환기(1)의 출력신호를 공급받아 (N+M) 샘플링구간에서 제4a도와 같이 N개의 정극성 펄스의 평균치를 계산하여, 즉,을 계산하고, 부극성 저역필터(13)는 상기 스위치(9)를 통해 상기 A/D변환기(1)의 출력신호를 공급받아(N+M) 샘플링구간에서 제4a도의 ⓒ와 같은 M개의 부극성펄스의 평균치를 계산하여 즉,을 계산하게 되는데, 이때, (N+M)의 구간은 사운드/데이타(S/D)의 샘플링수보다 작아야 한다.

상기 정극성 저역필터(12), 부극성 저역필터(13)의 출력신호는 가산기(14)에 공급되어 정극성 저역필터(12)의 출력신호에서 부극성 저역필터(13)의 출력신호가 감산된후, 그 결과치에 3/4승산기(15), 1/4승산기(16)에 각기 공급되어 상기 부극성 저역필터(13)의 출력값과 각각 더해지므로 그 가산기(17), (18)에서 출력되는 하위 기준전압(V_refL), 상위 기준전압(V_refH)은 다음과 같다.

따라서, 샘플링 포인트 α에서의 상위 기준전압(V_refH)과 하위 기준전압(V_refL)는 α-(M+N+1) 포인트에서 α-1포인트 구간의 평균 상위 기준전압(V_refH)과 하위 기준전압(V_refL)이 된다. 즉, 신호의 특성에 의하여 가장 정확한 하이레벨 “1”과 로우레벨 “0”의 중간값인 하위 기준레벨을 찾을 수 있게 된다.

그리고, 상기 가산기(17)에서 출력되는 하위 기준전압(V_refL)은 클럭신호(f_CL/2)과 함께 비교기(5)에 입력되어 제2a도, 제2d도에서와 같이 그 클럭신호(f_CL/2)의 상승에지시마다 비교되는데, 이때 그 듀오바이너리신호가 상위 기준전압(V_refH)보다 낮으면 그 비교기(5)에서 논리치 “0”이 출력되고, 높으면 논리치 “1”이 출력된다.

또한, 상기 가산기(18)에서 출력되는 상위 기준전압(V_refL)은 클럭신호(f_CL/2)과 함께 비교기(5)에 입력되어 제2a도, 제2d도에서와 같이 그 클럭신호(f_CL/2)의 상승에지시마다 비교되는데, 이때 그 듀오바이너리신호가 상위 기준전압(V_refLH)보다 낮으면 그 비교기(5)에서 논리치 “0”이 출력되고, 높으면 논리치 “1”이 출력된다.

상기 비교기(4), (5)의 출력신호는 다시 익스클루시브 노아게이트(XNOR1)에 입력되어 제2d도에서와 같이 그들의 논리치가 서로 같을때 논리치 “1”이 출력되고, 다를때 논리치 “0”이 출력된다. 결국, 상기 익스클루시브 노아게이트(XNOR1)에서 출력되는 신호는 듀오바이너리신호가 바이너리신호로 변환된 신호이다.

상기 익스클루시브 노아게이트(XNOR1)의 출력신호는 S/D처리부(6) 및 수평, 수직동기 분리기(7)에 각각 공급되어 제4b도와 같은 수평주파수(F_H)가 생성되며, 이 신호(F_H)는 다시 상기 S/D구간펄스 발생부(8)에 공급되어 이로부터 제4c도와 같은 펄스가 생성되고, 이에 의해 상기 스위치(9)의 스위칭이 제어된다. 상기 S/D구간펄스 발생부(8)의 출력신호(f_S/D)가 한편으로는 상기 정극성 저역필터(12) 및 부극성 저역필터(13)에 공급되어 그 수평주파수(F_H)의 하강에지에서 사운드/데이타(S/D)가 홀딩되고, 상승에지에서 홀딩이 풀리게 된다. 이렇게 함으로써 상기 정극성 저역필터(12) 및 부극성 저역필터(13)가 연속적으로 평균치를 산출할 수 있게 된다.

이상에서 상세히 설명한 바와 같이 본 발명은 듀오바이너리신호에 잡음이 혼입되는 경우, 즉, 주파수 응답, 그룹지연, 임펄스 노이즈, 화이트 노이즈등이 발생되는 경우, 슬라이서 레벨이 기준전압을 변화시켜줌으로써 듀오바이너리신호가 바이너리신호로 변환될 때의 에러를 저감시킬 수 있는 효과가 있다.

Claims

아날로그의 D₂-MAC베이스 밴드신호(BBS)를 디지탈신호로 변환시키는 아날고로그(A)/디지탈(D) 변환기(1)와, 상기 A/D변환기(1)의 출력영상신호를 처리하는 영상처리부(2)와, 하위 기준전압(V_refL)과 상위 기준전압(V_refH)의 레벨을 찾기위해 소요되는 시간을 보상해주는 지연기(3)와, 하위 기준전압(V_refL)과 상위 기준전압(V_refH)을 기준으로 상기 지연기(3)에서 출력되는 신호를 각기 비교하는 비교기(4), (5)와, 상기 비교기(4), (5)에서 출력되는 논리치를 익스클루시브노아 연산하는 익스클루시브 노아게이트(XNOR1)와, 상기 익스클루시브 노아게이트(XNOR1)의 출력을 공급받아 사운드/데이타(S/D)를 처리하는 S/D처리부(6)와, 상기 익스클루시브 노아게이트(XNOR1)의 출력신호를 공급받아 듀오바이너리신호에서 수평, 수직 동기신호(f_H), (f_V)를 찾아내는 수평, 수직동기 분리기(7)와, 상기 수평, 수직동기 분리기(7)에서 출력되는 수평동기신호(f_H)로 부터 사운드/데이타구간 펄스(S/D)를 생성하는 S/D구간펄스 발생부(8)와, 상기 S/D구간펄스 발생기(8)의 출력신호(f_S/D)에 따라 상기 A/D변환기(1)의 일측 출력신호를 단속하는 스위치(9)와, 상기 스위치(9)의 출력신호를 공급받아 듀오바이너리신호와 샘플링주파수(f_CL)를 동기시켜주는 피엘엘(10)과, 상기 피엘엘(10)의 출력신호를 2분주하는 2분주기(11)와, 소정 갯수의 정극성(Positive) 펄스(M)와 부극성(Negative) 펄스(N)로 이루어진 소정의 샘플링 구간(M+N)에서 정극성 펄스의 평균치를 구하는 정극성 저역필터(12)와 상기 (M+N) 샘플링 구간에서 부극성 펄스의 평균치를 구하는 저역필터(13)와, 상기 정극성 저역필터(12)와 부극성 저역필터(13)의 차값을 계산하는 가산기(14)와, 상기 가산기(14)의 출력값에 각각 3/4, 1/4를 곱하는 3/4승산기(15), 1/4승산기(16)와, 상기 3/4승산기(15), 1/4승산기(16)의 출력값에 상기 부극성 저역필터(13)의 출력값을 각기 더하여 그 결과로 얻어지는 하위 기준전압(V_refL), 상위 기준전압(V_refH)을 상기 비교기(4), (5)에 각각 공급하는 가산기(17), (18)로 구성한 것을 특징으로 하는 적응형 듀오 바이너리 디코더.