JPS6259420A

JPS6259420A - デジタルクランプ回路

Info

Publication number: JPS6259420A
Application number: JP19893185A
Authority: JP
Inventors: Shinichi Oi; 伸一大井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-09-09
Filing date: 1985-09-09
Publication date: 1987-03-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はテレビジョン受像機等に使用されるデジタル
クランプ回路に関する。

〔発明の技術的背景〕

ＮＴＳＣ方式のようなコンポジット信号方式においては
、水平帰線期間にクランプレベル信号を多重化している
。しかしながら、色差信号を水平帰線期間に多重化する
コンポーネント信号方式のテレビジ璽ン信号においては
、水平帰線期間にクランプレベル信号を多重化すること
は困難である。

従つて、コンポーネント信号方式では、垂直帰線期間に
クランプレベル信号を多重化する方法が採用されている
。このように、フィールドごとにクランプを行なう場合
、従来の如くアナロググランブ回路を用いると、コンデ
ンサ、ゲートトランジスタ等で発生するリークが問題と
なシ信号歪を与えることが多い。これに対して、デジタ
ルクランプ回路によるとこのような問題かない。

また、デジタル信号処理回路の高集積回路化、低価格化
が進むにつれて、テレビジョン受像機の多くの回路ブロ
ックがデジタル化される傾向にあり、上記クランプ回路
もデジタル回路化したものが望まれている。

デジタルクランプ回路の基本的な構成を第７図に示して
説明する。

入力端子１１には、直流分の定まっていないアナログ信
号が供給され、この信号は、加算器１２において、直流
成分が再生されてアナログデジタル変換器（以下Ａ／Ｄ
変換器と称する）１３に供給される。ここで、得られた
デジタル信号は、比較器１４に供給され、クランプレベ
ル信号期間に基準値と比較される。比較器１４で得られ
た誤差情報は、利得器１５を介してループフィルタ１６
に供給される。そしてループフィルタ１６の出力は、デ
ジタルアナログ変換器（以下Ｄ／Ａ変換器と称する）１
７に供給される。そして、Ｄ／Ａ変換器１７は、入力デ
ジタル値に応じた直流分を加算器１２に供給する。

従って、上記のループは、クランプレベル信号が、基準
値に等しくなるように入力信号の直流分を再生し、出力
端子Ｉ８に出力信号を得ることになる。

今、入力端子１１ＶＣ供給されるアナログ入力信号ＡＶ
Ｓが、第８図に示すように１フイールドごとにクランプ
レベル信号ＣＬＳを含み、また、入力信号ＡＶＳのピー
ク・ピーク値がＶ。

のクランプレベル信号が＋１■であるものとして説明す
る。

上記の回路にお込て、タイミング回路１９は、入力信号
ＡＶＳを受けて、クロック再生、同期分離を行ない、連
続するクロックパルスＣＫと、バーストクロックパルス
Φ１と、Φ１の反転パルスΦ１を出力する。このタイミ
ング回路１９から得られる各種のパルスは、比較器１４
、ループフィルター６を形成する積分器２１、Ｄ／Ａ変
換器１７等のタイミング信号として用いられる。

また、Ａ　／　Ｄ変換器１３の分解能は、例えば８ビツ
トで、入力アナログ信号と出力デジタル信号の関係は、
第９図に示すような関係である。

つまシ、８ビツトのＡ／Ｄ変換器１３は、０■〜＋■の
入力に対して、０〜２５６のデジタル値を得る。これに
対して、クランプレベルの基準値は、＋工■に対応した
１２８に設定される。

更に、利得器１５には、利得Ｋ　（０＜Ｋ＜１　）が設
定されている。また積分器２１は、例えば第１０図に示
すように、加算器２１ａ、Ｄ形フリップフロップ回路２
１ｂで構成されている。

また、Ｄ／Ａ変換器１７の分解能は、例えば８ビツトで
あシ、デジタル入力信号と、アナログ出力信号との関係
は、第１１図に示すようになる。つまシ、入力デジタル
値−１２８〜０〜＋１２８に対して、−−ｖ〜０〜＋１
ｖの出力となる。

〔背景技術の問題点〕

上記従来のデジタルクランプ回路によると、所定のクラ
ンプレベルに引き込む時間と、ランダム雑音に対する系
の安定性という２点を考慮して、前記利得器１５のＫを
選定している。

ところが、上記のように、水平帰線期間にのみクランプ
レベル（１号を多重化するのではなく、垂直帰線期間に
クランプレベル信号を多重化した入力信号のクランプ処
理を行なう場合には、次のような不具合が生じる。

つまシ、１フィールド当り、１ライン程度の期間のクラ
ンプレベル信号では、引き込み時間が適当な速さであっ
て、かつランダム雑音にも強いという両方を満足させる
Ｋを選定するのが困難である。

また、現在の地上局によるテレビジョン放送は、変調方
式として、ＡＭ方式を使用しているが、将来の直接衛星
放送においては、ＦＭ方式が採用される可能性が犬であ
る。このＦＭ方式　　　　　□の放送信号の場合、Ｃ／
Ｎの劣化に伴って、インパルス雑音が発生することが知
られている。

この種のインパルス雑音は、振幅が大きく、−変種分器
に蓄えられてしまうと、定常状態への復帰に時間がかか
シ、クランプレベルコントロール信号が長い時間にわた
って誤った信号として出力されることになる。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、時
間軸方向へ離散的に送られてくるクランプレベル信号の
間隔が、上記のように１フイールドに１ライン程度であ
っても、引き込みを速く得られ、かつ雑音の影響を受け
にくいデジタルクランプ回路を提供することを目的とす
る。

〔発明の概要〕

この発明では、第１図に示すように、例えばアナログデ
ジタル変換器３３と比較器３４０間にメジアンフィルタ
４０を設けて、特にノイズに対する影響を大きく軽減す
ることで、ループフィルタの時定数を小さくできるよう
にし、上記の目的を達成するものである。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であシ、入力端子３１には
、直流分の定まっていないアナログ信号が供給され、こ
の信号は、加算器３２において直流成分が再生されてＡ
／Ｄ変換器３３に供給される。ここで得られたデジタル
信号は、メジアンフィルタ４０を介して比較器３４の一
方に供給される。このメジアンフィルタ４０を設けた点
が、この発明の主要部であり、その作用及び具体的な回
路例については後述する。

比較器３４においては、クランプレベル期間に、クラン
プ用の基準値と、メジアンフィルタ４０からの出力との
比較が行なわれ、その誤差情報は、利得器３５を介して
ループフィルタ３６に供給される。ループフィルタ３６
　ｕ　、ＭＥ１０図で説明したような積分器４１を有し
、ノイズ成分を除去し、その出カーｉＤ／Ａ変換器３７
に供給する。このＤ　／　Ａ変換器３７は、入力デジタ
ル信号値に応じた直流出力を得、これを前記加算器３２
に供給する。

従って、上記のループは、入力信号内のクランプレベル
信号をデジタル値に変換した場合、その値が基準値に等
しくなるように、加算器３２で直流分再生を行なう。

次に、この発明の特徴部を形成するメジアンフィルタ４
０について説明する。このメジアンフィルタ４０は、サ
ンプリングされた信号から２Ｎ＋１　（Ｎ＝１　、２　
、３　、・・・）の奇数個のサンプルを取出し、そのチ
ンプルの中の中間値を出力とするフィルタである。この
メジアンフィルタ４０は、例えば、第２図に示すように
構成される。

第２図において、入力信号Ｃはデジタル化されており、
ラッチ回路５１に供給され、そのラッチ期間遅れた信号
Ｂとして導出される。続いてこの信号Ｂは、ラッチ回路
５２に供給され、この回路のラッチ期間遅れた信号Ａと
して導出される。次に比較器５４は、信号ＡとＢを比較
するもので、Ａ＞Ｂのときハイレベル″Ｈ″、Ａ≦Ｂの
ときローレベル″′Ｌ″の出力を得る。

また、比較器５５は、信号ＡとＣを比較し、Ａ〉Ｃのと
きハイレベル”Ｈ”、Ａ≦Ｃのときローレベル″′Ｌ”
の出力を得る。更に比較器５６は信号ＢとＣを比較し、
Ｂ＞Ｃのときハイレベル″’Ｈ″、Ｂ≦Ｃのトキローレ
ペル″’Ｌ”の出力を得る。

比較器５４，５５，５６の出力は、論理回路５３の制御
部に供給される。この論理回路５３は、制御部の入力信
号に応じて、信号Ａ、Ｂ。

Ｃの何れか一つを選択して出力信号とする。論理回路５
３の選択処理は、各比較器５４，５５゜５６からの出力
の組み合わせに対して１．！３図に示すテーブルのよう
に設定されている。

論理回路５３は、具体的には、第４図に示すように構成
される。即ち、信号Ａ、Ｂ、Ｃは、ゲート回路６１，６
２．６３にそれぞれ供給される。ゲート回路６１，６２
．６３は、それぞれ、制御入力部ＯＣがローレベル″Ｌ
”のときはハイインピーダンス、！：なり、ハイレベル
″Ｈ″のときは入力をそのまま出力する。

一方、６４，６５，６６．６７．６８．６９は、アンド
回路であシ、アンド回路６４には、比較器５４，５５の
出力と比較器５６の出力をインバータ７１で反転した出
力が供給される。

アンド回路６５には、比較器５４の出力をインバータ７
２で反転した出力と、比較器５５゜５６の出力が供給さ
れる。アンド回路６６１Ｃは、比較器５４．５５．５６
の出力をそれぞれインバータ７３，７４．７５で反転し
た出力が供給され、アンド回路６７には比較器５４，５
５゜５６の出力が供給される。また、アンド回路６８に
は、比較器５４．６５の出力をインバータ７６．７７で
それぞれ反転した出力と、比較器５６の出力が供給され
、アンド回路６９には、比較器５４．５５の出力と、比
較器５６の出力をインバータ７８で反転した出力とが供
給される。

そして、アンド回路６４．６５の出力は、オア回路８１
に供給され、このオア回路８１の出力が前記ゲート回路
６１の制御入力部に供給される。またアンド回路６６．
６７の出力は、オア回路８２に供給され、このオア回路
８２の出力がゲート回路６２の制御入力部に供給される
。

更に、アンド回路６８．６９の出力は、オア回路８３に
供給され、とのオア回路８３の出力がゲート回路６３の
制御入力部に供給される。

上記のメジアンフィルタは、Ｎ＝１．つまりサンプリン
グクロク１の割合で、遅延信号Ｂ。

Ａを得る例であるが、Ｎ≧２の場合も同様な回路で実現
できる。

第５図は、上記メジアンフィルタ４０の入力（Ｎ号と出
力信号を示すもので、クランプレベル期間を示している
。黒丸は、デジタル化を行なう際のサンプリング点とレ
ベルを意味する。クランプレベル信号は、本来ならば振
幅が一定の信号であシ、雑音がない場合は、実線で示す
ように一定レベルである。しかし、雑音が混入している
と、ａ−ｚのナンプル例で示すように実線のレベルを中
心に変動する。このようなデジタル入力信号をメジアン
フィルタ４０に供給することで、入力信号に重畳してい
た雑音成分が出力信号で示すように抑圧される。つまシ
図の例では、サンプル点ｄ＋ｈ＋ｊ’、ｏ、ｗの雑音成
分かの圧されている。特に、サンプル点！のように、イ
ンパルス状の雑音成分は、効果的に抑圧されるため、こ
れが積分器に蓄積されて長期間諜ま夛情報として作用す
ることはなくなる。

上記の実施例では、Ｎ＝１のメジアンフィルタとして説
明したが、これによって除去できなかったような雑音成
分（サンプル点ｑ、ｒ参照）は、よりＮの大きなメジア
ンフィルタを使用することによって除去することが可能
である。

また、第１図の実施例では、メジアンフィルタをデジタ
ル比較器３４の前に接続したが、比較器３４と利得器３
５の間、または、利得器３５とループフィルタ３６の間
に接続しても同様な効果が得られ、要はループ内でデジ
タル信号通過部に設ければよい。

更に、ループフィルタとしては、第６図に示すような構
成のものを用いてもよい。即ち、入力信号を加算器３６
ノの一方に供給するとともに、利得器３６２を介して加
算器３６３の一方に供給する。そして、加算器３６３は
、その出力をＤタイプフリップフロラプ回路３６４で遅
延した出力と、利得器３６２の出力とを加算し、その結
果を加算器３６１の他方に供給する。そして、加算器３
６１の出力を更に積分器４１に供給する。

このようなループフィルタの場合、２次の制御ループを
有することに々シ、利得器３６２の利得ＫＳは２次系の
安定を保つように設定される。従って、積分器４１側の
制御ループと、加算器３６２、Ｄタイプフリップフロッ
プ３６４側の制御ループの一方のフィルタ作用を得るレ
ンジを異ならせるとと疋よって、特定の周期のノイズを
除去するのに利用できる。

〔発明の効果〕

以上説明したように１この発明によると、メシアンフィ
ルタを設けたために、特にインパルス状の雑音成分くよ
る誤差情報が積分器に供給されるのを防止し、雑音に強
いクランプ回路を得、また、これに伴って、ループフィ
ルタにおける利得器の利得Ｋを選定するのに自由度が拡
大され、引き込み速度を速くすることができる。

よって、１フイ一ルド間隔で１ライン程度のクランプレ
ベル信号を含む入力信号であっても、クランプレベルを
安定して速く再生できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図のメジアンフィルタの回路図、第３図は第２図の論
理回路の動作説明図、第４図は第２図の論理回路の具体
回路図、第５図はメジアンフィルタの動作説明図、第６
図は第１図のループフィルタの回路例を示す図、第７図
は従来のデジタルクランプ回路を示す図、第８図はビデ
オ信号のクランプ期間説明図、第９図は第７図のアナロ
グデジタル変換器の動作説明図、第１０図は第７図のル
ープフィルタの回路例を示す図、第１１図は第７図のデ
ジタルアナログ変換器の動作説明図である。３２・・・加算器、３３・・・Ａ／Ｄ変換器、３４・・
・比較器、３５・・・利得器、３６・・・ループフィル
タ、３７・・・Ｄ／Ａ変換器。出願人代理人　弁理士　　鈴　　江　　武　　彦第１図第４図Ａ７Ｊ７ＴＣＪ７−’Ｍ’ｙしＸＡ／　　　　　　ａｉ
力デソ刃し１宮う１ａλ７１Ｔンクノし１古引直珀′！ｌ　　１１ ψ１第１０　− 出力ア７０り゛１１宮１１ｙＶ図

Claims

【特許請求の範囲】

所定の基準値を有するクランプ期間が所定周期で含まれ
るアナログ信号と、このアナログ信号に対してデジタル
アナログ変換器からの直流成分を加算する第１の加算器
と、この第１の加算器の出力をデジタル信号に変換する
アナログ・デジタル変換器と、このアナログ・デジタル
変換器の出力のうち前記クランプ期間に相当する信号と
基準値信号とを比較してその誤差情報を得る比較器と、
この比較器の出力を前記デジタルアナログ変換器に供給
するループフィルタとを具備したクランプ回路において
、前記アナログデジタル変換器から前記ループフィルタ
の入力部間のデジタル信号路にメジアンフィルタを設け
たことを特徴とするデジタルクランプ回路。