-
Die
vorliegende Erfindung bezieht sich auf ein Verfahren und eine Anordnung
zur Farbdecodierung und auf ein Fernsehsignalwiedergabegerät (Fernseher,
PC mit Fernsehsignalverarbeitungsfunktion, usw.) mit einem derartigen
Farbdecoder.
-
US 4.694.327 beschreibt
einen digitalen Fernsehempfänger
mit einer ersten phasenverriegelten Schleife, die ein Abtasttaktsignal
entwickelt, das zu den Komponenten des Horizontal-Synchronsignals
des zusammengesetzten Videosignals verriegelt wird. Eine zweite
digitale phasenverriegelte Schleife wird durch das Abtasttaktsignal
getaktet und entwickelt ein digitales Signal, das zu dem Farbburstsignal
verriegelt wird. Dieses digitale Signal wird als ein regeneriertes
Hilfsträgersignal
zum synchronen Demodulieren der Farbartanteile der zusammengesetzten
Videosignale in I und Q Farbdifferenzsignale verwendet. Zum Kompensieren
der Frequenzinstabilität
in dem regenerierten Hilfsträgersignal,
verursacht durch Frequenzinstabilitäten in dem zeilenverriegelten
Taktsignal entwickelt eine dritte digitale phasenverriegelte Schleife
ein Ausgangssignal, das zu einem von einem kristallgesteuerten Oszillator
erzeugten Bezugssignal phasenverriegelt ist. Die Steuersignale von
der dritten phasenverriegelten Schleife werden der zweiten phasenverriegelten
Schleife zugeführt
um Frequenzinstabilitäten
in dem regenerierten Hilfsträgersignal,
die durch die Taktsignale eingeführt
werden, im Wesentlichen zu kompensieren.
-
Bisher
wurde Mehrnormfarbdecodierung (PAL/NTSC) ohne Digitalisierung des
Farbartsignals vorwiegend unter Verwendung einer analogen phasenverriegelten
Schleife durchgeführt,
wobei ein spannungsgesteuerter Kristalloszillator (VCXO) zu dem
Farbburstsignal verriegelt wird, siehe J, van Lammeren u. a. "Multi-Standard Video
Front End", "IEEE Transactions
on Consumer Electronics",
Heft 37, Nr. 3, August 1991, Seiten 190–196. Ein vereinfachtes Diagramm
eines bekannten analogen Farbdecoders ist in 1 gegeben.
Der spannungsgesteuerte Kristalloszillator VCXO regeneriert Sinus- und
Kosinuswellen des Farbhilfsträgers,
beide mit der richtigen Phase. Die Hilfsträgersignale werden den analogen
Multiplizierern zugeführt,
wo sie mit dem Farbartsignal multipliziert werden. Durch diese Multiplikationen
werden die Chrominanzquadraturanteile U und V getrennt und demoduliert.
Der Hauptnachteil dieses Farbdecodertyps ist, dass für jede Abwandlung
der PAL/NTSC-Normen ein anderes externes Kristall erforderlich ist.
Dazu soll eine herkömmliche
Mehrnormen-Farbdecoder-IC mit verschiedenen externen Kristallen versehen
sein, die auf befriedigende Art und Weise abgestimmt werden können, und
folglich soll diese mit verschiedenen zusätzlichen Stiften versehen sein.
-
In
dem Artikel von Murayama u. a. mit dem Titel: "Single-Chip BICMOS Multistandard Video
Processor", "IEEE Transactions
on Consumer Electronics",
Heft 42, Nr. 3, August 1996, Seiten 739–749, wird ein Farbdecoder
beschrieben, der nur einen externen Kristall zum Decodieren alle
Abwandlungen der PAL/NTSC-Normen. Dieses System hat aber einige
Nachteile.
- – Der externe Kristall, der
in diesem System verwendet wird, muss dennoch ein Kristall Art und Weise
abgestimmt werden kann. Abstimmbare Krsein, der auf befriedigende
istalle sind viel teurer als Standard-Kristalle, die viel preisgünstiger abstimmbar
sind.
- – Da
der Kristalloszillator (VCXO) in diesem System zu dem eintreffenden
Farbburst verriegelt wird, kann er nicht gleichzeitig als asynchroner Taktgenerator
für andere
On-Chip-Applikationen, beispielsweise
Videotextdecodierung oder A/D- und D/A-Umwandlung verwendet werden.
- – Das
System umfasst eine analoge PPL, die als Bandpassfilter für den digital
erzeugten Hilfsträger wirksam
ist. Die Leistung des VCOs in dieser PLL bestimmt völlig die
Gesamtqualität
des Farbdecoders. Die erforderlichen Spezifikationen für diesen VCO
können
nur dann erreicht werden, wenn ein gut charakterisierter Prozess
(beispielsweise BiCMOS) angewandt wird und wird durch das Vorhandensein
einer digitalen Schaltung auf dem Chip degradiert, was Substratrauschen
verursacht. Da es einen Trend in Richtung CMOS Prozessen gibt und
mehr und mehr digitaler Funktionalität, ist dieser Farbdecoder nicht
völlig "Zukunft-sicher".
- – die
automatische Phasenregelschleife (APC) erfordert dennoch ein externes
Schleifenfilter, was einen zusätzlichen
IC-Stift erfordert.
-
Es
ist nun u. a. eine Aufgabe der vorliegenden Erfindung, eine bessere
Mehrnormen-Farbdecodierung zu schaffen. Dazu schafft ein erster
Aspekt der vorliegenden Erfindung ein Verfahren, wie in Anspruch
1 definiert. Ein zweiter Aspekt der vorliegenden Erfindung schafft
einen Quadratursignaldemodulator, wie in Anspruch 6 definiert. Ein
dritter Aspekt der vorliegenden Erfindung schafft eine Fernsehsignalwiedergabeanordnung
(Fernseher, PC mit Fernsehsignalverarbeitungsfunktionen, usw.) mit
einem derartigen Demodulator als Farbdecoder. Vorteilhafte Ausführungsformen
sind in den Unteransprüchen
definiert.
-
Bei
einem Verfahren zum Demodulieren eines analogen Farbartsignals nach
einem Hauptaspekt der vorliegenden Erfindung werden digitale Quadratursignale
zum Demodulieren des analogen Farbartsignals erzeugt zum Erhalten
analoger demodulierter Farbdifferenzsignale. Aus wenigstens einem der
analogen demodulierten Farbdifferenzsignale wird ein digitales Phasenfehlersignal
geliefert. Das digitale Phasenfehlersignal wird zum Erhalten eines Phasensteuersignals
für die
digitale Quadratursignalerzeugung digital gefiltert.
-
Ausführungsbeispiele
der vorliegenden Erfindung sind in der Zeichnung dargestellt und
werden im Folgenden näher
beschrieben. Es zeigen:
-
1 einen
bekannten Farbdecoder,
-
2 eine
Ausführungsform
eines Farbdecoders nach der vorliegenden Erfindung,
-
3 eine
Ausführungsform
eines Sigma-Delta-Modulators zur Verwendung in der Ausführungsform
nach 2,
-
4 eine
Ausführungsform
eines digitalen Schleifenfilters zur Verwendung in der Ausführungsform
nach 2, und
-
5 eine
Ausführungsform
einer Fernsehwiedergabeanordnung mit dem Farbdecoder nach 2.
-
In 1 ist
ein vereinfachtes Schaltbild eines bekannten analogen Farbdecoders
dargestellt. Der spannungsgesteuerte Kristalloszillator VCXO regeneriert
eine Sinus- und eine Kosinus-Version des Farbhilfsträgers, beide
mit der richtigen Phase. Die Hilfsträgersignale sin, cos werden
den analogen Multiplizierern MUL-U, MUL-V zugeführt, wo sie mit einem Farbartsignal
C multipliziert werden. Durch diese Multiplikatinnen werden die
Farbartquadraturanteile U und V getrennt und demoduliert. Für jede Abwandlung
der PAL/NTSC Normen ist ein anderer externer Kristall X1, X2, X3,
X4 vorhanden. Schalter, die von einem Fernsehnormangabesignal TVS
gesteuert werden, verbinden den gewünschten Kristall mit dem Oszillator
VCXO. Ein Farbburstteil CB des Farbartsignals C und das Kosinussignal
aus dem Oszillator VCXO werden einem Phasendetektor PD zugeführt, dessen
Ausgang über
ein Schleifenfilter LF mit dem Oszillator VCXO gekoppelt ist.
-
Eine
bevorzugte Ausführungsform
der vorliegenden Erfindung ist ein Mehrnormen-Farbdecoder, die alle
oben genannten Nachteile vermeidet. Er bezieht sich auf ein Mischsignalsystem,
das nur einen (externen) asynchronen Kristalltaktgeber braucht zum Demodulieren
alle Abwandlungen des PAL/NTSC-Farbsystems, ohne Digitalisierung
des analogen Farbartsignals. So kann beispielsweise das bereits für die Videotextverarbeitung
vorhandene Taktsignal verwendet werden. Weiterhin braucht das System keine
zusätzlichen
externen Elemente/IC-Stifte und enthält überhaupt keine hochkritischen
analogen Module. Das Schleifenfilter kann innerhalb einer IC vorgesehen
werden. Der Decoder kann dazu in BiCMOS- und in Mainstream-CMOS-Prozessen
verwirklicht werden und kann auch auf einfache Art und Weise mit
digitaler Funktionalität
kombiniert werden.
-
Ein
Blockschaltbild einer bevorzugten Ausführungsform der vorliegenden
Erfindung ist in 2 gegeben. Das Herz des Systems
wird durch einen digitalen Phasenakkumulator DPA gebildet. Dieser wird
zum Erzeugen der jeweiligen Hilfsträgerfrequenzen aus kristallstabilen
Bezugstaktgeber fs von beispielsweise 27 MHz verwendet. Das Prinzip
des Phasenakkumulators, auch als diskreter Zeitoszillator (DTO),
als direkter digitaler Synthesizer (DDS) oder als Verhältniszähler bezeichnet,
ist in dem Artikel von Murayama u. a. mit dem Titel: "Single-Chip BICMOS Multistandard
Video Processor", "IEEE Transaction on
Consumer Electronics",
Heft 42, Nr. 3 August 1996, Seiten 739–749 und in dem Artikel von
C.P. Sandbank mit dem Titel: "Digital
Television", Wiley, 1990
beschrieben worden. Da der Phasenakkumulator DPA ein digitales Sägezahnsignal
der gewünschten
Hilfsträgerfrequenz
erzeugt, folgen zwei ROM-Tabellen, SIN ROM und COS ROM, die Sinuswellen-
und Kosinuswellenamplitudendaten enthalten. Auf diese Weise wird
der Sägezahl
in eine Sinuswelle und eine Kosinuswelle umgewandelt, deren Streuanteile
genügend
unterdrückt
werden. Weiterhin wird eine ausgezeichnete Phasenstabilität zwischen
Sinus und Kosinus erhalten. Die digitalen Hilfsträgersignale
werden unter Verwendung zweier multiplizierender Digital-Analog-Wandler,
und zwar MUL DAC U und MUL DAC V, mit dem analogen Farbartsignal
C multipliziert. Dabei handelt es sich um Digital-Analog-Wandler,
deren Bezugseingang durch ein analoges Signal C gesteuert wird,
anstelle dass dieser Eingang gegenüber einer Bezugsquelle fest
ist. So wird beispielsweise ein Widerstandsreihe-Digital-Analog-Wandler,
dessen Widerstandsleiter von einem differentiellen analogen Eingang
gesteuert wird, oder ein Strom-Digital-Analog-Wandler mit binär gewichteten
Stromquellen von einem differentiellen analogen Eingang gesteuert.
Die analogen Ausgangssignale der MUL DACs sind die demodulierten Farbdifferenzsignale
U und V.
-
Der
digitale Hilfsträgerregenerator,
der durch den Phasenakkumulator DPA und die RAM Nachschlagtabellen
SIN ROM und COS ROM gebildet wird, wird dadurch zu dem eintreffenden
Farbburstsignal verriegelt, dass dieses Signal in eine phasenverriegelte
Schleife (PLL) gesetzt wird. Während
der Burstkey-Periode ist einer der MUL DACs (MUL DAC V) als Phasendetektor
für diese
PLL wirksam. Der MUL DAC erzeugt einen analogen Phasenfehler, der durch
einen einfachen 1-Nit Sigma-Delta-Modulator,
mod, der mit der Systemtaktfrequenz
fs von 27 MHz arbeitet, digitalisiert wird. Der Sigma-Delta-Modulator ist
ein durchaus bekanntes Beispiel eines interessanten 1-Bit Analog-Digital-Wandlers;
alternative Ausführungsformen
sind denkbar. Dem Sigma-Delta-Modulator
folgt ein digitales Schleifenfilter DLF, das vorwiegend mit der
Fernsehzeilenfrequenz (fH) arbeitet. Das digitale Filter DLF ersetzt
das externe Schleifenfilter des analogen Farbdecoders und kann auch
auf einfache Art und Weise mit dem Dezimierungsfilter des Sigma-Delta-Modulators
kombiniert werden. Außerdem
enthält
das digitale Schleifenfilter DLF einen PAL-Mittelwertbestimmungselement,
das den PAL H/2 Bursthub eliminiert. Das digitale Ausgangssignal des
Schleifenfilter DLF wird zur Steuerung des Phasenakkumulators DPA
verwendet, so dass es nach wie vor mit dem Farbburst verriegelt
sein kann. Das Ausgangssignal des Schleifenfilters DLF bildet einen kleinen
Offset ΔK
an dem nominalen Eingangswort Knom des Phasenakkumulators DPA. Das
nominale Eingangswort Knom wird über
den I2C Bus voreingestellt und wird durch die Farbfernsehnorm TVS
bestimmt, empfangen zu werden.
-
Die
bevorzugte Ausführungsform
nach 2 zeigt die nachfolgenden Vorteile. Statt vier
abstimmbarer Kristalle wird ein asynchrones kristallstabiles Taktsystem
verwendet. Die Farbartsignalstrecke ist nach wie vor analog. Statt
eines externen Schleifenfilters wird ein integrierbares digitales Schleifenfilter
verwendet. Hochkritische analoge Elemente werden vermieden. Anders
als die Schaltungsanordnung von Murayama mit einer analogen PLL
zum Einstellen der Taktfrequenz, während das Phasensteuersignal
K, das dem digitalen Phasenakkumulator DPA zugeführt wird, fest ist, zeigt die
bevorzugte Ausführungsform
der vorliegenden Erfindung eine digitale PLL, deren Phasensteuersignal
K eingestellt wird, während
die Taktfrequenz fest ist, so dass beispielsweise das Videotext-Taktsignal verwendet
werden kann.
-
3 zeigt
eine Ausführungsform
des Sigma-Delta-Modulators zur Verwendung in dem Farbdecoder nach 2.
Das analoge Signal von dem MUL DAC V aus 2 wird einem
ersten Eingang eines Subtrahierers 31 zugeführt, dessen
Ausgang mit einer Kaskadenverbindung eines Integrators 33,
einer Vergleichsschaltung 35 und einer D Flip-Flop-Schaltung 37 verbunden
ist zum Erhalten eines Ausgangsbitstroms als Ergebnis der 1 Bit
Sigma-Delta-Modulation. Der Ausgangsbitstrom wird über einen
1 Bit Digital-Analog-Wandler 39,
der durch eine geschaltete Stromquelle gebildet werden kann, einem
zweiten Eingang des Subtrahierers 31 zugeführt. Der
Integrator 33, die Vergleichsschaltung 35 und
die D Flip-Flop-Schaltung 37 führen gemeinsam eine Impulsverzögerungsmodulation
und eine Rauschformungsfunktion durch. Der verwendete Sigma-Delta-Modulator
zum Digitalisieren des Phasenfehlers hat die nachfolgenden Vorteile.
Ein dynamischer Bereich von 60 dB kann auf einfache An und Weise
in dem betreffenden Frequenzband (0 – 7,8 kHz = 0,5 fH) erreicht
werden. Er besteht aus sehr kleinen und einfachen Schaltungsanordnungen
im vergleich zu einem herkömmlichen
Analog-Digital-Wandler. Wegen der hohen Abtastfrequenz von 27 MHz
ist kein analoges Vorfilter erforderlich (Filterung würde Responsprobleme
verursachen). Digitale Nachfilterung kann auf einfache Art und Weise
mit einem Schleifenfilter kombiniert werden.
-
4 zeigt
eine Ausführungsform
eines digitalen Schleifenfilters DLF zur Verwendung in dem Farbdecoder
nach 2. Der von dem Sigma-Delta-Modulator nach 3 gelieferte
Bitstrom wird einem Auf/Ab-Zähler 41 zugeführt, der
von einem Burstschaltsignal freigegeben und von dem HF-Systemtaktsignal
getaktet wird, und der als Dezimierungsfilter und als Integrator
des PLL Schleifenfilters wirksam ist. Das Ausgangssignal des Zählers wird der
dezimierenden D Flip-Flop-Schaltung 43 zugeführt, die
von einem Zeilenfrequenzsignal fH getaktet wird zum Schaffen eines
digitalisierten und integrierten Phasenfehlers. Der restliche Teil
des Schleifenfilters nach 4 überwacht
die Schleifenstabilität, gibt
der PLL die gewünschten
Parameter zum Dämpfen
und die natürliche
Frequenz, schafft eine ausreichende Unterdrückung des PAL H/2 Hubs ( > 45 dB), und begrenzt
den Abstimmbereich des durch den digitalen Phasenakkumulator DPA
und die Sinus- und Kosinus-ROMs gebildeten digitalen Quadraturgenerators
auf einen Bereich von ± 600
Hz. Das Ausgangssignal der D Flip-Flop-Schaltung 43 wird
einem Differenzierer zugeführt,
der einen Multipliziere 45, eine D Flip-Flop-Schaltung 47 und
einen Addierer 49 umfasst, der das Ausgangssignal der D Flip-Flop-Schaltung 47 zu
dem Ausgangssignal der D Flip-Flop-Schaltung 43 hinzuaddiert.
Das Ausgangssignal des Addierers 49 wird einem Frequenzbereichbegrenzer 51 zugeführt. Ein
Ausgangssignal des Frequenzbereichbegrenzers 51 wird einer
Mittelwertbestimmungsschaltung zugeführt, die eine D Flip-Flop-Schaltung 53 und
einen Addierer 55 umfasst, wobei das Ausgangssignal der
D Flip-Flop-Schaltung 53 zu
dem Ausgangssignal des Frequenzbereichbegrenzers 51 hinzuaddiert.
Das Ausgangssignal des Addierers 55 liefert den Offset ÄK aus 2.
Ein Addierer 57, ebenfalls in 2 dargestellt,
addiert diesen Offset ÄK
zu dem Nennwert K, der durch die Fernsehnorm bestimmt wird. Ein
Ausgangssignal des Addierers 57 wird einer D Flip-Flop-Schaltung 59 zugeführt, die
das Phasensteuersignal K für
den digitalen Phasenakkumulator DPA aus 2 liefert.
-
5 zeigt
eine Ausführungsform
eines Fernsehwiedergabegeräts
mit dem Farbdecoder nach 2. Ein Fernsehsignal wird von
einer Antenne A empfangen und einem Tuner TUN zugeführt, der
HF- und ZF-Demodulationsfunktionen durchführt zum Liefern eines Basisbandsignals
zu einer Y/C Trennstufe Y/C sep. Die Y/C Trennstufe liefert ein Leuchtdichtesignal
Y zu einem Leuchtdichteprozessor Y proc zum Durchführen von
Funktionen, wie Schärfeverbesserung
sw. Die Trennstufe liefert ein Farbartsignal C zu dem Farbdecoder
nach 2 zum Erhalten demodulierter U- und V-Signale.
Ein Matrixschaltung verwandelt das U- und das V-Signal in ein R-,
G- und B-Farbsignal, die an einer Wiedergabeanordnung D wiedergegeben
werden.
-
Es
sei bemerkt, dass die oben genannten Ausführungsformen die vorliegende
Erfindung mehr illustrieren als begrenzen und dass der Fachmann imstande
sein wird, im Rahmen der beiliegenden Patentansprüche viele
alternative Ausführungsformen zu
entwerfen. In den Ansprüchen
sollen eingeklammerte Bezugszeichen nicht als den Anspruch beschränkend betrachtet
werden. Die vorliegende Erfindung kann mit Hilfe von Hardware mit
vielen einzelnen Elementen, sowie mit Hilfe eines auf geeignete
Art und Weise programmierten Computers implementiert werden.
