DE69815646T2

DE69815646T2 - Automatische Kalibrierung einer AGC-Polarisationsspannung in einem Videodekoder

Info

Publication number: DE69815646T2
Application number: DE69815646T
Authority: DE
Inventors: Karl H. Dallas Renner; Ganesan Austin Apparajan
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1997-12-22
Filing date: 1998-12-08
Publication date: 2004-05-13
Anticipated expiration: 2018-12-09
Also published as: DE69815646D1; EP0926889A1; EP0926889B1; JPH11266415A; US6219107B1

Description

HINTERGRUND UND ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung betrifft Steuerverfahren für automatische Verstärkungssteuerschaltungen in Videodecodern.
In US-A-4 625 240 ist eine adaptive automatische Verstärkungssteuerung erörtert.
In EP-A-0 555 059 ist eine Videosignal-Steuerschaltung offenbart.
In US-A-4 970 594 ist ein Fernseh-Videosignal-Steuersystem offenbart.
ZUSAMMENGESETZTES VIDEO
Für eine zufriedenstellende Wiedergabe eines Bilds ist die Übertragung mehrerer Informationstypen, die zu einer als zusammengesetztes Videosignal bezeichneten einzelnen Wellenform kombiniert sind, erforderlich. Das Signal besteht aus Videoinformationen und Synchronisierinformationen. Zusammengesetztes Video beschreibt ein Signal, in dem Luminanz-, Chrominanz- und Synchronisierinformationen im Frequenz-, Zeit- und Amplitudenbereich für eine Einzeldrahtverteilung multiplexiert sind. Die Luminanz ist als die Signalkomponente in Farbvideosystemen definiert, welche die Helligkeit des Bilds darstellt. Die Chrominanz ist als die Signalkomponente in Farbvideosystemen definiert, die Farbdifferenzinformationen beschreibt.
Das Videosignal übermittelt Informationen hinsichtlich des Austastpegels, des Schwarz-Referenzpegels, des Pegels der durchschnittlichen Bildhelligkeit, Bildeinzelheiten und Farbwerten. Das Videosignal ist unipolar, wobei ein Gleichstrompegel (nominell 0 Volt) Schwarz darstellt und ein zweiter Pegel (nominell +700 mV) Weiß darstellt. Jeder Pegel zwischen 0 und 700 mV stellt eine Graustufe dar.
Die Synchronisierinformation besteht aus der Horizontal- und Vertikal-Abtastsynchronisation und der Chromfinanz-Decodersynchronisation. Die Horizontal- und die Vertikal-Synchronisierinformationen werden verwendet, um die Horizontal- und Vertikal-Ablenkschaltungen im Empfänger auszulösen. Die Horizontalsynchronisation teilt der Anzeige mit, wo das Videosignal in der von links nach rechts verlaufenden Dimension gesetzt werden soll, und die Vertikalsynchronisation teilt der Anzeige mit, wo das Signal in der von oben nach unten verlaufenden Dimension gesetzt werden soll. Sie besteht aus Impulsen mit einer spezifischen Amplitude, Dauer und Form, die am besten für die vorliegende Aufgabe geeignet ist. Die Synchronisierimpulse sind unipolar mit einem Referenzpegel von 0 V und einem negativen Spitzenpegel von nominell –300 mV.
Die Videosignalwellenform mit einer nominellen Amplitude von Spitze zu Spitze von 700 mV und die Synchronisiersignalwellenform mit einer nominellen Amplitude von Spitze zu Spitze von 300 mV werden addiert, um ein zusammengesetztes Videosignal mit 1 V von Spitze zu Spitze zu bilden. Die Synchronisierimpulse werden in Teilen des zusammengesetzten Signals angeordnet, welche keine aktiven Bildinformationen enthalten. Diese Teile werden ausgetastet (unter einen Schwarz-Pegel gezwungen), um den Rücklauf abtastender Strahlen auf einer richtig eingestellten Anzeige unsichtbar zu machen.
Diese Standard-Videosignalpegel gelten für beide herkömmlichen Fernseh-Abtaststandards, nämlich National Television System Committee ("NTSC") und Phase Alternating Line ("PAL"). Der US-Standard ist NTSC, wobei 525 Zeilen bei 60 Hz verwendet werden, während PAL in Europa vorherrscht, wobei 625 Zeilen bei 50 Hz verwendet werden. Zusammengesetzte Videosignale werden in IRE-Einheiten ausgedrückt. Eine IRE-Einheit ist als ein Hundertstel des Ausschlags vom Austastpegel (0 IRE-Einheiten) bis zum Weiß-Referenzpegel (100 IRE-Einheiten) definiert. Es wird gesagt, daß ein Standard-1-V-Spitze-zu-Spitze-Signal eine Amplitude von 140 IRE-Einheiten aufweist, wovon 100 IRE-Einheiten Luminanz sind und 40 IRE-Einheiten Synchronisierinformationen sind. Eine weitere Diskussion von Videoschaltungen und Signalen kann den folgenden Texten entnommen werden: M. Robin, Digital Television Fundamentals, McTnaw-Hill (1998), K. Jack, Video Demystified, 2. Ausgabe, Harris Semiconductor (1996) und A. Inglis, Video Engineering, 2. Ausgabe, McGraw-Hill (1996), wobei auf alle von diesen hiermit verwiesen sei.
VIDEODECODER
Wenn zusammengesetzte Videosignale decodiert werden, wird das analoge Eingangsvideosignal während der Horizontalsynchronisierzeit einer Gleichspannungswiederherstellung gegenüber Masse unterzogen und wird die "Synchronisierspitze" auf einen Wert von Null gelegt. Die Synchronisierspitze ist der Teil des Synchronisiersignals (der am stärksten negative Pegel), der als ein Referenzpunkt verwendet wird, wenn das Videosignal behandelt wird (siehe 2). Eine automatische Verstärkungssteuerung ("AGC") wird verwendet, um das Ausgangssignal der Schaltung konstant zu halten, wenn sich die Amplitude des Eingangsvideosignals ändert. Wenn eine Eintakt-Eingabe (das Signal schwingt in Bezug auf eine Masse) in ein differentielles Signal umgewandelt wird, ist eine intene Bias-Spannung erforderlich. (Der differentielle Betriebsmodus hat den Vorteil, daß Gleichtaktsignale, wie Leistungsversorgungsrauschen und andere Störungen, unterdrückt werden.) Das differentielle Eingangssignal schwingt um eine interne Bias-Spannung, die in etwa gleich einer Hälfte der Amplitude von Spitze zu Spitze des Eingangssignals ist. Die Bias-Spannung muß sich ändern, wenn sich die Eingangsamplitude ändert. Ein Fehler der Bias-Spannung trägt zu einem Fehler des Offsets der AGC-Ausgabe bei, was zu einem unerwünschten Synchronisierspitzenpegel führt. Wenn das Signal durch die AGC-Schaltung verstärkt wird, wird eine Kalibrierphase für die AGC verwendet, um Bias-Spannungsfehler zu kompensieren, die die Ausgabe des Analog-Digital-Wandlers ("A2D-Wandlers") beeinflussen.
In einer ersten Hinsicht sieht die vorliegende Erfindung eine Videodecoder-Schaltung vor, die folgendes umfaßt:
einen Eingang zum Empfangen eines Videosignals, wobei der Eingang kapazitiv mit einer analogen Eingangsschaltung gekoppelt ist, und
eine auf einem Mikroprozessor basierende Steuerschaltung, die mit der analogen Eingangsschaltung verbunden ist und umfaßt:
eine Bias-Schaltung zum Liefern einer Bias-Spannung,
eine Verstärkungsanpassungsschaltung zum Verändern, der Amplitude des Eingangsvideosignals vor dem Filtern in einer Filterschaltung,
eine Offset-Schaltung zum Ändern des Gleichspannungspegelversatzes des Eingangsvideosignals und
eine Umschalt-Schaltung, die durch Überbrücken der Filterschaltung und direktes Verbinden der Verstärkungsanpassungsschaltung mit einer Analog-Digital-Wandlerschaltung der analogen Eingangsschaltung in einen Kalibriermodus umschaltet.
In einer zweiten Hinsicht sieht die vorliegende Erfindung ein Verfahren zum Verstärken von Videosignalen vor, das folgende Schritte umfaßt:

(a) es wird während eines Normalbetriebs ein analoges Videosignal nacheinander durch wenigstens eine automatische Verstärkungssteuerungsstufe, wenigstens eine analoge Filterstufe und eine Analog-Digital-Wandlerstufe geführt, und
(b) es wird dann, wenn eine Kalibration benötigt wird, automatisch
(i) wenigstens eine Filterstufe überbrückt und das analoge Videosignal durch die automatische Verstärkungssteuerungsstufe und die Analog-Digital-Wandlerstufe geführt und die automatische Verstärkungssteuerungsstufe entsprechend dem Ausgang der Wandlerstufe angepaßt, und es wird danach
(ii) das analoge Videosignal durch die automatische Verstärkungssteuerungsstufe, wenigstens eine Filterstufe und die Analog-Digital- Wandlerstufe geführt und ein Versatzwert am Eingang der Wandlerstufe entsprechend dem Ausgang der Wandlerstufe angepaßt, wodurch eine optimale Kalibration erreicht wird.

Spezielle und bevorzugte Aspekte der Erfindung sind in den anliegenden unabhängigen und abhängigen Ansprüchen dargelegt. Merkmale der abhängigen Ansprüche können mit jenen der unabhängigen Ansprüche nach Bedarf und in anderen Kombinationen als den in den Ansprüchen explizit dargelegten kombiniert werden.
Eine Ausführungsform der Erfindung ermöglicht das Bereitstellen eines Verfahrens zum automatischen Kalibrieren der AGC-Bias-Spannung in einem differentiellen Videodecoder durch intermittierendes Anlegen des ungefilterten differentiellen Signals direkt an den A2D, um Kalibrierwerte zu erhalten. Eine Kalibrierfolge wird ausgeführt, wenn ein Synchronisationsverlust in Bezug auf die Horizontalsynchronisation auftritt oder wenn möglicherweise ein Kanal gewechselt wurde. Ein an die Videodecoder-Schaltung angeschlossener Mikroprozessor bestimmt die Verstärkung und den Offset auf der Grundlage anhand der Synchronisierspitze und der hinteren Schwarzschulter erhaltener Pixelabtastwerte und führt die eingestellten Werte zur Analogschaltung zurück. (Die in 2 mit "C" bezeichnete hintere Schwarzschulter definiert einen anderen Referenzpegel und ist der Pegel vom Synchronisierimpuls bis zum Anfang der aktiven Videoinformationen.) Während der Kalibrierung werden die AGC-Ausgaben direkt den A2D-Eingängen zugeführt. Nach dem Kalibrierprozeß wird der A2D-Eingang zurückgeschaltet, um das gefilterte differentielle Signal zu empfangen. Die Verstärkung und die Bias-Spannungen werden dann eingestellt, um die Verstärkungs- und Offset-Fehler in den Filtern zu kompensieren und um die gewünschte Höhe der Synchronisierspitze und die gewünschten Pixelpegel der hinteren Schwarzschulters am A2D-Ausgang zu erreichen.
Ein Vorteil besteht darin, daß das Kalibriermerkmal unter Verwendung eines Mikroprozessors automatisch gesteuert wird. Ein anderer Vorteil besteht darin, daß durch das Ausführen der Kalibrierung der Bias-Spannung in der AGC- Schaltung nach dem Erreichen einer Synchronisation mit dem Horizontalsynchronisiersignal jeder Fehler in der internen Spannungsreferenz und der DAC-Ausgabe kompensiert wird, woraus sich eine Ausbeuteverbesserung ergibt.
KURZBESCHREIBUNG DER ZEICHNUNG
Als Beispiel dienende Ausführungsformen der Erfindung werden nachstehend nur als Beispiel mit Bezug auf die anliegende Zeichnung beschrieben, wobei
1 die analoge Eingangsschaltung gemäß einer bevorzugten Ausführungsform der Erfindung zeigt,
2 ein typisches zusammengesetztes NTSC-Videosignal mit 8-Bit-Spannungspegeln zeigt,
3 eine bevorzugte Ausführungsform zeigt, die die Eingangsschaltung aus 1 aufweist,
4 ein Blockdiagramm eines TVP5010-Chips von Texas Instruments gemäß der bevorzugten Ausführungsform zeigt, und
5 ein Floßdiagramm des Kalibrierprozesses zeigt.
DETAILLIERTE BESCHREIBUNG DER SPEZIELLEN AUSFÜHRUNGSFORMEN
Die zahlreichen innovativen Lehren der vorliegenden Anmeldung werden unter speziellem Bezug auf die gegenwärtig bevorzugte Ausführungsform beschrieben. Es ist jedoch zu verstehen, daß diese Klasse von Ausführungsformen nur einige Beispiele der vielen vorteilhaften Anwendungen der hier angegebenen innovativen Lehren bereitstellt. Im allgemeinen begrenzen die in dieser Beschreibung der vorliegenden Anmeldung gemachten Aussagen nicht notwendigerweise alle der verschiedenen beanspruchten Erfindungsgegenstände. Weiterhin können einige Aussagen für einige erfindungsgemäße Merkmale gelten, jedoch nicht für andere.
DAS ZUSAMMENGESETZTE SIGNAL
Die analoge Eingangsschaltung des Videodecoders führt automatische Verstärkungs- und Offset-Steuerfunktionen aus, so daß die Ausgabe des A2D-Wandlers eine konstante Amplitude aufweist, wenn sich die zusammengesetzte Videoeingabe über einen Bereich von –9 dB bis +3 dB ändert. 2 zeigt ein typisches zusammengesetztes NTSC-Videosignal mit 8-Bit-Spannungspegeln. Abschnitt A bezeichnet die "vordere Schwarzschulter", die dem Synchronisierimpuls (Abschnitt B) gerade vorhergeht. Abschnitt C wird als "hintere Schwarzschulter" bezeichnet, und sie folgt dem Synchronisierimpuls gerade. Die Synchronisierspitze 200 der Eingabe wird auf eine Referenzspannung begrenzt und entspricht einem A2D-Ausgangspixel nahe null. (Gemäß der bevorzugten Ausführungsform beträgt die begrenzte Referenzspannung etwa 1,5 bis 1,6 Volt.) Die Differenz zwischen der Synchronisierspitze und dem Pegel der hinteren Schwarzschulter wird als Synchronisierhöhe (Abschnitt D) bezeichnet. Die Verstärkung und der Offset werden automatisch eingestellt, so daß die gewünschte Synchronisierhöhe und der gewünschte Pegel der hinteren Schwarzschulter erreicht werden.
ANALOGE EINGANGSSCHALTUNG
1 zeigt die analoge Eingangsschaltung gemäß der bevorzugten Ausführungsform. Gemäß der bevorzugten Ausführungsform kann sich das Eingangssignal von etwa 35–130% seiner Nennamplitude ändern, und es sollte nicht zugelassen werden, daß am Ausgang eine Änderung von mehr als 1–2 IRE-Einheiten erzeugt wird. Das unsymmetrische zusammengesetzte Videosignal am Eingang V_in wird durch einen Kondensator C_in kapazitiv in die Schaltung 100 gekoppelt, wo der Synchronisierspitzen-Signalpegel auf eine Referenzspannung V_clamp begrenzt wird. Der AGC-Block 110 wandelt die Eingabe in ein differentielles Signal um und verstärkt sie.
Im Normalmodus wird die Ausgabe der AGC 110 durch ein in Kaskade mit einem geschalteten Kondensatorfilter 103 geschaltetes zeitlich kontinuierliches Filter 102 gefiltert. Das zeitlich kontinuierliche Filter und das geschaltete Kondensatorfilter schwächen Frequenzen oberhalb von etwa einer Hälfte der A2D-Abtastfrequenz (beispielsweise einer Abtastfrequenz von 12,27 MHz für eine Quadratpixelrate und 13,5 MHz für den 8-Bit-Pixell-Codierstandard), um das Aliasing dieser Hochfrequenzen in das Videodurchlaßband zu vermeiden. Die Ausgabe des geschalteten Kondensatorfilters 103 wird dann in einen Dezimator 104 eingegeben, der die Abtastrate der Ausgabe des geschalteten Kondensatorfilters 103 (der durch das Sechsfache der Abtastfrequenz getaktet ist) verringert. Daraufhin wird eine Offset-Gleichspannung 105 an den Ausgang des Dezimators 104 angelegt, um die Eingabe in den A2D bereitzustellen. Der Mikroprozessor 108 im Videodecoder bestimmt die vbias_code-Verstärkung und den Offset auf der Grundlage von Pixelabtastwerten, die anhand der Signalpegel der Synchronisierspitze und der hinteren Schwarzschulter erhalten werden. Die Eingangssignale in den AGC lassen sich folgendermaßen schreiben: Vin+ = Vclamp + Vin Vin– = Vclamp + Vbias
Die AGC-Ausgaben sind nachstehend angeführt, wobei V_cmode die Spannung im gewöhnlichen Modus am AGC-Ausgang ist. Vout+ = Vcmode + G*(Vin+ – Vin–) Vout+ = Vcmode + G*(Vin – Vbias) Vout– = Vcmode – G*(Vin+ – Vin– Vout– = Vcmode – G*(Vin – Vbias)
Die differentielle Ausgabe kann dann als Vdif = Vout+ – Vout– Vdif = 2*G*(Vin – Vbias)geschrieben werden. Es kann dann die Offset-Spannung addiert werden, um die differentielle A2D-Eingabe zu erzeugen. VA2D = 2*G*(Vin – Vbias) + Voffset
Der differentielle A2D-Eingabebereich reicht gemäß der gegenwärtig bevorzugten Ausführungsform von –1 Volt bis +1 Volt, was einem Pixelbereich von 0 bis 255 Pegeln entspricht. Während der Kalibrierphase sind die AGC-Ausgänge direkt mit dem A2D-Eingang verbunden.
Die Kalibrierung wird immer dann ausgeführt, wenn ein Synchronisierungsverlust mit der Horizontalsynchronisierung auftritt (beispielsweise bei Kanalwechseln). Im Kalibriermodus steuert ein Mikroprozessor 108 die Kalibrierfolge von Ereignissen. In einer vereinfachten Darstellung wird die digitale Schnittstelle vom Mikroprozessor 108 zur analogen Eingangsschaltung 100 durch mehrere Eingänge bereitgestellt, nämlich den Digital-Analog-("D2A")-vbias_code-Eingang 109, den Verstärkungssteuereingang 111 der AGC 110, den D2A-Offset-Steuereingang 105 und die Kalibrierschaltsteuerung der differentiellen Leitungsschalter 106. Der Mikroprozessor 108 aktiviert die Schalter 106, die die differentielle Signalausgabe der AGC 110 (am Schaltungspunkt 101) direkt an die A2D-Eingänge anlegt. Die Verstärkung und die Bias-Spannung V_bias werden auf der Grundlage einer Abtastung der über die Schnittstellenschaltung 107 zum Mikroprozessor 108 zurückgeführten digitalen Ausgangssignale eingestellt, um die gewünschten Pixelpegel für die Synchronisierhöhe und die hintere Schwarzschulter zu erreichen. Der Mikroprozessor 108 läßt das Programm laufen, bis es an einem Bias-Spannungswert konvergiert. Typische Werte für die Verstärkung und die Bias-Spannung sind 64-Bit-Pegel, welche –1 Volt bzw. –0,5 Volt entsprechen. Wenn das Synchronisiersignal vorhanden ist, ist die Eingangsspannung V_in 0 Volt. Wenn die hintere Schwarzschulter vorhanden ist, liegt V_in bei einer Spannung V_bp der hinteren Schwarzschulter. Auf der Grundlage dieser beiden Bedingungen können zwei Gleichungen geschrieben werden, und sie können nach der Verstärkung G und der Bias-Spannung Vbias aufgelöst werden.
Synchronisierspitze: V_in = 0 V_dif = –1,0 = 2*G*(0 – V_bias)
Hintere Schwarzschulter: V_in = V_bp V_dif = –0,5 = 2*G*(V_bp – V_bias)
Durch Kombinieren dieser Gleichungen ergibt sich die folgende Lösung für G und V_bias Vbias = 1/(2*G) G = 1/(4*Vbp)
Falls die Eingangsspannung V_in eine Nennamplitude von 1 Volt hat, ist V_bp = 0,25 Volt, was einer Verstärkung G = 1 und einer Bias-Spannung V_bias = 0,5 Volt entspricht. Die Bias-Spannung beträgt etwa die Hälfte der Amplitude des Eingangssignals von Spitze zu Spitze. Daher konvergiert ein Programm, das G und V_bias einstellt, um die gewünschte Höhe der Synchronisierspitze und die gewünschten Pegel der hinteren Schwarzschulter bei der A2D-Ausgabe zu erreichen, gegen einen richtigen Wert für die Bias-Spannung V_bias. Wenn das Programm konvergiert, wird auf der Grundlage der Differenz zwischen vbias_code und der Verstärkung G ein Delta-Wert berechnet und gespeichert.
Der A2D-Eingang wird dann zum Ausgang des Spannungs-Offset-Blocks 105 umgeschaltet (Normalmodus), und die Verstärkung und der Offset werden eingestellt, um Verstärkungs- und Offset-Fehler in den Filtern zu kompensieren und die gewünschten Pixelpegel am A2D-Ausgang OUT zu erreichen. Wenn sich die Verstärkung ändert, wird der Delta-Wert zum Verstärkungscodeeingang 111 addiert, um den vbias Code zu erzeugen.
TVP5010-CODIERCHIP
4 zeigt ein Blockdiagramm eines TVP5010-Chips von Texas Instruments gemäß der bevorzugten Ausführungsform. Der TVP5010 ist ein digitaler Mehrstandard-Videodecoder, der analoge Grundband-NTSC- oder PAL-Videosignale in digitale YUV-Videokomponenten umwandelt. Die YUV-Komponenten sind Y für den Luminanzteil (oder Schwarz-und-Weiß-Teil) des Signals, und U-V für die Chromfinanz-Differenzkomponenten (Farb-Differenzkomponenten). Der Chip weist zwei Eingänge 402 auf, so daß zusammengesetzte Videosignale (ein einziger Eingang) und S-Videosignale (beide Eingänge) angenommen werden können. Der Schaltungsabschnitt 400 wird in 1 in näheren Einzelheiten beschrieben. Ein Kreuzmultiplexer 404 liefert eine Eingabe für den Y/C-Trenner 406. Der Trenner 406 liefert einzelne Eingaben zu jeder von der Luminanzverarbeitungsschaltung 408 und der Chrominanzverarbeitungsschaltung 410. Der Ausgangsformatierer 412 empfängt das Luminanzsignal und das Chrominanzsignal und programmiert die acht digitalen Y- und UN-Ausgänge zu verschiedenen Formaten, beispielsweise 16-Bit- oder 8-Bit-4 : 2 : 2, 12-Bit-4 : 1 : 1 und ITU-R BT.656-Parallelschnittstellenstandard. Die Kommunikation mit dem Chip erfolgt über einen Standard-I²C-Bus 414. Zwei Signale auf der seriellen Ein-/Ausgangsdaten-SDA-Leitung und der Ein-/Ausgangs-Taktleitung ICLK übertragen Informationen zwischen den mit dem Bus verbundenen Vorrichtungen. Der Zeitsteuerblock 418 liefert die Taktung für alle Chipfunktionen. Ein Synchronisierprozessor 416 umfaßt sowohl einen Horizontal- als auch einen Vertikalsynchronisierprozessor. Der Horizontalprozessor erzeugt einen Horizontalsynchronisierimpuls HSYN, einen Horizontalklemmimpuls HBLC und einen Horizontalsynchronisierspitzen-Indikator HSIN. Der Vertikalsynchronisierprozessor initialisiert einen Vertikalsynchronisierimpuls VSYN und einen Ungerade/Gerade-Feldindikator FID.
IMPLEMENTATION AUF DER PLATINENEBENE
Eine Implementation auf der Platinenebene gemäß der bevorzugten Ausführungsform in einer TVP50x0-Vorrichtung von Texas Instruments, Inc. ist in 3 dargestellt. Das Videosignal wird am Eingang 300 von einer analogen Videoquelle (beispielsweise einem Videorecorder oder einem Camcorder) empfangen. Die Schaltung 302 wandelt das Signal in das gewünschte digitale Videoformat um. Eine I²C-Kommunikationsschnittstelle 304 ermöglicht es der Graphiksteuereinrichtung 306, die Decoderschaltung 302 und die Ausgangs-Videoschaltung 308 (beispielsweise TVP6000) zu steuern. Es sind auch andere Eingänge und Ausgänge vorgesehen, wie erwähnt wurde.
Der Anmelder offenbart eine andere Steuertechnik in einer anhängigen europäischen Patentanmeldung mit dem Titel "Automatic Gain and Offset Control in a Video Decoder Analog Front End", die zeitgleich mit dieser eingereicht wurde und die die Priorität von den US-Anmeldungen 60/068 421 und 60/083 583 in Anspruch nimmt. Eine Kopie dieser anhängigen europäischen Patentanmeldung EP-A-0 926 887 kann dem öffentlichen Teil der EPO-Datei der vorliegenden Anmeldung entnommen werden, und es sei hiermit auf seinen Inhalt verwiesen.
KALIBRIERFLUSSDIAGRAMM
5 zeigt ein Floßdiagramm des Kalibrierprozesses. Der Kalibrierprozeß wird immer dann ausgeführt, wenn ein Synchronisationsverlust in Bezug auf die Horizontalsynchronisation auftritt oder wenn eine Änderung des Eingangssignals auftritt, beispielsweise bei einem Kanalwechsel. Der Kalibrierprozeß beginnt mit dem Verbinden des Ausgangs der AGC direkt mit dem A2D (Block 502). Das Ausgangssignal des A2D wird dann abgetastet, um Werte zum Einstellen der AGC-Bias und der AGC-Verstärkung zu erhalten (Block 504), und schließlich verschoben. Wenn das Ausgangssignal des A2D auf dem gewünschten Pegel liegt (entsprechend den Bias- und Verstärkungseinstellungen), wird die AGC-Ausgabe zur Filterschaltung zurückgeschaltet (Block 506). An diesem Punkt wird der Signal-Offset vor der Eingabe in den A2D eingestellt (Block 508). Der normale Decodierprozeß des Videosignals wird fortgesetzt, bis ein Ereignis den Neubeginn des Kalibrierprozesses auslöst (Block 510).
ALTERNATIVE AUSFÜHRUNGSFORM: UNSYMMETRISCHE SCHALTUNG
Gemäß einer offenbarten Klasse innovativer Ausführungsformen ist eine alternative Ausführungsform vorgesehen, bei der eine unsymmetrische Implementation mit den offenbarten Steuerverfahren verwendet werden kann.
Die vorstehend beschriebenen Schaltungen finden Anwendungen bei Vorrichtungen, die eine Videodecodierung zur Verarbeitung und/oder Verteilung von Videosignalen benötigen, welche beispielsweise Empfänger und Digitalverarbeitungseinrichtungen einschließen.
Es wurde ein Verfahren zum Verstärken von Videosignalen offenbart, das folgende Schritte umfaßt: (a) es wird während eines Normalbetriebs ein analoges Videosignal nacheinander durch wenigstens eine automatische Verstärkungssteuerungsstufe, wenigstens eine analoge Filterstufe und eine Analog-Digital-Wandlerstufe geführt, und (b) es wird dann, wenn eine Kalibration benötigt wird, automatisch (i) wenigstens eine Filterstufe überbrückt und das analoge Videosignal durch die automatische Verstärkungssteuerungsstufe und die Analog-Digital-Wandlerstufe geführt und die automatische Verstärkungssteuerungsstufe entsprechend dem Ausgang der Wandlerstufe angepaßt, und es wird danach (ii) das analoge Videosignal durch die automatische Verstärkungssteuerungsstufe, wenigstens eine Filterstufe und die Analog-Digital-Wandlerstufe geführt und ein Versatzwert am Eingang der Wandlerstufe entsprechend dem Ausgang der Wandlerstufe angepaßt, wodurch eine optimale Kalibration erreicht wird.
Es wurde auch ein Verfahren zum Steuern einer Videodecoder-Schaltung offenbart, das folgende Schritte umfaßt: (a) Empfangen eines ersten Videosignals an einem Eingang einer analogen Eingangsschaltung, (b) Umwandeln des ersten Signals in ein Differenzsignal unter Verwendung der Einstellung von Verstärkungs- und Bias-Spannungswerten, (c) in einem ersten Modus Eingeben des zweiten Signals in eine Wandlerschaltung, (d) Lesen der Ausgabe der Wandlerschaltung zum Bestimmen von Verstärkungs- und/oder Bias-Werten und (e) in einem zweiten Modus Filtern des zweiten Signals mit wenigstens einer Filterstufe, die im ersten Modus nicht verwendet wird, vor der Eingabe in die Wandlerschaltung.
Es wurde weiterhin eine Videodecoder-Schaltung offenbart, die folgendes umfaßt: einen Eingang zum Empfangen eines Videosignals, wobei der Eingang kapazitiv mit einer analogen Eingangsschaltung gekoppelt ist, und eine auf einem Mikroprozessor basierende Steuerschaltung, die mit der analogen Eingangsschaltung verbunden ist und die darüber hinaus umfaßt: eine Bias-Schaltung, die eine Bias-Spannung liefert, eine Verstärkungsanpassungsschaltung zum Verändern der Amplitude des Eingangsvideosignals vor dem Filtern in einer Filterschaltung, eine Offset-Schaltung zum Ändern des Gleichspannungspegelversatzes des Eingangsvideosignals und eine Umschalt-Schaltung, die durch Überbrücken der Filterschaltung und direktes Verbinden der analogen Eingangsschaltung mit einer Analog-Digital-Wandlerschaltung in einen Kalibriermodus umschaltet.
MODIFIKATIONEN UND ABÄNDERUNGEN
Wie Fachleute verstehen werden, können die in der vorliegenden Anmeldung beschriebenen innovativen Konzepte über einen weiten Anwendungsbereich modifiziert und geändert werden, und der Schutzumfang der Erfindung ist dementsprechend nicht auf irgendwelche der angegebenen spezifischen als Beispiel dienenden Lehren beschränkt.
Es ist auch zu verstehen, daß die offenbarten innovativen Ideen nicht nur auf NTSC-Schaltungen beschränkt sind, sondern daß sie auch auf PAL-, NTSC-, SECAM-, HDTV- und Mehrfachstandardschaltungen angewendet werden können.
Es ist auch zu verstehen, daß die offenbarten innovativen Ideen nicht nur auf zusammengesetzte Videoschaltungen beschränkt sind, sondern daß sie auch auf Komponenten-Videoschaltungen angewendet werden können.

Claims

Videodecoder-Schaltung, die folgendes umfaßt: einen Eingang (Vin) zum Empfangen eines Videosignals, wobei der Eingang kapazitiv mit einer analogen Eingangsschaltung (100) gekoppelt ist; und eine auf einem Mikroprozessor (108) basierende Steuerschaltung, die mit der analogen Eingangsschaltung verbunden ist und die darüber hinaus umfaßt: eine Bias-Schaltung, die eine Bias-Spannung liefert; eine Verstärkungsanpassungsschaltung zum Verändern der Amplitude des Eingangsvideosignals vor dem Filtern in einer Filterschaltung, wobei die Verstärkungsanpassungsschaltung mit der Bias-Schaltung gekoppelt ist, um die Bias-Spannung zu empfangen; eine Offset-Schaltung, die mit der Filterschaltung gekoppelt ist, um den Gleichspannungspegelversatz des Videosignals nach dem Filtern in der Filterschaltung zu verändern; und gekennzeichnet durch eine Umschalt-Schaltung (106), die durch Überbrücken der Filterschaltung und direktes Verbinden der Verstärkungsanpassungsschaltung mit einer Analog-Digital-Wandlerschaltung (A2D) der analogen Eingangsschaltung in einen Kalibrationsmodus umschaltet.
Schaltung nach Anspruch 1, bei der die Filterschaltung ein zeitkontinuierliches Filter (102) und ein Filter (103) mit geschalteten Kondensatoren umfaßt.
Schaltung nach Anspruch 1 oder Anspruch 2, bei der die analoge Eingangsschaltung (100) eine automatische Verstärkungssteuerungsschaltung (110) umfaßt, die in Wirkverbindung mit der Verstärkungsanpassungsschaltung steht.
Schaltung nach einem der vorhergehenden Ansprüche, bei der die Bias-Schaltung in Wirkverbindung mit einem Eingang (109) einer automatischen Verstärkungssteuerungsschaltung der Eingangsschaltung steht.
Schaltung nach einem der vorhergehenden Ansprüche, bei der der Kalibrationsmodus nach einem Verlust einer Synchronisierung mit einem horizontalen Synchronisierimpuls ausgeführt wird.
Schaltung nach einem der vorhergehenden Ansprüche, bei der während des Kalibrationsmodus der Ausgang der Analog-Digital-Wandlerschaltung (A2D) zur auf dem Mikroprozessor (108) basierenden Steuerschaltung zurückgeführt wird, um die Amplitude und den Gleichspannungspegelversatz anzupassen.
Schaltung nach einem der vorhergehenden Ansprüche, bei der die analoge Eingangsschaltung (100) eine Klemmschaltung umfaßt, die den Pegel der Synchronisierspitze (200) des Videosignals auf eine Referenzspannung begrenzt.
Schaltung nach einem der vorhergehenden Ansprüche, bei der das Videosignal ein zusammengesetztes Videosignal ist.
Schaltung nach einem der vorhergehenden Ansprüche, bei der während des Kalibrationsmodus Abtastwerte der Pegel der Synchronisierspitze (200) und der hinteren Schwarzschulter des Videosignals von einem Ausgang der Analog-Digital-Wandlerschaltung (A2D) erlangt und zu der auf dem Mikroprozessor (108) basierenden Steuerschaltung zurückgeführt werden, um die Amplitude und den Gleichspannungspegelversatz anzupassen.
Schaltung nach einem der vorhergehenden Ansprüche, bei der die Verstärkungsanpassungsschaltung einen differentiellen Ausgang aufweist.
Vorrichtung, die eine Schaltung nach einem der Ansprüche 1 bis 10 umfaßt.
Verfahren zur Verstärkung von Videosignalen, das folgende Schritte umfaßt: (a) es wird während eines Normalbetriebs ein analoges Videosignal nacheinander durch wenigstens eine automatische Verstärkungssteuerungsstufe (110), wenigstens eine analoge Filterstufe (102, 103) und eine Analog-Digital-Wandlerstufe (A2D) geführt; und (b) es wird dann, wenn eine Kalibration benötigt wird, automatisch: (i) wenigstens eine Filterstufe überbrückt und das analoge Videosignal durch die automatische Verstärkungssteuerungsstufe und die Analog-Digital-Wandlerstufe (502) geführt und die automatische Verstärkungssteuerungsstufe entsprechend dem Ausgang der Wandlerstufe (504) angepaßt; und es wird danach (ii) das analoge Videosignal durch die automatische Verstärkungssteuerungsstufe, wenigstens eine Filterstufe und die Analog-Digital-Wandlerstufe (506) geführt und ein Versatzwert (508) am Eingang der Wandlerstufe entsprechend dem Ausgang der Wandlerstufe angepaßt, wodurch eine optimale Kalibration erreicht wird.
Verfahren nach Anspruch 12, das darüber hinaus den Schritt umfaßt, daß durch die Verwendung einer Anpassung der Verstärkungs- und der Bias-Spannungswerte das analoge Videosignal in ein differentielles Signal umgewandelt wird.