KR930002109B1

KR930002109B1 - 디지털 방식에 의한 영상신호의 동기 분리회로

Info

Publication number: KR930002109B1
Application number: KR1019900008923A
Authority: KR
Inventors: 최훈순
Original assignee: 삼성전자주식회사; 강진구
Priority date: 1990-06-18
Filing date: 1990-06-18
Publication date: 1993-03-26
Also published as: KR920001916A

Abstract

내용 없음.

Description

디지털 방식에 의한 영상신호의 동기 분리회로

제1도는 본 발명에 따른 블럭도.

제2도는 본 발명에 따른 제1도의 구체 회로도.

제3도는 본 발명에 따른 제2도의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 노이즈 필터부 20 : 0.5H 펄스제거부

30 : 수직동기, 수평동기 구간 부가부

본 발명은 영상신호처리 회로에 관한 것으로 특히 디지탈 신호처리된 복합영상신호를 수직동기신호와 수평동기신호로 분리하는 디지털 방식에 의한 영상신호의 동기 분리 회로에 관한 것이다.

일반적으로 텔레비젼 전송방식에는 NTSC(National Television System Committee)방식, SECAM(Sequentiel Couleur A Memoire)방식, PAL(Phase Alternation by Line) 방식 등이 있으며 최근 MUSE(Multiple Sub-Nyquist Sampling Encoding) 방식을 이용한 ATV(Advanced Television) 또는 HDTV(High Definition Television) 등의 고정세 텔레비젼에 대한 연구도 활발히 진행중에 있다. 상술한 텔레비젼 방식 중에서 우리나라는 1980년 12월 1일 NTSC방식의 칼라 TV방송을 개시하여 오늘에 이르고 있으며 상기 NTSC방식에 있어서 다음과 같은 식에 의하여 복합 영상 신호를 구성한다.

상기 식 (1-1)-식 (1-3)에서 V(t)는 복합영상신호이고 Y(t)는 휘도신호, C(t)는 색신호, E_R-Y는 적색-휘도신호, E_B-Y는 청색-휘도신호, fsc는 색부 반송파 주파수(3.579545MHz=3.58MHz), fH는 동기주파수이다.

여기서 송신측의 텔레비젼 카메라에서 분해 주사하는 신호는 복합영상신호 즉 V(t)인데 수신측의 수상관에서 상기 송신측의 카메라에서 분해 주사한 것과 같은 똑같은 화면을 재현시키기 위해서는 카메라의 분해주사와 수상관 쪽의 조립 주사를 완전하게 일치시키지 않으면 안된다. 그러므로 송신측의 카메라 주사에 복합 영상신호에 동기신호를 포함시켜 송신시킬 필요가 있으며 송신측에서는 텔레비젼 신호중에 이를 위한 신호로서 수평, 수직 동기신호를 가해서 내보내고 있다.

따라서 동기 분리회로는 복합 영상 신호중에 포함된 동기신호를 끌어내어 수평 수직의 편향회로에 가하는 작용을 하게 되는데 종래의 아날로그 PLL(Phase Locked Loop)에 위한 동기 분리회로는 저속응답으로 인하여 시간축 보정(Time Base Corrector) 처리에 의한 고속응답용으로 적합하지 못한 문제점이 있었으며 또한 복합 영상신호에 쇼트 펄스성의 잡음이 혼입되어 동기의 에러가 자주 발생하는 단점이 있었다.

따라서 본 발명의 목적은 디지털 신호처리된 복합 영상신호를 수직 동기 신호와 수평동기신호로 분리하는 디지털 방식에 의한 영상신호의 동기 분리회로를 제공함에 있다.

본 발명의 다른 목적은 디지털 방식의 동기분리회로를 채택하여 동기신호의 에러시에 동기 보호를 할 수 있는 디지털 방식에 의한 영상신호의 동기분리신호를 제공함에 있다.

본 발명의 또 다른 목적은 고속 응답 특성이 우수한 디지털 방식에 의한 영상신호의 동기분리회로를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 블럭도로서 디지털 변환된 복합 영상신호를 입력단(Y)을 통하여 입력하여 영상신호의 흑레벨과 동기 신호의 레벨간에 드레시 홀드(threshold)값을 둔 비교기준전위(Vth)와의 차에 의해 복합 동기신호를 출력하는 비교기(5)와, 상기 비교기(5)에서 출력된 복합 동기 신호를 입력하여 기준치 이하인 노이즈 펄스를 제거하는 노이즈 필터부(10)와, 상기 노이즈 필터부(10)에서 노이즈 제거된 복합 동기신호를 입력하여 짧은 주기펄스 및 수직동기 구간의 0.5H 단위의 펄스를 제거하기 위한 0.5H 펄스 제거부(20)와, 상기 0.5H 펄스제거부(20)의 처리된 복합 동기신호를 입력하고 수직동기 및 수평동기에 구간을 부가시켜 출력하는 수직동기, 수평동기 구간 부가부(30)로 구성된다.

제2도는 본 발명에 따른 제1도의 구체회로도로서 상기 노이즈필터부(10)는 복합 동기 신호 입력단(100)으로 상기 비교기(5)에서 출력된 복합 동기 신호를 입력하고 색부반송파 4체배주파수 입력단(200)으로 입력하는 4fsc의 클럭을 클럭단(CK)을 통해 입력하여 출력단(Q1-QN)으로 시프트 출력하는 시프터레지스터(10a)와, 상기 시프트 레지스터(10a)의 시프트 출력된 복합 동기신호를 입력하여 기준치 이하의 노이즈를 제거하기 위해 노아게이팅시키는 N입력 노아게이트(10b)로 구성되고, 상기 0.5H 펄스제거부(20)는 노아게이트(10b)의 노아 출력을 리세트단(Reset)으로 입력하고 상기 색부반송파 4체배 주파수 입력단(200)의 4fsc의 클럭을 클럭단(CK)으로 입력하여 수평동기신호를 카운팅하여 출력단(Q1-Qn)으로 출력시키는 제1카운터(20a)와, 상기 제1카운터(20a)의 출력을 인가받아 수평동기를 디코딩하여 게이트 펄스를 발생시키는 제1디코더(20b)와, 상기 복합 동기신호 입력단(100)으로 복합 동기신호를 입력하여 인버팅시켜 출력하는 인버터(20c)와, 상기 제1디코더(20b)의 수평동기 펄스 출력과 상기 인버터(20c)의 인버팅된 복합 동기 신호의 출력을 입력하여 짧은 주기 펄스 및 수직 동기 구간의 0.5H 단위의 펄스를 제거하기 위해 앤드게이팅시켜 출력하는 앤드게이트(20d)로 구성되고, 상기 수직동기, 수평동기 구간 부가부(30)는 상기 앤드게이트(20d)의 출력을 입력하고 상기 색부반송파 4체배 주파수 입력단(200)의 클럭을 입력하여 라이징 에지(rising edge)를 검출하는 제1검출부(30a)와, 상기 제1검출부(30a)의 출력을 입력단(R)으로 입력하여 래치출력하는 RS플립플롭(30b)과, 상기 제1검출부(30a)에서 검출된 출력이 수직 블랭크(V Blank) 구간에서 비어있을때 상기 제1검출부(30a)의 출력을 리세트단(Reset)으로 입력하고 상기 색부반송파 4체배 주파수 입력단(200)이 클럭을 클럭단(CK)으로 입력하여 자체적으로 동기 펄스를 발생시키기 위한 제2카운터(30c)와, 상기 제2카운터(30c)의 출력을 입력하고 상기 색부반송파 4체배 주파수 입력단(200)의 클럭을 클럭단(CK)으로 입력하여 최종 수평동기신호를 발생시킴과 동시에 D플립플롭의 클럭단(CK)으로 수직동기신호를 입력시키는 제2디코더(30d)와, 상기 제2디코더(30d)의 수평동기의 신호 출력단(11)의 출력을 입력함과 동시에 상기 색부반송파 4체배 주파수 입력단(20)의 클럭을 클럭단(CK)으로 입력하여 라이징 에지를 검출하는 제2검출부(30e)와, 상기 제1검출부(30a)의 출력단 및 상기 RS플립플롭(30b)의 출력단(Q)과 상기 제2검출부(30e)의 출력 및 상기 제2카운터(30c)의 입력단(Reset)을 선택적으로 스위칭시켜 주는 스위칭부(30g)와, 상기 노아게이트(10b)의 출력을 입력단(D)으로 입력하고 상기 제2디코더(30d)의 출력단(I2)의 출력을 클럭단(CK)로 입력하여 출력단(Q)로 수직동기신호를 최종 출력하는 D플립플롭(30f)으로 구성된다.

제3도는 본 발명에 따른 제2도의 타이밍도로서 3A는 색부반송파 4체배 주파수 입력단(200)의 클럭과 복합동기 신호입력단(100)의 관계를 나타낸 것으로, (3a)는 색부반송파 4체배 주파수 입력단(200)으로 입력하는 4fsc 클럭의 입력을 나타낸 것이고, (3b)는 복합 동기 신호 입력단(100)으로 입력하는 복합 동기신호를 나타낸 것이고, (3c)는 노이즈필터부(10)의 노아게이트(10b)에서 N입력(N=3일때)하여 노아 출력한 것을 나타낸 것이고, (3d)는 노이즈필터부(10)의 시프트레지스터(10a)의 출력단(Q2)의 출력을 나타낸 것이고, (3e)는 노이즈필터부(10)의 시프트레지스터(10a)의 출력단(Q2)의 출력을 나타낸 것이고, (3f)는 노이즈필터부(10)의 시프트레지스터(10a)의 출력단(Q3)의 출력을 나타낸 것이다.

3B는 상기 노이즈필터부(10) 및 0.5H 펄스제거부(20)와, 수직동기, 수평동기 구간부가부(30)의 각 디바이스(device)에서 출력하는 파형을 나타낸 것으로서, (3g)는 노이즈가 포함된 복합 동기 신호를 나타낸 것이고, (3h)는 노아게이트(10b)의 출력을 나타낸 것이고 (3i)는 제1디코더(20b)의 출력을 나타낸 것이고, (3j)는 제1카운터(20a)의 출력을 나타낸 것이고, (3k)는 앤드게이트(20d)의 출력을 나타낸 것이고, (3I)는 제2카운터(30c)의 출력을 나타낸 것이고, (3m)은 제1검출부(30a)의 출력을 나타낸 것이고, (3n)은 RS플립플롭(30b)의 출력을 나타낸 것이고, (30)는 제2디코더(30d)의 출력단(I1)의 출력단(I1)의 출력을 나타낸것이고, (3p)는 제2검출부(30e)의 출력을 나타낸 것이고, (3q)는 제2검출부(30d)의 출력단(I2)의 출력을나타낸 것이고, (3r)은 D플립플롭(30f)의 출력단(Q)의 출력을 나타낸 것이다.

이하 본 발명을 상술한 구성에 의거하여 제1도-제3도를 참조하여 상세히 설명한다.

제1도에서 디지털 변환된 복합 영상신호로부터 동기분리 드레시 홀드 레벨과 비교하여 상기 드레쉬 홀드레벨 이하인 것만 출력하여 복합 동기 신호를 얻는 비교기(5)는 공지로 알려져 있으므로 자세한 논의는 생략하기로 하고 제2도에서와 같이 상기 비교기(5)의 출력된 복합동기신호를 입력단(100)을 통하여 입력함과 동시에 클럭단(CK)으로 색부반송파 4체배 주파수 입력단(200)을 통하여 들어오는 4fsc의 클럭을 입력하는 시프트 레지스터(10a)는 출력단(Q1-Qn)으로 상기 복합동기신호를 시프트 출력하는데 이때의 출력 파형은 제3도의 (3d-3f)의 파형으로서 나타나고 이는 N개의 출력중에서 3개라고 가정하였을 경우이다.

한편 제3도의 (3g)에서 나타낸 것과 같은 복합 동기 신호를 살펴보면, 1H 구간에 노이즈 성분이 포함되어 있으며 등화펄스구간(T1)에서 0.5H의 짧은 주기를 갖는 펄스 성분이 포함되어 있는데 여기서 상기 노이즈 필터부(10)는 1H 구간의 노이즈 성분을 제거하게 되는데 (3h)와 같이 시프트 레지스터(10a)의 출력을 노아게이팅하여 출력하므로서 달성된다.

또한 상기 0.5H 펄스제거부(20)에서는 0.5H의 짧은 주기를 갖는 펄스를 제거시키기 위하여 제1카운터(20a)의 출력은 (3j)와 같이 나타나고 제1디코더(20b)의 출력은 (3i)와 같이 되어지는데 상기 앤드게이트(20d)에서는 상기 (3i)의 출력과 상기 (3g)의 인버팅된 출력을 앤드 출력시킴으로써 (3k)와 같은 파형을 출력하게 되어 상기 짧은 주기의 펄스를 제거하게 된다.

여기서 상기 (3k)의 등화펄스구간(T1)에는 아무런 출력이 없으므로 이 블랭크 기간중에 동기신호를 자체적으로 생성시키는 동기 발생회로가 필요하게 되는데 이를 수행하는 것이 수직동기, 수평동기 구간부가부(30) 이다.

그러므로 상기 수직동기, 수평동기 구간부가부(30)의 제1검출부(30a)에서는 D플립플롭 및 앤드게이트를 접속하여 라이징 에지를 검출하는게 되는데 (3m)의 출력이 발생할때에는 스위칭부(309)의 스위칭 동작에 의해 상기 제2카운터(30c)의 리세트단(Reset)으로 상기 제1검출부(30a)의 출력이 입력하고 클럭단(CK)으로는 (3a)의 클럭이 입력하여 (3k)의 출력이 발생하고, 상기 (3k)의 출력은 제2디코더(30d)로 입력하여(3o) 및 (3q)의 출력이 발생한다. 이때 제2검출부(30e)의 출력은 (3P)와 같이 되고 RS플립플롭(30b)의 출력은 (3n)으로 출력되어 상기 제2디코더(30d)의 출력단(I1)에는 수평동기신호가 출력되고 상기 D플립플롭 (30f)의 출력단(Q)에는 수직동기 신호가 (3r)와 같이 발생하여 출력된다.

따라서 상술한 바와같이 디지털 방식에 의한 동기 분리 회로를 채택하여 노이즈 제거 및 수직 블랭크 구간중의 동기 신호가 없을때 자체적으로 동기신호를 발생시켜 수평동기 신호에 믹싱하여 출력함으로써 동기보호동작을 수행할 수 있는 잇점이 있으며 또한 디지털 IC로 원칩회로가 가능하므로 부품의 실장성 측면에서 우수한 효과를 얻을 수 있는 장점과 고속응답에의 잇점이 있다.

Claims

영상신호의 동기 분리회로에 있어서, 디지털 변환된 복합 영상신호를 입력단(Y)을 통하여 입력하여 영상신호의 흑레벨과 동기신호의 레벨간에 드레시 홀드값을 둔 비교기준전위(Vth)와의 차에 의해 복합 동기 신호롤 출력하는 비교기(5)와, 상기 비교기(5)에서 출력된 복합 동기 신호를 입력하여 기준치 이하인 노이즈 펄스를 제거하는 노이즈 필터부(10)와, 상기 노이즈 필터부(10)에서 노이즈 제거된 복합 동기신호를 입력하여 짧은 주기펄스 및 수직동기 구간의 0.5H 단위의 펄스를 제거하기 위한 0.5H의 펄스 제거부(20)와, 상기 0.5H 펄스제거부(20)의 처리된 복합 동기신호를 입력하고 수직동기 및 수평동기에 구간을 부가시켜 출력하는 수직동기, 수평동기 구간 부가부(30)로 구성됨을 특징으로 하는 디지털 방식에 의한 영상신호의 동기 분리회로.
제1항에 있어서, 상기 노이즈 필터부(10)가 복합 동기 신호 입력단(100)으로 상기 비교기(5)에서 출력된 복합동기 신호를 입력하고 색부반송파 4체배 주파수 입력단(200)으로 입력하는 4fsc의 클럭을 클럭단(CK)을 통해 입력하여 출력단(Q1-QN)으로 시프트 출력하는 시프트레지스터(10a)와, 상기 시프트레지스터(10a)의 시프트 출력된 복합동기신호를 입력하여 기준치 이하의 노이즈를 제거하기 위해 노아게이팅시키는 N입력 노아게이트(10b)로 구성함으로 특징으로 하는 디지털 방식에 의한 영상신호의 동기 분리회로.
제1항에 있어서, 상기 0.5H 펄스제거부(20)가 상기 노아게이트(10b)의 노아 출력을 리세트단으로 입력하고 상기 색부반송파 4체배 주파수 입력단(200)의 4fsc의 클럭을 클럭단(CK)으로 입력하여 수평 동기신호를 카운팅하여 출력단(Q1-Qn)으로 출력시키는 제1카운터(20a)와, 상기 제1카운터(20a)의 출력을 인가받아 수평동기를 디코딩하여 게이트 펄스를 발생시키는 제1디코더(20b)와, 상기 복합 동기신호 입력단(100)으로 복합 동기 신호를 입력하여 인버팅시켜 출력하는 인버터(20c)와, 상기 제1디코더(20b)의 수평동기 펄스 출력과 상기 인버터(20c)의 인버팅 복합 동기 신호의 출력을 입력하여 짧은 주기 펄스 및 수직동기 구간의 0.5H 단위의 펄스를 제거하기 위해 앤드게이팅시켜 출력하는 앤드게이트(20d)로 구성함을 특징으로 하는 디지털 방식에 의한 영상신호의 동기 분리회로.
제1항에 있어서, 상기 수직동기 구간 부가부(30)가 상기 앤드게이트(20d)의 출력을 입력하고 상기 색부반송파 4체배 주파수 입력단(200)의 클럭을 입력하여 라이징 에지를 검출하는 제1검출부(30a)와, 상기 제1검출부(30a)의 출력을 입력단(R)으로 입력하여 래치출력하는 RS플립플롭(30b)과, 상기 제1검출부(30a)에서 검출된 출력이 수직 블랭크 구간에서 비어있을때 상기 제1검출부(30a)의 출력을 리세트단(Reset)으로 입력하고 상기 색부반송파 4체배 주파수 입력단(200)의 클럭을 클럭단(CK)으로 입력하여 자체적으로 동기 펄스를 발생시키기 위한 제2카운터(30c)와, 상기 제2카운터(30c)의 출력을 입력하고 상기 색부반송파 4체배 주파수 입력단(200)의 클럭을 클럭단(CK)으로 입력하여 최종 수평동기신호를 발생시킴과 동시에 D플립플롭의 클럭단(CK)으로 수직동기 신호를 입력시키는 제2디코더(30d)와, 상기 제2디코더(30d)의 수평동기 신호 출력단(I1)의 출력을 입력함과 동시에 상기 색부반송파 입력단(200)의 클럭을 클럭단(CK)으로 입력하여 라이징 에지를 검출하는 제2검출부(30e)와, 상기 제1검출부(30a)의 출력단 및 상기 RS플립플롭(30b)의 출력단(Q)과 상기 제2검출부(30e)의 출력 및 상기 제2카운터(30c)의 입력단(Reset)을 선택적으로 스위칭시켜 주는 스위칭부(30g)와, 상기 노아게이트(10b)의 출력을 입력단(D)으로 입력하고 상기 제2디코더(30d)의 출력단(I2)의 출력을 클럭단(CK)로 입력하여 출력단(Q)로 수직동기신호를 최종 출력하는 D플립플롭(30f)으로 구성함을 특징으로 하는 디지털 방식에 위한 영상신호의 동기 분리회로.
제4항에 있어서, 상기 제1검출부(30a) 및 제2검출부(30e)가 D플립플롭과 앤드게이트로 각각 구성함을 특징으로 하는 디지털 방식에 의한 영상신호의 동기 분리회로.