JP2870135B2

JP2870135B2 - ディスパーサル除去装置

Info

Publication number: JP2870135B2
Application number: JP2171704A
Authority: JP
Inventors: 郁男染谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-06-29
Filing date: 1990-06-29
Publication date: 1999-03-10
Anticipated expiration: 2014-03-10
Also published as: JPH0461586A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はディスパーサル除去装置に関する。

〔発明の概要〕

本発明は、所定周期のディスパーサル信号が重畳され
た受信信号が供給される合成回路と、その合成回路の出
力が供給されるクランプ回路と、そのクランプ回路の出
力が供給される残留ディスパーサル量検出回路と、その
残留ディスパーサル量検出回路の検出出力に応じたレベ
ルのキャンセル信号を発生するキャンセル信号発生回路
とを有し、そのキャンセル信号発生回路からのキャンセ
ル信号を合成回路に供給して、ディスパーサル信号をキ
ャンセルするようにしたことにより、受信信号に重畳さ
れているディスパーサル信号のレベルの如何に拘わら
ず、そのディスパーサル信号を確実に除去できるように
したものである。

〔従来の技術〕

以下に、図面を参照して、従来のディスパーサル除去
装置について説明する。MUSE信号を放送衛星を使って放
送する場合、エネルギー拡散のために、ディスパーサル
信号を重畳した後、これを周波数変調するようにしてい
た。第７図Ｂにこのディスパーサル信号を示すが、これ
はMUSE信号（第７図Ａ）に同期し、即ち、MUSE信号の第
１フレームの始端で最小と成り、第２フレームの始端で
最大と成る15Hzの三角波信号である。MUSE信号をFM変調
する場合、黒及び白レベル間の周波数差は10.2MHzであ
るのに対し、ディスパーサル信号のピーク・ツー・ピー
ク間の周波数差は600kHzと成っている。

又、MUSE信号を通信衛星を使って送信する場合のディ
スパーサル信号を、第７図Ｄに示すが、MUSE信号をFM変
調する場合、その黒及び白レベル間の周波数差は8.5MHz
であるのに対し、ディスパーサル信号のピーク・ツー・
ピーク間の周波数差は2.2MHzと成っている。

第７図Ｂに示したような振幅の小さいディスパーサル
信号がMUSE信号に重畳されている場合は、通常、第８図
に示す如きクランプ回路によって除去するのを普通とし
ていた。即ち、ディスパーサル信号の重畳されたMUSE信
号の被FM変調信号は、図示を省略したFM復調器によって
復調された後、入力端子（１）からバッファ増幅器
（２）を通じて、クランプ回路（６）に供給される。ク
ランプ回路（６）の出力は、バッファ増幅器（５）を通
じて、A/D変換器（12）に供給され、その出力が出力端
子（13）から図示を省略したデコーダに供給される。

クランプ回路（６）は、バッファ増幅器（２）、
（５）間に直列に挿入されたコンデンサ（７）と、コン
デンサ（７）及びバッファ増幅器（５）との接続中点並
びにクランプレベル（映像信号の最大レベルの1/2のレ
ベル）クランプ電圧）の供給される入力端子（10）間に
接続された抵抗器（８）及びオンオフスイッチ（９）の
直列回路から構成される。このオンオフスイッチ（９）
は、第９図に示すMUSE信号の水平同期信号期間（HD期
間）中で、サンプル番号３から９の間にオンと成り、そ
れ以外の期間ではオフと成るように制御される。

MUSE信号に重畳されているディスパーサル信号が、第
７図Ｂに示す如く、その振幅がFM変調時の周波数差で、
600kHzの場合のクランプ回路（６）の出力である残留信
号を第７図Ｃに示すが、黒レベルから白レベルまでの振
幅を0dBとしたとき、残留信号の振幅は−52dB程度で、
再生画像に対して目に見えるようなノイズとはならな
い。

ところで、ディスパーサル信号ｘ（第10図Ａ）の傾斜
をＫ、クランプ回路（６）のコンデンサ（７）の容量を
Ｃ、抵抗器（８）抵抗値をＲと夫々するとき、残留信号
ｙ（第10図Ｂ）は、次式のように表される。

ｙ＝CRK〔１−exp（−t/CR）〕しかし、MUSE信号に重畳されているディスパーサル信
号が、第７図Ｄに示す如く、その振幅がFM変調時の周波
数差で、2.2MHzの場合のクランプ回路（６）の出力であ
る残留信号を第７図Ｃに示すが、黒レベルから白レベル
までの振幅を0dBとしたとき、残留信号の振幅は−38dB
程度と成り、これはフリッカ妨害と成って、再生画像に
はっきり表れる。

このように、MUSE信号に重畳されているディスパーサ
ル信号のレベルがある程度大きいときでも、それを確実
に除去できるようにした従来のディスパーサル除去装置
を第11図を参照して説明する。

ディスパーサル信号が重畳されたMUSE信号の被FM変調
信号が、図示を省略したFM復調器で復調され、得られた
ディスパーサル信号が重畳されたMUSE信号が、入力端子
（１）からバッファ増幅器（２）を通じ、更に、合成回
路（３）を構成する抵抗器（3A）を通じて、バッファ増
幅器（５）に供給される。そのバッファ増幅器（５）の
出力は、第８図と同じ構成のクランプ回路（６）を通じ
て、バッファ増幅器（11）に供給され、その出力がA/D
変換器（12）に供給され、そのデジタル出力が出力端子
（13）から、図示を省略したデコーダに供給される。

（24）はキャンセル信号発生回路で、これはタイミン
グ信号発生器（34）及びこれよりのタイミング信号の供
給される積分回路（27）から構成されている。タイミン
グ信号発生器（34）は、フレーム毎に位相が反転する矩
形波状のタイミング信号を発生し、これが積分回路（2
7）に供給されて積分されることにより、上述の三角波
形状のディスパーサルと位相が逆のキャンセル信号が発
生し、これが合成器（３）の抵抗器（3B）の一端に供給
される。これにより、ディスパーサル信号は完全に除去
されるか若しくは減衰せしめられる。積分回路（27）
は、非反転入力端子が接地された演算増幅器（28）、演
算増幅器（28）の反転入力端子に接続される入力側抵抗
器（29）及び演算増幅器（28）の出力端子及び反転入力
端子間に接続されたコンデンサ（30）から構成される。

〔発明が解決しようとする課題〕

第11図の従来のディスパーサル除去回路は、第８図の
ディスパーサル除去回路に比し、ディスパーサル除去効
果は大きいが、キャンセル信号の振幅が一定であるの
で、放送衛星、通信衛星等の如く、MUSE信号に重畳され
ているディスパーサルのレベルが異なる場合には、ディ
スパーサル信号を確実に除去することはできないばかり
でなく、受信信号にディスパーサル信号が重畳されてい
ない場合は、却ってその受信信号にノイズを与えること
に成る。

かかる点に鑑み、本発明は、受信信号に重畳されたい
るディスパーサル信号のレベルの如何に拘わらず、その
ディスパーサル信号を確実に除去することのできるディ
スパーサル除去装置を提案しようとするものである。

〔課題を解決するための手段〕

本発明は、所定周期のディスパーサル信号が重畳され
た受信信号が供給される合成回路（３）と、合成回路
（３）の出力が供給されるクランプ回路（６）と、その
クランプ回路（６）の出力が供給される残留ディスパー
サル量検出回路（16）と、その残留ディスパーサル量検
出回路（16）の検出出力に応じたレベルのキャンセル信
号を発生するキャンセル信号発生回路（24）とを有し、
そのキャンセル信号発生回路（24）からのキャンセル信
号を合成回路（３）に供給して、ディスパーサル信号を
キャンセルするようにしたものである。

〔作用〕

かかる本発明によれば、そのキャンセル信号発生回路
（24）からのキャンセル信号を合成回路（３）に供給し
て、ディスパーサル信号をキャンセルするようにする。

〔実施例〕

以下に、第１図を参照して、本発明の実施例（１）を
説明するも、第８図及び第11図と対応する部分には同一
符号を付して、重複説明を省略する。A/D変換器（12）
からのデジタルMUSE信号は、同期分離・タイミング信号
発生回路（14）に供給されると共に、残留ディスパーサ
ル量検出回路（16）に供給される。尚、（15）は同期分
離・タイミング信号発生回路（14）からの水平同期信
号、フレームパルス、各種のタイミング信号等の出力端
子である。

残留ディスパーサル量検出回路（16）において、A/D
変換器（12）からの、重畳されたディスパーサル信号が
残留しているデジタルMUSE信号が、夫々ノイズ除去回路
としての平均化回路（17）、（18）を夫々通じて、正側
及び負側ホールド回路（19）、（20）に供給される。正
側及び負側ホールド回路（19）、（20）の各出力は、合
成器（21）に供給されて、正側ホールド回路（19）のホ
ールド出力から、負側ホールド回路（20）の出力が減算
される。

そして、この残留ディスパーサル量検出回路（16）の
合成器（21）の出力が、アップダウンカウンタ（22）の
アップダウン制御端子に供給されて、そのアップダウン
が制御される。このカウンタ（22）は、入力端子（22
a）からのフレームパルスFPを計数する。

カウンタ（22）の計数出力は、D/A変換器（23）に供
給されて、アナログ信号に変換された後、キャンセル信
号発生回路（24）に供給される。

キャンセル信号発生回路（24）においては、D/A変換
器（23）の出力及びこれが反転増幅器（26）によって位
相反転せしめられた反転出力が、切換えスイッチ（25）
によって、入力端子（25a）からのフレームパルスFPに
よってフレーム毎に切換えられた後、積分回路（27）に
供給されて積分され、その積分出力、即ち、キャンセル
信号が合成回路（３）に供給される。

次に、この残留ディスパーサル量検出回路（16）の一
部、即ち、平均化回路（17）及び正側ホールド回路（1
9）の具体的構成例を、第２図を参照して説明する。

A/D変換器（12）からのディスパーサル信号が残留し
ているデジタルMUSE信号が、入力端子（35）から、16.2
MHzのサンプリングクロック信号のクロック周期の４倍
の遅延量を有する遅延線（36）を通じて、加算器（37）
に供給されると共に、直接に、加算器（37）に供給され
て、両者が加算され、その加算出力が係数乗算器（38）
に供給されて、1/2の係数が乗算される。

ｎライン及びｎ＋１ラインの水平同期信号HDのクロッ
ク周期毎のサンプリング信号を、第３図Ａ、Ｂに示して
いるが、ａ、ｂ及びｃ、ｄは、各水平同期信号HDの４ク
ロック周期離れたサンプリング信号を示す。かくする
と、水平同期信号部分での係数乗算器（38）の出力ｅ
は、ｅ＝（ｄ＋ｂ）/2 又はｅ＝（ｃ＋ｄ）/2 と成る。一般的に、この係数乗算器（38）の出力ｅは、
遅延線（36）、加算器（37）及び係数乗算器（38）から
成る水平フィルタにによって、残留信号が水平方向に平
均化処理されたものに成る。

係数乗算器（38）出力は、１水平周期の遅延量を有す
る遅延線（39）を通じて加算器（40）に供給されると共
に、直接に、加算器（40）に供給されて、両者が加算さ
れ、その加算出力が係数乗算器（41）に供給されて、1/
2の係数が乗算される。かくすると、水平同期信号部で
の係数乗算器（41）の出力ｆは、ｆ＝（ａ＋ｂ＋ｃ＋ｄ）/4 と成る。一般的に、この係数乗算器（41）の出力ｆは、
遅延線（39）、加算器（40）及び係数乗算器（41）から
成る垂直フィルタによって、係数乗算器（38）の出力が
平均化処理されたものに成る。

係数乗算器（41）の出力ｆは、係数乗算器（42）に供
給されて1/16の係数が乗算され、その乗算出力が加算器
（43）に供給される。加算器（43）の加算出力が、遅延
量が１フレーム期間の遅延線（45）及び係数が15/16の
係数乗算器（44）を通じて、加算機（43）に供給されて
加算される。一般的に、加算器（43）の出力ｇは、係数
乗算器（42）、加算器（43）、遅延線（45）及び係数乗
算器（44）から成るフレーム・リカーシブ・フィルタに
よって、係数乗算器（41）の出力ｆが、時間方向に平均
化される。

そして、加算器（43）の出力ｇがラッチ（Ｄ型フリッ
プフロップ回路）（19）に供給されて、入力端子（47）
からの、奇数フレームの1075ラインのタイミング信号に
よって、ディスパーサル信号の残留信号の正のピークの
50ライン前の残留信号のレベルがラッチされる。

尚、残留信号の正のピークのレベルそのものをラッチ
することも考えられるが、正のピークの後はレベルが急
激に低下するので、誤検出の虞がある。残留ディスパー
サル量を、MUSE信号の水平同期信号部分で検出されば、
映像信号の内容に無関係に検出することができる。

又、平均化回路（18）及び負側ホールド回路（20）の
構成は、平均化回路（17）及び正側ホールド回路（19）
と同様の構成なので、その説明は省略するが、負側ホー
ルド回路（20）は、平均化回路（18）の負のピークの50
ラッチ前の1075ラインのところでラッチする。

実施例（１）のディスパーサル除去装置によれば、残
留ディスパーサル量検出回路（16）によって、デジタル
MUSE信号に残像しているディスパーサル信号、即ち、残
留信号のレベルが検出され、これに応じて、キャンセル
信号発生回路（24）からのキャンセル信号のレベルが制
御され、そのキャンセル信号が合成回路（３）に供給さ
れることによって、MUSE信号に重畳されているディスパ
ーサル信号がキャンセルされる。

次に、第４図を参照して、実施例（２）を説明する。
この実施例（２）は、MUSE信号の２フレーム期間に等し
い周期を有するが、MUSE信号の第１フレーム及び第２フ
レームの各浸炭に対し、位相差がある場合の、ディスパ
ーサル信号と、MUSE信号との間に位相差がある場合のデ
ィスパーサル除去装置の場合である。尚、第４図の実施
例において、第８図、第11図及び第１図と対応する部分
には、同一符号を付して、重複説明を一部省略する。第
１図のA/D変換器（12）からのディスパーサル信号の残
存したMUSE信号のデジタル信号が入力端子（16a）か
ら、第１図と同様のノイズ除去回路としての平均化回路
（17）、（18）に夫々供給されて平均値化された後、夫
々最大値検出回路（55）及び最小値検出回路（58）に供
給される。そして、減算器（21）において、最大値検出
回路（35）の出力から最小値検出回路（38）の出力が減
算され、その減算出力がカウンタ（22）に、アップダウ
ン制御信号として供給される。

次に、最大値検出回路（55）の構成を説明する。平均
化回路（17）の出力が最大値検出回路（56）の一方に供
給される。そして、最大値検出回路（56）の出力が、入
力端子（57a）からのフレームパルスFPによってクリア
されると共に、入力端子（57b）からのサンプリングク
ロック信号がクロックパルスとして供給されるラッチ
（Ｄ型フリップフロップ回路）（57）によって、１クロ
ック周期分遅延せしめられた後、最大値検出回路（56）
の他方の入力端子に供給される。最大値検出回路（56）
は、２つの入力端子に供給され信号のレベルを比較し、
そのうちレベルの大きい方の信号が出力され、それがラ
ッチ（57）によってラッチされた後、加算器（21）に供
給される。MUSE信号に重畳されているディスパーサル信
号が第５図Ａのの如くだとすると、入力端子（16a）
には、第５図Ｂに示す如き、ディスパーサル信号の残留
信号が供給される。そして、最大値検出回路（56）に
は、第５図Ｂの残留信号の最大値が出力され、それが
ラッチ（57）にラッチされて、加算器（21）に供給され
る。

尚、最小値検出回路（58）は、最大値検出回路（56）
と同様な構成なので、その具体構成の説明を省略する
が、最小値検出回路及びラッチから構成される。

次に、キャンセル信号発生回路（24）の切換えスイッ
チ（25）を切換え制御するスイッチ信号発生回路（65）
について説明する。入力端子（59）からのライン番号信
号がラッチ（60）のＤ入力端子に供給されると共に、一
致検出回路（62）の一方の入力端子に供給される。そし
て、最大値検出回路（56）への入力残留信号が、その残
留信号の１クロック周期遅延せしめられた残留信号より
レベルが高い時、即ち、第５図Ｂの残留信号のレベルが
時間の経過と共に高く成っているときのみ、最大値検出
回路（56）から得れる例えばサンプリングクロック信号
がラッチ（60）に供給されて、ライン番号信号がラッチ
され、遂に、残留信号のレベルが最大のときのライン番
号信号がラッチされる。ラッチ（60）の出力はラッチ
（61）に供給されて、その入力端子（61a）に供給され
るフレームパルスFPによって残留信号のレベルが最大の
ときのラッチ番号信号がラッチされ、そのラッチされ
た、残留信号が最大のときのライン番号信号が一致検出
回路（62）に供給されて、入力端子（59）からのライン
番号信号と比較され、入力端子（59）からのライン番号
信号が残留信号のレベルが最大のときのライン信号と一
致したとき、その一致検出回路（62）から一致検出信号
（第５図Ｃ参照）が出力される。

この一致検出回路（62）からの一致信号は、525.5
ラインカウンタ（63）のクリア端子に供給される。この
カウンタ（63）は、入力端子（63a）からのサンプリン
グクロック信号を562.5×480個（ここで、480はMUSE方
式における１ラインのサンプル値の数である）を計数す
る毎にキャリー信号（第５図Ｄ）を出力する。このキ
ャリー信号の発生タイミングは、第５図Ｂの残留信号
のレベルの最小値のところである。

そして、ラッチ（64）のクリア端子に一致検出回路
（62）からの一致検出信号が供給されると共に、その
クロック入力端子にカウンタ（63）からのキャリー信号
が供給されるので、そのラッチ（64）からは、フレー
ム周期毎に反転する矩形波信号が得られ、これがキャン
セル信号発生回路（24）の切換えスイッチ（25）の入力
端子（25a）に供給される。

かかる実施例（２）によれば、ディスパーサル信号の
MUSE信号に対する位相の如何に拘わらず、ディスパーサ
ル信号の確実な除去を行うことができる。

尚、実施例（２）において、残留信号の最大値より少
し下がったところのライン番号を、残留信号が最大値の
ところのライン番号と見なして検出するようにしても良
く、そのようにする場合には、検出ライン番号の精度が
向上する。

尚、第４図の実施例（２）における、残留信号の最大
値及び最小値の差によるディスパーサル信号の残留信号
レベルの検出、キャンセル信号発生回路（24）の切換え
スイッチ（25）に供給するスイッチング信号の形成を、
第６図に示す如く、CPU（70）及びRAM（71）を用いて、
コンピュータ処理で行うようにしても良い。

〔発明の効果〕

上述せる本発明によれば、所定周期のディスパーサル
信号が重畳された受信信号が供給される合成回路と、合
成回路の出力が供給されるクランプ回路と、そのクラン
プ回路の出力が供給される残留ディスパーサル量検出回
路と、その残留ディスパーサル量検出回路の検出出力に
応じたレベルのキャンセル信号を発生するキャンセル信
号発生回路とを有し、そのキャンセル信号発生回路から
のキャンセル信号を合成回路に供給して、ディスパーサ
ル信号をキャンセルするようにしたので、受信信号に重
畳されているディスパーサル信号のレベルの如何に拘わ
らず、そのディスパーサル信号を確実に除去できる。

【図面の簡単な説明】

第１図は本発明の実施例（１）を示すブロック線図、第
２図はその残留ディスパーサル量検出回路の一部を示す
ブロック線図、第３図はその説明に供する水平同期信号
を示す図、第４図は本発明の実施例（２）を示すブロッ
ク線図、第５図はその説明に供する波形図、第６図は本
発明の実施例（３）を示すブロック線図、第７図はディ
スパーサル信号及びその残留信号を示す波形図、第８図
は従来例（１）を示すブロック線図、第９図はその説明
に供するMUSE信号の水平同期信号区間を示す図、第10図
はディスパーサル信号及び残留信号の一部を示す図、第
11図は従来例（２）を示すブロック線図である。（３）は合成回路、（６）はクランプ回路、（７）はコ
ンデンサ、（８）は抵抗器、（９）はオンオフスイッ
チ、（10）はクランプレベル入力端子、（12）はA/D変
換器、（16）は残留ディスパーサル量検出回路、（1
7）、（18）は夫々平均化回路、（19）、（20）は夫々
正、負側ホールド回路、（21）は加算器、（22）はアッ
プダウンカウンタ、（23）はD/A変換器、（24）はキャ
ンセル信号発生回路、（27）は積分回路、（25）は切換
えスイッチである。

Claims

(57)【特許請求の範囲】

【請求項１】所定周期のディスパーサル信号が重畳され
た受信信号が供給される合成回路と、該合成回路の出力が供給されるクランプ回路と、該クランプ回路の出力が供給される残留ディスパーサル
量検出回路と、該残留ディスパーサル量検出回路の検出出力に応じたレ
ベルのキャンセル信号を発生するキャンセル信号発生回
路とを有し、該キャンセル信号発生回路からのキャンセ
ル信号を上記合成回路に供給して、上記ディスパーサル
信号をキャンセルすることを特徴とするディスパーサル
除去装置。