KR101194850B1 - 액정표시장치 및 이의 구동 방법 - Google Patents

액정표시장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR101194850B1
KR101194850B1 KR1020050054816A KR20050054816A KR101194850B1 KR 101194850 B1 KR101194850 B1 KR 101194850B1 KR 1020050054816 A KR1020050054816 A KR 1020050054816A KR 20050054816 A KR20050054816 A KR 20050054816A KR 101194850 B1 KR101194850 B1 KR 101194850B1
Authority
KR
South Korea
Prior art keywords
data
gate
signal
reference signal
liquid crystal
Prior art date
Application number
KR1020050054816A
Other languages
English (en)
Other versions
KR20060135133A (ko
Inventor
정용채
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050054816A priority Critical patent/KR101194850B1/ko
Publication of KR20060135133A publication Critical patent/KR20060135133A/ko
Application granted granted Critical
Publication of KR101194850B1 publication Critical patent/KR101194850B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40Gating or clocking signals applied to all stages, i.e. synchronous counters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정표시장치 및 이의 구동 방법이 제공된다. 본 발명의 일실시예에 따른 액정표시장치는, 다수의 게이트 라인과 다수의 데이터 라인이 교차하는 영역에 2차원적으로 배열된 다수의 단위 화소를 구비하는 액정표시패널, 게이트 라인에 게이트 신호를 공급하는 게이트 구동부, 데이터 라인에 데이터 신호를 공급하는 데이터 구동부, 외부로부터 제공되는 프레임 기준 신호(DE)와 데이터 클럭(DCLK)을 입력받아 기준 신호에 의해 정의되는 단위 프레임 기간 동안의 데이터 클럭을 카운트하고, 이를 소정의 기준값과 비교함으로써 상기 기준 신호의 이상 여부를 판단하는 클럭 카운터 및 클럭 카운터의 판단 결과에 대응되도록 게이트 구동부에 게이트 제어 신호(GCS)를, 데이터 구동부에 데이터 제어 신호(DCS)를 제공하는 타이밍 컨트롤러를 포함한다.
액정표시장치, 타이밍 컨트롤러, 클럭 카운터, ESD, 게이트 신호, 데이터 신호

Description

액정표시장치 및 이의 구동 방법{Liquid crystal display and driving method for the same}
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 나타낸 구성도이다.
도 2는 도 1의 타이밍 컨트롤러를 중심으로 입출력 되는 신호들의 파형을 나타낸 설명도이다.
도 3은 본 발명의 일 실시예에 따른 액정표시장치의 구동 방법을 나타낸 순서도이다.
<도면의 주요 부분에 관한 부호의 설명>
110 : 액정표시패널 115 : 박막 트랜지스터
120 : 데이터 구동부 125 : 감마 전압 생성부
130 : 게이트 구동부 140 : 타이밍 컨트롤러
150 : 클럭 카운터
본 발명은 액정표시장치 및 이의 구동 방법에 관한 것으로, 더욱 상세하게 는, 영상 정보의 보다 안정적인 디스플레이를 가능하도록 하는 액정표시장치와 이의 구동 방법에 관한 것이다.
평판 표시 장치의 하나인 액정표시장치는 패널의 내부에 주입된 액정의 전기적, 광학적 성질을 이용하여 디스플레이 기능을 수행하는데, 소형, 경량 및 저소비 전력 등의 장점에 의해 컴퓨터 모니터나 이동 통신 단말기 등의 다양한 분야에 폭넓게 응용되고 있는 추세이다.
이러한 액정표시장치는 다시 다양한 기준에 의해 분류 가능한데, 이 가운데 박막 트랜지스터(TFT)를 스위칭 소자로 이용하는 TFT-LCD가 가장 널리 이용되고 있으며, 이와 같은 TFT-LCD는 통상 액정표시패널, 데이터 구동부 및 게이트 구동부 등을 포함하여 구성된다.
여기서, 데이터 구동부와 게이트 구동부는 타이밍 컨트롤러와 같은 신호 제어부에 의해 제공되는 제어 신호에 따라 동작되며, 이때, 타이밍 컨트롤러 등에 의해 제공되는 제어 신호는 외부의 그래픽 제어기 등으로부터 입력되는 소정의 기준 신호를 기준으로 동기화 됨으로써 액정표시패널의 유기적인 동작을 가능하게 한다.
즉, 외부의 그래픽 제어기 등으로부터 입력되는 기준 신호에 의해 단위 프레임 기간이 구획되면, 해당 프레임 기간 동안 게이트 구동 회로는 각각의 게이트 라인에 순차적으로 게이트 신호를 인가하고, 데이터 구동 회로는 프레임 단위의 데이터 신호를 각각의 데이터 라인에 인가함으로써 원하는 영상 정보를 디스플레이하게 되는 것이다.
그런데 액정표시장치의 이와 같은 구동 방법은 ESD(Electro-Static Discharge) 등에 매우 취약하다는 문제점을 갖는다.
다시 말해, 사용자에 의한 정전기 등의 다양한 종류의 ESD로 인해 예기치 않은 외부 신호가 인가될 경우, 타이밍 컨트롤러 등의 신호 제어부는 이를 외부로부터 입력되는 기준 신호로 인식하고 이에 동기되는 게이트 제어 신호 및 데이터 제어 신호를 생성하게 된다. 그리고, 이렇게 생성된 게이트 제어 신호와 데이터 제어 신호는 이상 게이트 신호와 이상 데이터 신호의 생성을 유발하여, 결국, 디스플레이 되는 영상 정보의 왜곡을 가져오게 된다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 영상 정보의 보다 안정적인 디스플레이를 가능하도록 하는 액정표시장치와 이의 구동 방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는, 다수의 게이트 라인과 다수의 데이터 라인이 교차하는 영역에 2차원적으로 배열된 다수의 단위 화소를 구비하는 액정표시패널, 게이트 라인에 게이트 신호를 공급하는 게이트 구동부, 데이터 라인에 데이터 신호를 공급하는 데이터 구동부, 외부로부터 제공되는 프레임 기준 신호(DE)와 데이터 클럭(DCLK)을 입력받아 기준 신호에 의해 정의되는 단위 프레임 기간 동안의 데이터 클럭을 카운트하고, 이를 소정의 기준값과 비교함으로써 상기 기준 신호의 이상 여부를 판단하는 클럭 카운터 및 클럭 카운터의 판단 결과에 대응되도록 게이트 구동부에 게이트 제어 신호(GCS)를, 데이터 구동부에 데이터 제어 신호(DCS)를 제공하는 타이밍 컨트롤러를 포함한다.
여기서 클럭 카운터는, 데이터 클럭의 카운팅 값과 소정의 기준값이 규정된 오차 범위 내에서 동일하면 기준 신호가 정상인 것으로 판단하고, 데이터 클럭의 카운팅 값과 소정의 기준값의 차가 규정된 오차 범위를 초과하면 기준 신호가 이상인 것으로 판단하도록 구현될 수 있다.
이때, 클럭 카운터에 의해 기준 신호가 이상으로 판단되는 경우, 타이밍 컨트롤러로부터 제공되는 게이트 제어 신호의 제어를 통해 게이트 신호의 출력이 제한되도록 할 수 있다.
또한, 본 발명의 일 실시예에 따른 액정표시장치의 구동 방법은, 외부로부터 제공되는 프레임 기준 신호와 데이터 클럭을 입력받아 기준 신호에 의해 정의되는 단위 프레임 기간 동안의 데이터 클럭을 카운트 하는 단계, 데이터 클럭의 카운팅 값과 소정의 기준값의 비교를 통해 기준 신호의 이상 여부를 판단하는 단계, 기준 신호가 정상인 것으로 판단되면 이와 동기되도록 게이트 제어 신호와 데이터 제어 신호를 제공하고, 기준 신호가 이상인 것으로 판단되면 게이트의 구동을 제한시키는 게이트 제어 신호를 제공하는 단계 및 게이트 제어 신호와 데이터 제어 신호에 대응되도록 생성된 게이트 신호와 데이터 신호를 액정표시패널에 인가하는 단계를 포함한다.
여기서, 기준 신호의 이상 여부의 판단은, 데이터 클럭의 카운팅 값과 소정 의 기준값이 규정된 오차 범위 내에서 동일하면 기준 신호가 정상인 것으로 판단하고, 데이터 클럭의 카운팅 값과 소정의 기준값의 차가 규정된 오차 범위를 초과하면 기준 신호가 이상인 것으로 판단하도록 하는 방법 등에 의해 구현 가능할 것이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 나타낸 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 액정표시패널(110), 데이터 구동부(120), 감마 전압 생성부(125), 게이트 구동부(130), 타이밍 컨트롤러(140) 및 클러 카운터(150) 등을 포함하여 구성된다.
액정표시패널(110) 내에는 다수의 게이트 라인과 데이터 라인이 매트릭스 형태로 형성된다. 그리고 다수의 게이트 라인과 데이터 라인의 교차점에는 박막 트랜지스터(115) 등의 스위칭 소자가 형성되어 있다. 이하, 박막 트랜지스터와 스위칭 소자는 동일한 의미로 사용되는 것으로 한다.
일반적으로, 박막 트랜지스터(115)가 형성되어 있는 기판에 대향하는 대향 기판에는 공통 전극과 컬러 필터가 형성되며, 두 기판 사이에 액정이 봉입됨으로써 액정표시패널(110)이 구성된다.
자세히 도시되지는 않았지만, 박막 트랜지스터(115)는 게이트 전극, 소스 전극, 드레인 전극, 액티브층 및 오믹 접촉층 등으로 구성되며, 드레인 전극이 화소 전극과 연결되어 단위 화소(P)를 이룬다. 그리고, 이러한 구조를 갖는 박막 트랜지스터(115)는 게이트 라인을 통해 게이트 전극에 게이트 신호가 인가되면 데이터 라인에 인가된 데이터 신호가 오믹 접촉층 및 액티브층을 통해 소스 전극에서 드레인 전극으로 전달됨으로써 동작한다.
즉, 소스 전극에 데이터(소스) 신호가 인가되면 소스 전극과 연결된 화소 전극에 이와 대응되는 전압이 인가되는데, 이로 인해 화소 전극과 공통 전극 사이에 전압차가 발생한다. 그리고, 화소 전극과 공통 전극의 전압 차이로 인해 그 사에에 게재되어 있는 액정의 분자 배열이 변화되며, 액정의 분자 배열의 변화로 인해 화소의 광 투과량이 변하게 되어 각각의 화소별로 인가된 데이터 신호의 차에 따라 화소의 색상 차이가 발생된다. 이와 같은 색상의 차이를 이용하여 액정표시장치의 화면을 컨트롤 할 수 있게 된다.
소스 전극에 인가되는 데이터 신호는 데이터 구동부(120)로부터 제공되며, 게이트 전극에 인가되는 게이트 신호는 게이트 구동부(130)로부터 제공된다.
게이트 구동부(130)는 게이트 전극을 활성화(Von) 또는 비활성화(Voff) 시키는 게이트 신호를 다수의 게이트 라인에 순차적으로 제공한다. 그러면 데이터 구동부(120)는 게이트 신호가 인가되는 타이밍에 맞추어 데이터 신호에 해당하는 감마(계조) 전압을 다수의 데이터 라인에 제공한다. 데이터 구동부(120)와 게이트 구동부(130) 사이의 타이밍 동기화(synchronizing)는 타이밍 컨트롤러(140) 등의 신호 제어부에 의해 수행된다.
이를 좀 더 자세히 살펴보면 다음과 같다.
타이밍 컨트롤러(140)는 외부의 그래픽 제어기(도시되지 않음) 등으로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 데이터 클럭(DCLK) 및 데이터 인에이블(enable) 신호(DE) 등을 제공받는다. 또한, 타이밍 컨트롤러(140)는 입력 제어 신호를 기초로 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS) 등을 생성하고, 영상 신호(R, G, B)를 액정표시패널(110)의 동작 조건에 맞게 적절히 처리한다. 그 다음, 게이트 제어 신호(GCS)는 게이트 구동부(130)에, 데이터 제어 신호(DCS) 및 처리된 영상 신호(R', G', B')는 데이터 구동부(120)에 제공한다.
이때, 데이터 인에이블 신호(DE)는 프레임 기간 등을 정의하는 기준 신호로서의 기능을 수행하므로, 이의 라이징(rising) 또는 폴링(falling)에 동기하여 게이트 제어 신호 및 데이터 제어 신호 등이 생성된다. 따라서, 외부로부터 예기치 않은 ESD 등이 유입될 경우 타이밍 컨트롤러(140)가 이를 정상 데이터 인에이블 신호(DE)로 인식하지 않을 수 있도록, 본 발명의 일 실시예에 따른 액정표시장치는 도 1에 도시된 바와 같이, 클럭 카운터(150)를 구비하도록 하였다.
클럭 카운터(150)는 타이밍 컨트롤러(140)로 인가되는 여러 신호 가운데 적어도 데이터 인에이블 신호(DE)와 데이터 클럭(DCLK)을 입력받아, 데이터 인에이블 신호(DE)에 의해 정의되는 해당 단위 프레임 기간 동안의 데이터 클럭(DCLK)을 카운트 하는 기능을 수행한다. 그리고, 이렇게 카운팅 된 데이터 클럭(DCLK)의 수가 소정의 기준치(가령, 1024×768의 XGA 모드를 지원하는 액정표시패널의 경우 1024)에 대한 일정 정도의 오차 범위를 벗어나는 경우, 해당 데이터 인에이블 신호(DE)를 오류 신호로 판단함으로써 이에 동기되는 게이트 제어 신호 및 데이터 제어 신호에 의한 왜곡 영상 정보의 디스플레이가 수행되지 않도록 한다.
이의 동작과 기능에 대한 보다 상세한 설명은, 별도의 도면을 통해 추후 설명하기로 한다.
게이트 제어 신호(GCS)는 게이트 온 펄스의 출력 시작을 지시하는 게이트 시작 펄스(GSP), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클럭 펄스(GCP) 및 게이트 온 펄스의 폭을 한정하는 게이트 출력 인에이블 신호(GOE) 등을 포함할 수 있다.
그리고 데이터 제어 신호(DCS)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 데이터 시작 펄스(DSP), 공통 전압(Vcom)에 대한 데이터 전압의 극성을 반전시키는 반전 신호(POL) 및 데이터 클럭 펄스(DCP) 등을 포함할 수 있다.
감마 전압 생성부(125)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성하는데, 두 벌 중 한 벌은 공통 전압(Vcom)에 대해 양의 값을 가지고 다른 한 벌은 음의 값을 가진다. 여기서, 공통 전압(Vcom)은 액정표시패널(110)의 상부 기판 전면(全面)에 형성된 공통 전극에 인가되는 전압을 의미한다.
데이터 구동부(120)는 타이밍 컨트롤러(140)로부터의 데이터 제어 신호(DCS)에 따라 한 행의 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받아 쉬프트 시키고, 감마 전압 생성부(125)로부터의 감마 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환시켜 이를 해당 데이터 라인에 인가하는 기능을 수행한다.
게이트 구동부(130)는 타이밍 컨트롤러(140)로부터 전달된 게이트 제어 신호(GCS)에 따라 게이트 온 전압(Von)을 게이트 라인에 인가하여 해당 게이트 라인에 연결된 스위칭 소자(115)를 턴 온(turn on) 시킨다. 그러면, 앞서 설명된 데이터 전압이 턴 온된 스위칭 소자(115)를 통해 해당 화소에 인가된다.
공통 전압(Vcom)과 각각의 화소(P)에 인가된 데이터 전압의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타나게 되며, 액정 분자들은 이러한 화소 전압의 크기에 따라 그 배열을 달리하게 되는데, 이에 의해 액정층을 통과하는 빛의 편광이 변화하게 된다. 그리고, 이와 같은 편광의 변화는 액정표시패널(110)에 부착된 편광판(도시되지 않음)에 의해 빛의 투과율 변화로 나타나게 되어, 결국 원하는 영상 정보의 디스플레이를 가능하게 한다.
이하에서는, 전술했던 바와 같이, 타이밍 컨트롤러(140)와 클럭 카운터(150) 사이의 동작과 기능에 대해 설명하도록 한다.
도 2는 도 1의 타이밍 컨트롤러를 중심으로 입출력 되는 신호들의 파형을 나타낸 설명도이다.
도 2에 도시된 바와 같이, 데이터 인에이블 신호(DE)의 라이징(rising)과 동기되어 데이터 시작 펄스(DSP)가 발생된다. 그리고 이로부터 소정의 시간이 경과하면, 데이터 시작 펄스(DSP)의 발생으로부터 생성된 데이터 신호들을 화소에 인가하기 위해 스위칭 소자를 턴 온 시키기 위한 게이트 시작 신호(GSP)나 게이트 출력 인에이블 신호(GOE)와 같은 게이트 제어 신호들이 발생됨을 알 수 있다.
여기서 본 발명의 일 실시예에 따른 액정표시장치는, 데이터 인에이블 신호(DE)에 의해 정의되는 프레임 기간(F)의 데이터 클럭(DCLK)을 카운팅 하여 소정의 기준값과 비교함으로써, 해당 데이터 인에이블 신호(DE)가 정상 신호인지 혹은 ESD 등에 의해 발생된 이상 신호인지를 판단하게 된다.
즉, 임의의 프레임 구간(F)에 ESD 등이 발생되는 경우, 타이밍 컨트롤러가 이를 정상적인 데이터 인에이블 신호(DE)의 라이징(rising) 또는 폴링(falling)으로 인식함으로써 데이터 시작 펄스(DSP)의 발생 등과 같은 정상적인 구동을 진행하지 않을 수 있도록 하기 위하여, 해당 프레임 구간(F)의 데이터 클럭(DCLK)을 카운트 함으로써 데이터 인에이블 신호(DE)의 이상 여부를 판단하게 되는 것이다. 가령, 앞서 언급했던 바와 같이, 1024×768의 XGA 모드를 지원하는 액정표시패널의 경우라면 해당 프레임 구간(F) 내의 데이터 클럭(DCLK) 수가 1024로부터 소정의 오차 범위 이내에 위치하는지를 비교/판단하는 것으로써 데이터 인에이블 신호(DE)의 이상 여부를 파악할 수 있다.
이때, 데이터 인에이블 신호(DE)가 이상 신호인 것으로 판단되는 경우, 다시 말해 ESD 등이 인가된 경우, 이에 따른 정상 구동을 제한하는 방법은 데이터 및/또는 게이트 신호의 제어를 통한 여러가지 방법이 존재할 수 있으나, 본 발명의 실시예에 있어서는 게이트 구동을 제한하는 방법을 나타내었다.
이는 데이터 클럭(DCLK)의 카운트 결과 데이터 인에이블 신호(DE)가 이상 신호인 것으로 판단되었다면, 게이트 시작 펄스(GSP)와 게이트 출력 인에이블 신호(GOE)를 강제적으로 비구동 모드로 설정하도록 프로그래밍 하는 방법 등에 의해 구현 가능하다. 이러한 비구동 모드는 통상 게이트 시작 펄스(GSP)의 경우 로우(low)이며, 인버팅(inverting) 출력되는 게이트 출력 인에이블 신호의 경우 하이(high)일 수 있다.
이에 따라, 데이터 인에이블 신호(DE)의 임의의 프레임 구간(F)에 ESD 등이 인가되더라도 게이트의 비구동으로 인해 데이터 신호가 화소에 인가되지 못하게 됨으로써, 이상 화면 등의 왜곡 영상 정보가 디스플레이 되는 상황을 방지할 수 있게 되어 보다 안정적인 영상 정보의 디스플레이가 가능하게 되는 것이다.
도 3은 본 발명의 일 실시예에 따른 액정표시장치의 구동 방법을 나타낸 순서도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치의 구동 방법은, 먼저 데이터 인에이블 신호(DE) 등의 기준 신호와 데이터 클럭(DCLK)이 외부의 그래픽 제어기 등으로부터 인가(310)되면, 클럭 카운터가 기준 신호에 의해 정의되는 프레임 등의 단위 기간 동안의 데이터 클럭(DCLK)을 카운트(320) 한다. 그리고 카운팅 된 값을 해당 액정표시패널의 디스플레이 모드 등에 따라 설정된 소정의 기준값과 비교(330)하며, 비교(330)의 결과 카운팅 값과 소정의 기준값이 규정된 오차의 범위 내에서 동일한지 여부를 판단(340)한다.
이때, 비교된 두 값이 동일한 것으로 판단되면 타이밍 컨트롤러는 정상적인 게이트 제어 신호 및 데이터 제어 신호 등을 생성(350)하고, 동일하지 않은 것으로 판단되면 게이트의 구동을 제한시키는 제어 신호 등을 생성(360)함으로써 왜곡된 영상 정보가 디스플레이 되는 상황을 방지하게 된다.
여기서, 데이터 인에이블 신호(DE) 등의 기준 신호가 이상으로 판단되는 경우, 본 발명의 실시예에 있어서는 게이트 구동을 제한하는 방법에 대해서만 상세히 설명하였으나 본 발명이 이에 한정되는 것은 아니며, 이 외에도 데이터 신호의 생성을 억제하는 등의 다양한 방법에 의해 액정표시장치의 정상 구동을 제한할 수 있음은 전술한 바와 같다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.
상기한 바와 같은 본 발명의 액정표시장치 및 이의 구동 방법에 따르면, 예 기치 않은 ESD 등의 신호가 외부로부터 인가되더라도 이에 영향을 받지 않을 수 있게 됨으로써, 결국 보다 안정적인 영상 정보의 디스플레이가 가능하게 된다는 등의 장점이 있다.

Claims (7)

  1. 다수의 게이트 라인과 다수의 데이터 라인이 교차하는 영역에 2차원적으로 배열된 다수의 단위 화소를 구비하는 액정표시패널;
    상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부;
    상기 데이터 라인에 데이터 신호를 공급하는 데이터 구동부;
    외부로부터 제공되는 프레임 기준 신호(DE)와 데이터 클럭(DCLK)을 입력받아 상기 기준 신호에 의해 정의되는 단위 프레임 기간 동안의 상기 데이터 클럭을 카운트하고, 이를 소정의 기준값과 비교함으로써 상기 기준 신호의 이상 여부를 판단하는 클럭 카운터; 및
    상기 클럭 카운터의 판단 결과에 따른 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성하고 이를 이용하여 상기 게이트 구동부 및 상기 데이터 구동부의 구동을 제한하는 타이밍 컨트롤러를 포함하며,
    상기 클럭 카운터는 상기 데이터 클럭의 카운팅 값과 상기 기준값이 규정된 오차 범위 내에서 동일하면 상기 기준 신호가 정상인 것으로 판단하고, 상기 데이터 클럭의 카운팅 값과 상기 기준값의 차가 규정된 오차 범위를 벗어나면 상기 기준 신호가 이상인 것으로 판단하며,
    상기 기준 신호가 이상으로 판단되는 경우, 상기 타이밍 컨트롤러는 왜곡된 영상 정보의 디스플레이가 미수행되도록 상기 게이트 구동부 및 상기 데이터 구동부 중 하나 또는 둘의 출력을 제한하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 프레임 기준 신호와 데이터 클럭을 입력받아, 상기 기준 신호에 의해 정의되는 단위 프레임 기간 동안의 상기 데이터 클럭을 카운트 하는 단계;
    상기 데이터 클럭의 카운팅 값과 소정의 기준값의 비교를 통해 상기 기준 신호의 이상 여부를 판단하는 단계;
    상기 기준 신호가 정상인 것으로 판단되면 이와 동기되도록 게이트 제어 신호와 데이터 제어 신호를 제공하고, 상기 기준 신호가 이상인 것으로 판단되면 게이트 및 데이터의 구동을 제한시키는 게이트 제어 신호 및 데이터 제어 신호를 제공하는 단계; 및
    상기 게이트 제어 신호와 상기 데이터 제어 신호에 대응되도록 생성된 게이트 신호와 데이터 신호를 액정표시패널에 인가하는 단계를 포함하며,
    상기 기준 신호의 이상 여부를 판단하는 단계는, 상기 데이터 클럭의 카운팅 값과 상기 기준값이 규정된 오차 범위 내에서 동일하면 상기 기준 신호가 정상인 것으로 판단하고, 상기 데이터 클럭의 카운팅 값과 상기 기준값의 차가 규정된 오차 범위를 벗어나면 상기 기준 신호가 이상인 것으로 판단하고,
    상기 기준 신호가 이상인 경우, 왜곡된 영상 정보의 디스플레이가 미수행되도록 게이트 구동부 및 데이터 구동부 중 하나 또는 둘의 출력은 제한되는 것을 특징으로 하는 액정표시장치의 구동 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 기준 신호가 이상인 경우는 상기 타이밍 컨트롤러에 외부로부터 ESD가 인가된 상태에 해당하는 것을 특징으로 하는 액정표시장치.
  7. 제4항에 있어서,
    상기 기준 신호가 이상인 경우는 타이밍 컨트롤러에 외부로부터 ESD가 인가된 상태에 해당하는 것을 특징으로 하는 액정표시장치의 구동 방법.
KR1020050054816A 2005-06-24 2005-06-24 액정표시장치 및 이의 구동 방법 KR101194850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054816A KR101194850B1 (ko) 2005-06-24 2005-06-24 액정표시장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054816A KR101194850B1 (ko) 2005-06-24 2005-06-24 액정표시장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20060135133A KR20060135133A (ko) 2006-12-29
KR101194850B1 true KR101194850B1 (ko) 2012-10-25

Family

ID=37813194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054816A KR101194850B1 (ko) 2005-06-24 2005-06-24 액정표시장치 및 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR101194850B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102418971B1 (ko) * 2017-11-15 2022-07-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN113096611B (zh) * 2021-04-01 2023-03-14 福州京东方光电科技有限公司 静电防护方法、装置及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133124A (ja) * 2002-10-09 2004-04-30 Advanced Display Inc 制御回路及びこれを用いた液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133124A (ja) * 2002-10-09 2004-04-30 Advanced Display Inc 制御回路及びこれを用いた液晶表示装置

Also Published As

Publication number Publication date
KR20060135133A (ko) 2006-12-29

Similar Documents

Publication Publication Date Title
US9182805B2 (en) Display device and method to control driving voltages based on changes in display image frame frequency
JP5399432B2 (ja) 液晶表示装置とその駆動方法
JP2014112248A (ja) ディスプレイ回路の動作方法および画素アレイのためのディスプレイ回路
KR20120082671A (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
KR20140147300A (ko) 표시 장치 및 그 구동 방법
KR101505704B1 (ko) 액정 디스플레이 장치의 게이트 라인 구동방법 및 게이트 라인 구동장치
US20080084412A1 (en) Liquid crystal display device and method for driving the same
US20120162171A1 (en) Driving Method for Liquid Crystal Display Device and Related Device
KR20130051303A (ko) 액정표시장치 및 그의 차지쉐어 콘트롤방법
KR101194850B1 (ko) 액정표시장치 및 이의 구동 방법
KR20080018648A (ko) 액정 표시 장치 및 그 구동 방법
US8411008B2 (en) Liquid crystal display having a plurality of common voltages applied during different driving time and driving method thereof
US6344842B1 (en) Liquid crystal display device and a driving method therefor
KR20120074572A (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치
KR20030095112A (ko) 액정표시소자의 구동방법 및 장치
KR101765864B1 (ko) 타이밍 컨트롤러 및 이를 이용한 액정표시장치
KR101651290B1 (ko) 액정표시장치와 그 데이터 극성 제어방법
KR20070120351A (ko) 신호 제어 장치 및 이를 포함하는 액정 표시 장치
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
JP2014235187A (ja) 液晶表示装置および液晶表示装置の駆動方法
KR20080022932A (ko) 액정 표시 장치의 전원 모듈, 이를 구비하는 액정 표시장치 및 액정 표시 장치의 구동 방법
KR101528922B1 (ko) 액정표시장치와 그 구동방법
KR20070120339A (ko) 표시장치의 구동장치와 그의 구동방법
KR20080062454A (ko) 액정 표시 장치 및 그 구동방법
KR20080017988A (ko) 구동 장치 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7