JP2014130354A - 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法 - Google Patents
表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法 Download PDFInfo
- Publication number
- JP2014130354A JP2014130354A JP2013268863A JP2013268863A JP2014130354A JP 2014130354 A JP2014130354 A JP 2014130354A JP 2013268863 A JP2013268863 A JP 2013268863A JP 2013268863 A JP2013268863 A JP 2013268863A JP 2014130354 A JP2014130354 A JP 2014130354A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- clock signal
- signal
- training
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Abstract
【解決手段】画像データによって第一データ信号及び第二データ信号を生成するステップと、基準クロック信号によって第一クロック信号及び第二クロック信号を生成するステップと、第一クロック信号を第一データ信号の中に組み込むことで、第一組み込み式クロックデータを生成するステップと、第一クロックトレーニングを完成することによって、第一クロック信号の周波数によって第一伝送データを受信するステップと、第二クロック信号を第二データ信号の中に組み込むことで、第二組み込み式クロックデータを生成するステップと、第二クロックトレーニングを完成することによって、第二クロック信号の周波数によって第二伝送データを受信するステップと、を備える。
【選択図】図1
Description
11 タイムスケジュール制御回路
12 データ駆動回路
13 表示パネル
110 データ処理回路
114 エンコーダ
112 組み込み式クロックコントローラ
Claims (15)
- タイムスケジュール制御回路、データ駆動回路及び表示パネルを備える表示装置であって、
前記タイムスケジュール制御回路は、データ処理回路、エンコーダ及び組み込み式クロックコントローラを含み、
前記データ処理回路は、前記エンコーダ及び前記組み込み式クロックコントローラにそれぞれ電気的に接続され、
前記組み込み式クロックコントローラは、前記エンコーダに電気的に接続され、
前記エンコーダは、前記データ駆動回路にさらに電気的に接続され、
前記データ駆動回路は、前記表示パネルに電気的に接続されており、
前記データ処理回路は、外部回路が提供した画像データを処理して、前記エンコーダに第一データ信号及び第二データ信号を出力し、
前記組み込み式クロックコントローラは、基準クロック信号に基づいて周波数が異なっている第一クロック信号及び第二クロック信号を生成し、
前記エンコーダは、前記第一クロック信号を前記第一データ信号の中に組み込み、且つ前記データ駆動回路に第一組み込み式クロックデータを出力し、前記第一組み込み式クロックデータは、第一初期トレーニングデータ及び第一伝送データを含み、前記データ駆動回路は、前記第一初期トレーニングデータに基づいて第一クロックトレーニングを完成した後に、前記第一クロック信号の周波数によって動作し且つ前記第一伝送データを受信し、
前記エンコーダは、前記第二クロック信号を前記第二データ信号の中に組み込み、且つ前記データ駆動回路に第二組み込み式クロックデータを出力し、前記第二組み込み式クロックデータは、第二初期トレーニングデータ及び第二伝送データを含み、前記データ駆動回路は、前記第二初期トレーニングデータに基づいて第二クロックトレーニングを完成した後に、前記第二クロック信号の周波数によって動作し且つ前記第二伝送データを受信することを特徴とする表示装置。 - 前記第一データ信号は、第一クロックトレーニングデータ及び第一表示データを含み、
前記組み込み式クロックコントローラは、前記エンコーダに第一クロックトレーニング制御信号をさらに出力し、
前記エンコーダは、前記第一クロックトレーニング制御信号の制御下で、前記第一クロック信号を前記第一クロックトレーニングデータの中に組み込むことによって、前記第一初期トレーニングデータを生成し、前記データ駆動回路が前記第一クロックトレーニングを完成した後に、前記第一クロック信号を前記第一表示データの中に組み込むことによって、前記第一伝送データを生成し、
前記データ駆動回路が前記第一初期トレーニングデータを解読し、且つ前記第一クロック信号を取得して前記第一クロックトレーニングを完成し、これにより、前記データ駆動回路は前記第一クロック信号の周波数によって前記第一伝送データを受信することを特徴とする請求項1に記載の表示装置。 - 前記第二データ信号は、第二クロックトレーニングデータ及び第二表示データを含み、
前記組み込み式クロックコントローラは、前記エンコーダに第二クロックトレーニング制御信号をさらに出力し、
前記エンコーダは、前記第二クロックトレーニング制御信号の制御下で、前記第二クロック信号を前記第二クロックトレーニングデータの中に組み込むことによって、前記第二初期トレーニングデータを生成し、前記データ駆動回路が前記第二クロックトレーニングを完成した後に、前記第二クロック信号を前記第二表示データの中に組み込むことによって、前記第二伝送データを生成し、
前記データ駆動回路が前記第二初期トレーニングデータを解読し、且つ前記第二クロック信号を取得して前記第二クロックトレーニングを完成し、これにより、前記データ駆動回路は前記第二クロック信号の周波数によって前記第二伝送データを受信することを特徴とする請求項2に記載の表示装置。 - 前記データ駆動回路は、前記第一クロックトレーニングを完成した後に前記組み込み式クロックコントローラに第一フィードバック信号を出力し、
前記組み込み式クロックコントローラは、前記第一フィードバック信号に基づいて、前記エンコーダに前記第一伝送データを出力させるように制御し、
前記データ駆動回路は、前記第二クロックトレーニングを完成した後に前記組み込み式クロックコントローラに第二フィードバック信号を出力し、
前記組み込み式クロックコントローラは、前記第二フィードバック信号に基づいて、前記エンコーダに前記第二伝送データを出力させるように制御することを特徴とする請求項3に記載の表示装置。 - 前記表示パネルは、前記データ駆動回路の駆動によって画面を表示し、
前記表示パネルは、各フレーム画面を表示する正常表示時間帯及び隣接する2つのフレーム画面の間の空いている時間帯を含め、
前記第一クロックトレーニングデータ及び前記第二クロックトレーニングデータは、前記空いている時間帯に対応しているデータであり、
前記第一伝送データ及び前記第二伝送データは、前記正常表示時間帯に対応しているデータであることを特徴とする請求項4に記載の表示装置。 - 前記第一伝送データは、少なくとも1つのフレーム画面に対応するデータを含め、
前記データ駆動回路は、第一伝送データの中の第一表示データを階調電圧に変換した後、前記表示パネルに印加し、これにより、
前記表示パネルは、該少なくとも1つのフレーム画面を表示することができ、
前記第二伝送データは、少なくとも1つのフレーム画面に対応するデータを含め、
前記データ駆動回路は、第二伝送データの中の第二表示データを階調電圧に変換した後、前記表示パネルに印加し、これにより、
前記表示パネルは、該少なくとも1つのフレーム画面を表示することができることを特徴とする請求項5に記載の表示装置。 - 前記データ処理回路は、さらに外部回路からの画像データを処理することによって、前記組み込み式クロックコントローラに前記基準クロック信号を生成して出力することを特徴とする請求項1に記載の表示装置。
- 前記データ処理回路は、さらに外部回路からの画像データを処理し且つエンコーダに第三データ信号及び第四データ信号を出力し、
前記組み込み式クロックコントローラは、前記基準クロック信号に基づいて第三クロック信号及び第四クロック信号をさらに生成し、
前記第一クロック信号と前記第二クロック信号と前記第三クロック信号と前記第四クロック信号との周波数は、互いに異なっており、
前記エンコーダは、さらに前記第三クロック信号を前記第三データ信号の中に組み込み、且つ前記データ駆動回路に第三組み込み式クロックデータを出力し、
前記第三組み込み式クロックデータは、第三初期トレーニングデータ及び第三伝送データを含み、
前記データ駆動回路は、前記第三初期トレーニングデータに基づいて第三クロックトレーニングを完成した後に、前記第三クロック信号の周波数によって前記第三伝送データを受信し、
前記エンコーダは、さらに前記第四クロック信号を前記第四データ信号の中に組み込み、且つ前記データ駆動回路に第四組み込み式クロックデータを出力し、
前記第四組み込み式クロックデータは、第四初期トレーニングデータ及び第四伝送データを含み、
前記データ駆動回路は、前記第四初期トレーニングデータに基づいて第四クロックトレーニングを完成した後に、前記第四クロック信号の周波数によって前記第四伝送データを受信することを特徴とする請求項1乃至請求項7の何れか一項に記載の表示装置。 - 前記第三クロックトレーニングデータ及び前記第四クロックトレーニングデータは、空いている時間帯に対応するデータをそれぞれ含み、
前記第三伝送データ及び前記第四伝送データは、正常表示時間帯に対応するデータをそれぞれ含み、
前記第一伝送データ、前記第二伝送データ、前記第三伝送データ及び前記第四伝送データは、前記表示パネルに連続して表示された4つのフレーム画面データであることを特徴とする請求項8に記載の表示装置。 - 前記基準クロック信号の周波数を「f」と定義した場合、前記第一クロック信号及び前記第二クロック信号の周波数は、それぞれf*90%より大きいか又はそれに等しいが、f*110%より小さいか又はそれに等しい範囲内にあることを特徴とする請求項1に記載の表示装置。
- タイムスケジュール制御回路、データ駆動回路及び表示パネルを備える表示装置であって、
前記タイムスケジュール制御回路は、データ処理回路、エンコーダ及び組み込み式クロックコントローラを含み、
前記データ処理回路は、前記エンコーダ及び前記組込み式クロックコントローラにそれぞれ電気的に接続され、
前記組み込み式クロックコントローラは、前記エンコーダに電気的に接続され、前記エンコーダは、前記データ駆動回路にさらに電気的に接続され、
前記データ駆動回路は、前記表示パネルに電気的に接続されており、
前記データ処理回路は、外部回路からの画像データを処理してデータ信号を出力し、前記組み込み式クロックコントローラは、基準クロック信号に基づいて周波数が異なっている第一クロック信号及び第二クロック信号を生成し、
前記エンコーダは、第一クロック信号及び第一クロックトレーニングデータを受信して、前記第一クロック信号を前記第一クロックトレーニングデータの中に組み込み、且つ前記データ駆動回路に第一初期トレーニングデータを出力し、前記データ駆動回路は、前記第一初期トレーニングデータに基づいて自身の動作周波数を前記第一クロック信号に対応する周波数と調節し、これにより、
前記データ駆動回路は、前記第一クロック信号に対応する周波数によって前記タイムスケジュール制御回路からデータ信号を受信し、
前記エンコーダは、さらに第二クロック信号及び第二クロックトレーニングデータを受信して、前記第二クロック信号を前記第二クロックトレーニングデータの中に組み込み、且つ前記データ駆動回路に第二初期トレーニングデータを出力し、
前記データ駆動回路は、前記第二初期トレーニングデータに基づいて自身の動作周波数を前記第二クロック信号に対応する周波数と調節し、これにより、
前記データ駆動回路は、前記第二クロック信号に対応する周波数によって前記タイムスケジュール制御回路からデータ信号を受信することを特徴とする表示装置。 - 画像データを受信し且つ当該画像データによって第一データ信号及び第二データ信号を生成するステップと、
基準クロック信号を受信し且つ当該基準クロック信号によって周波数が異なる第一クロック信号及び第二クロック信号を生成するステップと、
前記第一クロック信号を前記第一データ信号の中に組み込むことで、第一初期トレーニングデータ及び第一伝送データを含む第一組み込み式クロックデータを生成するステップと、
前記第一初期トレーニングデータを受信して第一クロックトレーニングを完成することによって、前記第一クロック信号の周波数によって前記第一伝送データを受信するステップと、
第一伝送データに基づいて画面を表示するステップと、
前記第二クロック信号を前記第二データ信号の中に組み込むことで、第二初期トレーニングデータ及び第二伝送データを含む第二組み込み式クロックデータを生成するステップと、
前記第二初期トレーニングデータを受信して第二クロックトレーニングを完成することによって、前記第二クロック信号の周波数によって前記第二伝送データを受信するステップと、
第二伝送データに基づいて画面を表示するステップと、
を備えることを特徴とする表示装置の駆動方法。 - 第一クロック信号が組み込まれた第一初期トレーニングデータ及び第一伝送データを提供するステップと、
前記第一初期トレーニングデータを解読して前記第一クロック信号を取得した後に、前記第一クロック信号の周波数によって前記第一伝送データを受信するステップと、
第一伝送データに基づいて画面を表示するステップと、
前記第一クロック信号の周波数と異なる周波数を有する第二クロック信号が組み込まれた第二初期トレーニングデータ及び第二伝送データを提供するステップと、
前記第二初期トレーニングデータを解読して前記第二クロック信号を取得した後に、前記第二クロック信号の周波数によって前記第二伝送データを受信するステップと、
第二伝送データに基づいて画面を表示するステップと、
を備えることを特徴とする表示装置の駆動方法。 - 第一初期トレーニングデータ及び第一伝送データを提供するステップと、
前記第一初期トレーニングデータを受信して第一クロックトレーニングを完成することによって、第一クロック信号の周波数によって前記第一伝送データを受信するステップと、
第一伝送データに基づいて画面を表示するステップと、
第二初期トレーニングデータ及び第二伝送データを提供するステップと、
前記第二初期トレーニングデータを受信して第二クロックトレーニングを完成することによって、前記第一クロック信号の周波数と異なる第二クロック信号の周波数によって前記第二伝送データを受信するステップと、
第二伝送データに基づいて画面を表示するステップと、
を備えることを特徴とする表示装置の駆動方法。 - 表示装置に用いられるタイムスケジュール制御回路のデータの処理及び出力方法であって、
第一クロック信号が組み込まれた第一初期トレーニングデータを出力するステップと、
前記第一クロック信号の周波数によって第一伝送データを出力するステップと、
第二クロック信号が組み込まれた第二初期トレーニングデータを出力するステップと、
前記第二クロック信号の周波数によって第二伝送データを出力するステップと、
を備えることを特徴とするタイムスケジュール制御回路のデータの処理及び出力方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101150633A TWI567705B (zh) | 2012-12-27 | 2012-12-27 | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 |
TW101150633 | 2012-12-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014130354A true JP2014130354A (ja) | 2014-07-10 |
Family
ID=50994861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013268863A Pending JP2014130354A (ja) | 2012-12-27 | 2013-12-26 | 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9570039B2 (ja) |
JP (1) | JP2014130354A (ja) |
CN (1) | CN103903576B (ja) |
TW (1) | TWI567705B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170045431A (ko) * | 2015-10-16 | 2017-04-27 | 삼성디스플레이 주식회사 | 표시 장치 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102303914B1 (ko) * | 2015-03-06 | 2021-09-17 | 주식회사 실리콘웍스 | 디스플레이 신호 전송 장치 및 방법 |
CN106098017B (zh) | 2016-08-25 | 2019-02-22 | 深圳市华星光电技术有限公司 | 一种降低电磁干扰的驱动方法及驱动装置 |
KR102566997B1 (ko) * | 2016-08-25 | 2023-08-14 | 삼성전자주식회사 | 타이밍 컨트롤러 및 이를 포함하는 디스플레이 구동 회로 |
CN109036240B (zh) * | 2017-06-09 | 2022-01-04 | 京东方科技集团股份有限公司 | 数据传输方法、时序控制器、源极驱动芯片和显示装置 |
CN107301841B (zh) * | 2017-08-18 | 2019-05-24 | 深圳市华星光电半导体显示技术有限公司 | 一种oled显示面板及其驱动方法 |
US10504439B2 (en) | 2017-08-18 | 2019-12-10 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | OLED display panel and driving method using differential data for voltage compensation |
CN108090288B (zh) * | 2017-12-21 | 2020-05-12 | 北京华大九天软件有限公司 | 一种通过机器学习获取时序参数的方法 |
KR102463789B1 (ko) * | 2017-12-21 | 2022-11-07 | 주식회사 엘엑스세미콘 | 디스플레이 패널구동장치 및 디스플레이 장치에서의 영상데이터송수신방법 |
TWI713986B (zh) * | 2018-01-30 | 2020-12-21 | 聯詠科技股份有限公司 | 積體電路與顯示裝置及其抗干擾方法 |
CN109410881B (zh) * | 2018-12-20 | 2020-06-02 | 深圳市华星光电技术有限公司 | 信号传输系统及信号传输方法 |
KR20210082994A (ko) * | 2019-12-26 | 2021-07-06 | 엘지디스플레이 주식회사 | 표시장치 |
CN113496679B (zh) * | 2020-03-19 | 2022-10-04 | 川奇光电科技(扬州)有限公司 | 显示装置及其驱动保护方法 |
TWI752776B (zh) * | 2020-03-19 | 2022-01-11 | 元太科技工業股份有限公司 | 顯示裝置及其驅動保護方法 |
US11475863B2 (en) | 2020-06-07 | 2022-10-18 | Himax Technologies Limited | Display driving device and anti-interference method thereof |
TWI755776B (zh) * | 2020-06-29 | 2022-02-21 | 奇景光電股份有限公司 | 顯示驅動裝置及其抗干擾方法 |
CN113781945A (zh) * | 2021-08-24 | 2021-12-10 | Tcl华星光电技术有限公司 | 显示装置驱动控制电路组件以及显示装置 |
CN114373419A (zh) * | 2022-02-10 | 2022-04-19 | Tcl华星光电技术有限公司 | 显示面板及其控制方法、移动终端 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10149136A (ja) * | 1996-11-21 | 1998-06-02 | Matsushita Electric Ind Co Ltd | プラズマディスプレイの駆動方法 |
JP2001282165A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 表示装置およびその駆動方法 |
JP2004333809A (ja) * | 2003-05-07 | 2004-11-25 | Nec Plasma Display Corp | プラズマディスプレイ装置及びその電磁波妨害軽減方法 |
JP2005316050A (ja) * | 2004-04-28 | 2005-11-10 | Pioneer Electronic Corp | ディスプレイパネル駆動装置及び駆動方法 |
JP2010204667A (ja) * | 2009-03-04 | 2010-09-16 | Silicon Works Co Ltd | データ駆動部のモニタリング手段が具備されたディスプレイ駆動システム |
JP2011513790A (ja) * | 2008-10-20 | 2011-04-28 | シリコン・ワークス・カンパニー・リミテッド | クロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム |
JP2011514560A (ja) * | 2009-02-13 | 2011-05-06 | シリコン・ワークス・カンパニー・リミテッド | 遅延同期ループを基礎としたクロック復元部が具備された受信部装置 |
JP2011221487A (ja) * | 2010-04-05 | 2011-11-04 | Silicon Works Co Ltd | クロック信号がエンベッディングされた単一レベルのデータ伝送を利用したディスプレイ駆動システム |
JP2012142941A (ja) * | 2010-12-28 | 2012-07-26 | Silicon Works Co Ltd | ビットエラー率テスト機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3409768B2 (ja) * | 2000-02-14 | 2003-05-26 | Necエレクトロニクス株式会社 | 表示装置の回路 |
US7116306B2 (en) * | 2003-05-16 | 2006-10-03 | Winbond Electronics Corp. | Liquid crystal display and method for operating the same |
KR100562860B1 (ko) * | 2005-09-23 | 2006-03-24 | 주식회사 아나패스 | 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법 |
US8552955B2 (en) * | 2006-02-07 | 2013-10-08 | Novatek Microelectronics Corp. | Receiver for an LCD source driver |
TW200734743A (en) * | 2006-03-15 | 2007-09-16 | Novatek Microelectronics Corp | Method of transmitting data signals and control signals using a signal data bus and related apparatus |
WO2007109040A2 (en) * | 2006-03-15 | 2007-09-27 | Interdigital Technology Corporation | Method and apparatus for switching operating modes of a receiver |
KR100661828B1 (ko) * | 2006-03-23 | 2006-12-27 | 주식회사 아나패스 | 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부 |
TWI364219B (en) * | 2007-08-20 | 2012-05-11 | Novatek Microelectronics Corp | High transmission rate interface for storing both clock and data signals |
JP2009115936A (ja) * | 2007-11-05 | 2009-05-28 | Sharp Corp | 駆動制御方法、駆動制御装置及び表示装置 |
TWI473063B (zh) * | 2010-04-07 | 2015-02-11 | 源極驅動器、驅動方法及顯示裝置 | |
TWI567706B (zh) * | 2012-12-27 | 2017-01-21 | 天鈺科技股份有限公司 | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 |
TWM455908U (zh) * | 2012-12-27 | 2013-06-21 | Fitipower Integrated Tech Inc | 顯示裝置 |
-
2012
- 2012-12-27 TW TW101150633A patent/TWI567705B/zh not_active IP Right Cessation
-
2013
- 2013-01-09 CN CN201310007141.1A patent/CN103903576B/zh active Active
- 2013-12-26 JP JP2013268863A patent/JP2014130354A/ja active Pending
- 2013-12-26 US US14/140,563 patent/US9570039B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10149136A (ja) * | 1996-11-21 | 1998-06-02 | Matsushita Electric Ind Co Ltd | プラズマディスプレイの駆動方法 |
JP2001282165A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 表示装置およびその駆動方法 |
JP2004333809A (ja) * | 2003-05-07 | 2004-11-25 | Nec Plasma Display Corp | プラズマディスプレイ装置及びその電磁波妨害軽減方法 |
JP2005316050A (ja) * | 2004-04-28 | 2005-11-10 | Pioneer Electronic Corp | ディスプレイパネル駆動装置及び駆動方法 |
JP2011513790A (ja) * | 2008-10-20 | 2011-04-28 | シリコン・ワークス・カンパニー・リミテッド | クロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム |
JP2011514560A (ja) * | 2009-02-13 | 2011-05-06 | シリコン・ワークス・カンパニー・リミテッド | 遅延同期ループを基礎としたクロック復元部が具備された受信部装置 |
JP2010204667A (ja) * | 2009-03-04 | 2010-09-16 | Silicon Works Co Ltd | データ駆動部のモニタリング手段が具備されたディスプレイ駆動システム |
JP2011221487A (ja) * | 2010-04-05 | 2011-11-04 | Silicon Works Co Ltd | クロック信号がエンベッディングされた単一レベルのデータ伝送を利用したディスプレイ駆動システム |
JP2012142941A (ja) * | 2010-12-28 | 2012-07-26 | Silicon Works Co Ltd | ビットエラー率テスト機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170045431A (ko) * | 2015-10-16 | 2017-04-27 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102467526B1 (ko) * | 2015-10-16 | 2022-11-17 | 삼성디스플레이 주식회사 | 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN103903576B (zh) | 2017-09-22 |
US20140184574A1 (en) | 2014-07-03 |
TWI567705B (zh) | 2017-01-21 |
US9570039B2 (en) | 2017-02-14 |
TW201426694A (zh) | 2014-07-01 |
CN103903576A (zh) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014130354A (ja) | 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法 | |
TWI588810B (zh) | 顯示驅動方法及其行動裝置 | |
JP2014130355A (ja) | 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法 | |
CN111292693B (zh) | 数据驱动器、显示设备及操作显示设备的方法 | |
WO2015176511A1 (zh) | 触摸显示屏及其分时驱动方法 | |
KR20100130086A (ko) | 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치 | |
KR101839328B1 (ko) | 평판표시장치 및 이의 구동회로 | |
CN103021313A (zh) | 传送数据方法、传送数据的驱动器电路和显示驱动器装置 | |
US9286841B2 (en) | Embedded DisplayPort system and method for controlling panel self refresh mode | |
US20140340380A1 (en) | Display device and method for operating the display device | |
US9691316B2 (en) | Display device capable of clock synchronization recovery | |
JP5634702B2 (ja) | 表示装置およびその駆動方法 | |
KR20110049560A (ko) | 표시장치 | |
JP2015079078A (ja) | 表示制御装置及び方法、半導体集積回路装置、並びに、表示装置 | |
CN114648930A (zh) | 数据驱动电路、其时钟恢复方法及具有其的显示驱动装置 | |
JP2007164152A (ja) | フラットパネルディスプレイとその駆動装置および駆動方法 | |
JP2015045777A5 (ja) | ||
KR101992882B1 (ko) | 영상 표시장치의 구동장치와 그 구동방법 | |
CN109427276B (zh) | 显示装置、时序控制电路及其信号重建方法 | |
KR101552983B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
US20160104414A1 (en) | Display device and method of driving the same | |
KR101274696B1 (ko) | 액정 표시장치의 구동장치와 그의 구동방법 | |
KR102290414B1 (ko) | 구동부 및 이를 포함하는 표시장치 | |
US7898539B2 (en) | Display drive integrated circuit and method for generating system clock signal | |
KR102243676B1 (ko) | 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161205 |