KR101552983B1 - 액정표시장치의 구동회로 및 구동방법 - Google Patents

액정표시장치의 구동회로 및 구동방법 Download PDF

Info

Publication number
KR101552983B1
KR101552983B1 KR1020070120481A KR20070120481A KR101552983B1 KR 101552983 B1 KR101552983 B1 KR 101552983B1 KR 1020070120481 A KR1020070120481 A KR 1020070120481A KR 20070120481 A KR20070120481 A KR 20070120481A KR 101552983 B1 KR101552983 B1 KR 101552983B1
Authority
KR
South Korea
Prior art keywords
signal
data
modulated clock
lvds
modulated
Prior art date
Application number
KR1020070120481A
Other languages
English (en)
Other versions
KR20090053587A (ko
Inventor
김민기
김진성
지하영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070120481A priority Critical patent/KR101552983B1/ko
Publication of KR20090053587A publication Critical patent/KR20090053587A/ko
Application granted granted Critical
Publication of KR101552983B1 publication Critical patent/KR101552983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/16—Use of wireless transmission of display information

Abstract

본 발명은 무선 신호의 왜곡을 줄여 화상의 품질을 향상시킬 수 있는 액정표시장치의 구동회로 및 구동방법에 관한 것으로, 시스템으로부터 공급되는 클럭신호의 주파수를 변조하여 서로 다른 주파수를 갖는 다수의 변조 클럭신호들을 생성하고, 외부로부터의 선택신호에 따라 이들 중 하나를 선택하여 출력하는 클럭 변조부; 및, 타이밍 콘트롤러로부터의 화상 표시용 데이터 신호 및 상기 클럭 변조부로부터의 변조 클럭신호를 LVDS(Low Voltage Differential Signaling) 변환하여 출력하는 mini-LVDS 송신부를 포함함을 그 특징으로 한다.
Figure R1020070120481
액정표시장치, LVDS, TTL, 위상고정루프, PLL, 클럭신호

Description

액정표시장치의 구동회로 및 구동방법{liquid crystal display device and method for driving the same}
본 발명은 액정표시장치에 관한 것으로, 특히 무선 신호의 왜곡을 방지할 수 있는 액정표시장치의 구동회로 및 구동방법에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
일반적으로 노트북은 외부로부터의 인터넷용 무선 신호를 공급받는 안테나를 구비하고 있다. 상기 무선 신호는 상기 안테나를 통해 내부의 회로부에 공급된다. 내부의 각종 회로부는 액정패널상에 화상이 표시되도록 상기 무선 신호를 알맞게 변조 및 처리한다.
한편, 상기 내부의 각종 회로는 이러한 무선 신호외에도 내부 화상 표시용 데이터를 변조 및 처리한다. 이러한 화상 표시용 데이터를 처리하기 위해서 내부 회로에서는 클럭신호를 생성한다. 종래에는 상기 클럭펄스가 일정한 주파수를 가지고 있기 때문에, 이 클럭펄스의 주파수와 무선 신호의 주파수가 서로 동기될 확률 이 매우 높아 결국 이 두 신호간의 보강간섭이 자주 발생하였다. 이로 인해 특정 대역에서 노이즈(Noise)가 크게 증가하여 인터넷과 같은 무선 신호를 사용할 시에 상기 무선 신호가 왜곡되는 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 클럭신호의 주파수를 매번 변경하여 EMI를 줄임으로써 무선 신호의 왜곡을 방지할 수 있는 액정표시장치의 구동회로 및 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로는, 시스템으로부터 공급되는 클럭신호의 주파수를 변조하여 서로 다른 주파수를 갖는 다수의 변조 클럭신호들을 생성하고, 외부로부터의 선택신호에 따라 이들 중 하나를 선택하여 출력하는 클럭 변조부; 및, 타이밍 콘트롤러로부터의 화상 표시용 데이터 신호 및 상기 클럭 변조부로부터의 변조 클럭신호를 LVDS(Low Voltage Differential Signaling) 변환하여 출력하는 LVDS 송신부를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은, 시스템으로부터 공급되는 클럭신호의 주파수를 변조하여 서로 다른 주파수를 갖는 다수의 변조 클럭신호들을 생성하는 단계; 및, 선택신호에 따라 상기 변조 클럭신호들 중 하나를 선택하고, 이 선택된 변조 클럭신호를 LVDS(Low Voltage Differential Signaling) 변환하여 출력하는 단계를 포함함을 그 특징으로 한다.
본 발명에 따른 액정표시장치 및 구동방법에는 다음과 같은 효과가 있다.
본 발명에 따르면 상기 클럭 변조부는 주기적으로 상기 클럭신호를 다른 주파수의 클럭신호로 변경시킴으로써 상기 클럭신호의 주파수와 무선 신호의 주파수간의 보강간섭 현상을 획기적으로 감소시킬 수 있다. 이에 따라 특정 대역에서 노이즈를 크게 감소시킬 수 있으므로, 인터넷과 같은 무선 신호를 사용할 시에 상기 무선 신호가 왜곡되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치의 구동회로를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치의 구동회로는 액정패널을 구동하기 위한 것으로, 상기 액정패널은 서로 교차하는 다수의 게이트 라인들과 다수의 데이터(R/G/B) 라인들을 포함한다. 상기 게이트 라인들과 데이터(R/G/B) 라인들이 수직교차하여 정의되는 각 화소영역에 화소가 형성되며, 상기 화소영역의 화소전극은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터(R/G/B) 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터(R/G/B) 라인의 데이터(R/G/B) 신호가 상기 화소전극에 충전되도록 한다.
이러한 액정패널을 구동하기 위한 본 발명에 따른 액정표시장치의 구동회로 는, 도 1에 도시된 바와 같이, 크게 안테나(201), 신호처리부(202), 시스템(203), 타이밍 콘트롤러(TC), mini-LVDS 송신부(mLTx), mini-LVDS 수신부(mLRx), 게이트 드라이버(GD), 및 데이터 드라이버(DD)를 포함한다.
상기 안테나(201)는 외부 기지국으로부터 무선으로 전송되는 데이터를 공급받아 이를 신호처리부(202)에 공급한다.
상기 신호처리부(202)는 상기 데이터를 시스템(203)에서 처리할 수 있도록 알맞게 가공하여 상기 시스템(203)에 공급한다.
상기 시스템(203)은 상기 데이터를 이용하여 화상 표시용 데이터(R/G/B), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블신호(DE), 및 클럭신호(CLK)를 생성한다. 그리고, 상기 수평동기신호(Hsync), 수평동기신호(Hsync), 데이터 인에이블신호(DE), 및 화상 표시용 데이터(R/G/B)를 상기 타이밍 콘트롤러(TC)에 공급하고, 상기 클럭신호(CLK)를 클럭 변조부(222)에 공급한다. 이때, 상기 시스템(203)으로부터의 화상 표시용 데이터(R/G/B), 수직동기신호(Vsync), 데이터 인에이블신호(DE), 및 클럭신호(CLK)는 LVDS 송신부(LTx) 및 LVDS 수신부(LRx)를 거쳐 상기 타이밍 콘트롤러(TC)에 공급된다. 즉, 상기 시스템(203)에 공급되는 화상 표시용 데이터(R/G/B), 수직동기신호(Vsync), 데이터 인에이블신호(DE), 및 클럭신호(CLK)는 TTL(Transistor Transistor Logic) 방식의 신호로서, 이들 신호들은 상기 LVDS 송신부(LTx)를 통해 LVDS 방식으로 변환된다. 그리고, 이 LVDS 방식으로 변환된 상기 신호들은 LVDS 수신부(LRx)를 통해 다시 TTL 방식으로 변환된다. 상기 LVDS 송신부(LTx)는 시스템(203)에 내장될 수 있다.
상기 타이밍 콘트롤러(TC)는 제어신호 생성부(312)와 데이터 처리부(313)를 포함한다. 상기 LVDS 수신부(LRx)로부터의 수평동기신호(Hsync), 수직동기신호(Vsync), 및 데이터 인에이블신호(DE)는 상기 제어신호 생성부(312)에 공급되며, 상기 LVDS 수신부(LRx)로부터의 화상 표시용 데이터(R/G/B)는 데이터 처리부(313)에 공급된다.
상기 제어신호 생성부(312)는 상기 수평동기신호(Hsync), 수직동기신호(Vsync), 및 데이터 인에이블신호(DE)를 사용하여 게이트 드라이버(GD)의 동작을 제어하기 위한 게이트 제어신호(GCS) 및 데이터 드라이버(DD)를 제어하기 위한 데이터 제어신호(DCS)를 생성한다.
상기 데이터 처리부(313)는 기본적으로 상기 시스템(203)으로부터의 화상 표시용 데이터(R/G/B)를 재정렬하여 출력하는 역할을 수행하는 바, 이러한 기본 역할 외에도 화상의 품질을 높이기 위하여 상기 화상 표시용 데이터(R/G/B)를 변조할 수 있는 공지된 각종 구성요소들을 더 포함할 수 있다. 예를 들어 상기 데이터 처리부(313)는 액정의 응답시간을 보상하기 위하여 상기 화상 표시용 데이터(R/G/B)를 변조하는 오버드라이빙(overdriving) 회로를 더 구비할 수 있다.
상기 클럭 변조부(222)는 상기 LVDS 수신부(LRx)로부터의 클럭신호(CLK)를 공급받고, 이 클럭신호(CLK)를 체배 또는 분주하여 다수의 변조 클럭신호(MCLK)들을 생성한다. 그리고, 외부로부터의 선택신호(SS)에 따라 상기 생성된 다수의 변조 클럭신호(MCLK)들 중 어느 하나를 선택하여 출력한다. 상기 변조 클럭신호(MCLK)들 각각은 서로 다른 주파수를 가지며, 상기 클럭신호(CLK)와 동일한 위상을 갖는다. 상기 변조 클럭신호(MCLK)는 클럭신호(CLK)보다 더 높은 주파수를 갖거나 또는 더 낮은 주파수를 가질 수 있다.
본 발명에 따르면 상기 클럭 변조부(222)는 주기적으로, 예를 들면 매 프레임 기간마다 상기 클럭신호(CLK)를 다른 주파수의 클럭신호(CLK)로 변경시킴으로써 상기 클럭신호(CLK)의 주파수와 무선 신호의 주파수간의 보강간섭 현상을 획기적으로 감소시킬 수 있다. 이에 따라 특정 대역에서 노이즈를 크게 감소시킬 수 있으므로, 인터넷과 같은 무선 신호를 사용할 시에 상기 무선 신호가 왜곡되는 것을 방지할 수 있다.
상기 데이터 처리부(313)로부터의 데이터(R/G/B) 및 상기 클럭 변조부(222)로부터의 변조 클럭신호(MCLK)는 mini-LVDS 송신부(mLTx)에 공급된다. 상기 mini-LVDS 송신부(mLTx)는 상기 변조 클럭신호(MCLK)와 상기 데이터(R/G/B)를 LVDS(Low Voltage Differential Signaling) 방식으로 변환하고, 이 변환된 변조 클럭신호(MCLK) 및 데이터(R/G/B)를 mini-LVDS 수신부(mLRx)에 공급한다.
상기 mini-LVDS 수신부(mLRx)는 이 LVDS 방식의 변조 클럭신호(MCLK) 및 데이터(R/G/B)를 TTL 방식으로 변환하고, 이 변환된 변조 클럭신호(MCLK) 및 데이터(R/G/B)를 데이터 드라이버(DD)에 공급한다.
상기 데이터 드라이버(DD)는 변조 클럭신호(MCLK)에 동기하여 상기 데이터(R/G/B)를 래치한 후에, 상기 래치된 데이터(R/G/B)를 감마전압에 따라 보정하게 된다. 그리고 데이터 드라이버(DD)는 상기 감마전압에 의해 보정된 데이터(R/G/B)를 아날로그 데이터로 변환하여 1 라인분씩 데이터 라인들에 공급하게 된다. 상기 mini-LVDS 수신부(mLRx)는 상기 데이터 드라이버(DD)내에 내장될 수 있다.
도 2는 도 1의 클럭 변조부(222)에 대한 상세 구성도이고, 도 4는 도 2의 클럭 변조부(222)에 구비된 선택부에 공급되는 선택신호(SS)의 파형을 나타낸 도면이다.
클럭 변조부(222)는, 도 2에 도시된 바와 같이, 위상고정루프부(355) 및 선택부(380)를 포함한다.
상기 위상고정루프부(355)는 시스템(203)으로부터의 클럭신호(CLK)를 체배 또는 분주하여 서로 다른 주파수를 갖는 다수의 변조 클럭신호들(MCLK1 내지 MCLKn)을 생성한다. 이를 위해, 상기 위상고정루프부(355)는 다수의 위상고정루프(Phase Locked Loop)회로들(PLL1 내지 PLLn)을 포함한다. 각 위상고정루프회로(PLL1 내지 PLLn)는 상기 LVDS 수신부(LRx)로부터의 클럭신호(CLK)를 공급받고, 상기 클럭신호(CLK)를 서로 다른 배수로 체배 또는 분주한다. 따라서, 상기 각 위상고정루프회로(PLL1 내지 PLLn)부터 출력되는 변조 클럭신호들(MCLK1 내지 MCLKn)의 주파수는 모두 다르다. 단, 각 변조 클럭신호들(MCLK1 내지 MCLKn)의 위상은 모두 동일하다.
상기 선택부(380)는 외부로부터의 선택신호(SS)에 따라 상기 위상고정루프부(355)로부터의 다수의 변조 클럭신호들(MCLK1 내지 MCLKn) 중 어느 하나를 선택하여 출력한다. 즉, 상기 선택부(380)는 상기 위상고정루프회로들(PLL1 내지 PLLn)로부터 변조 클럭신호들(MCLK1 내지 MCLKn)을 공급받고, 외부로부터의 선택신호(SS)에 따라 상기 변조 클럭신호들(MCLK1 내지 MCLKn) 중 하나를 선택하여 출력한다.
상기 선택부(380)는 상기 선택신호(SS)에 따라 매 프레임 기간마다 다수의 변조 클럭신호들(MCLK1 내지 MCLKn) 중 어느 하나를 무작위로 선택하여 출력할 수 도 있다.
또한, 상기 선택부(380)는 상기 선택신호(SS)에 따라 제 1 내지 제 p 변조 클럭신호들(p는 1보다 큰 자연수)을 제 1 내지 제 p 프레임 기간동안 한 번씩 차례로 출력하고, 상기 제 1 내지 제 p 프레임 기간과 동일한 길이를 갖는 제 p+1 프레임 기간부터 제 2p 프레임 기간동안 다시 제 1 내지 제 p 변조 클럭신호들을 차례로 출력할 수 도 있다.
예를들어, 상기 클럭 변조부(222)에 3개의 위상고정루프회로(제 1 내지 제 3 위상고정루프회로(PLL1 내지 PLL3)가 있다고 가정하면 상기 클럭 변조부(222)는 서로 다른 주파수를 갖는 3개의 변조 클럭신호(제 1 내지 제 3 변조 클럭신호(MCLK1 내지 MCLK3))를 생성할 수 있다. 도 4에 도시된 바와 같이, 제 1 프레임 기간에 선택신호(SS)가 발생되면, 상기 선택부(380)는 이 첫 번째 선택신호(SS)에 응답하여 제 1 변조 클럭신호(MCLK1)를 선택하여 출력한다. 이어서, 제 2 프레임 기간에 또 다시 선택신호(SS)가 발생되면, 상기 선택부(380)는 이 두 번째 선택신호(SS)에 응답하여 제 2 변조 클럭신호(MCLK2)를 선택하여 출력한다. 다음으로, 제 3 프레임 기간에 또 다시 선택신호(SS)가 발생되면, 상기 선택부(380)는 이 세 번째 선택신호(SS)에 응답하여 제 3 변조 클럭신호(MCLK3)를 선택하여 출력한다. 이후, 제 4 프레임 기간에 상기 선택부(380)는 네 번째 선택신호(SS)에 응답하여 다시 제 1 변조 클럭신호(MCLK1)를 선택하여 출력한다. 다시말하여, 상기 변조 클럭신호가 3개일 경우, 상기 선택부(380)는 제 3k+1 프레임 기간에 제 1 변조 클럭신호(MCLK1)를 선택하고, 제 3k+2 프레임 기간에 제 2 변조 클럭신호(MCLK2)를 선택하고, 그리고 제 3k+3 프레임 기간에는 제 3 변조 클럭신호(MCLK3)를 선택한다.
도 3은 도 1의 mini-LVDS 송신부(mLTx)의 상세 구성도이다.
mini-LVDS 송신부(mLTx)는, 도 4에 도시된 바와 같이, LVDS 변환기(444) 및 다수의 버퍼(540)들을 포함한다.
상기 데이터(R/G/B)는 적색화상 데이터(R), 녹색화상 데이터(G), 및 청색화상 데이터(B)를 포함하는데, 상기 k비트의 적색화상 데이터(R), k비트의 녹색화상 데이터(G), 및 k비트의 청색화상 데이터(B) 및 변조 클럭신호(MCLK)는 각각의 전송라인을 통해 상기 LVDS 변환기(444)에 공급된다. 예를 들어, 상기 적색화상 데이터(R), 녹색화상 데이터(G), 및 청색화상 데이터(B)가 각각 6비트씩이라면 이들 데이터(R/G/B)들을 위한 18개의 전송라인들 및 상기 변조 클럭신호(MCLK)를 전송하기 위한 1개의 전송라인을 포함하여 총 19개의 전송라인이 요구된다.
상기 LVDS 변환기(444)는 상기 변조 클럭신호(MCLK)를 이용하여 상기 데이터(R/G/B)를 LVDS 방식으로 변환하고, 또한 상기 변조 클럭신호(MCLK) 자체도 LVDS 방식으로 변환한다. 상기 LVDS 방식으로 변환된 변조 클럭신호(MCLK) 및 데이터(R/G/B)는 버퍼(540)를 통해 mini-LVDS 수신부(mLRx)로 공급된다. 상기 클럭 변조부(222)는 상기 mini-LVDS 송신부(LTx)내에 내장될 수 있다.
한편, 상기 선택신호(SS) 대신 상기 수직동기신호(Vsync) 또는 데이터 인에이블신호(DE)를 사용하여 상기 선택부(380)를 제어할 수 도 있다.
도 5는 도 4의 클럭 변조부(222)에 구비된 선택부(380)에 공급되는 수직동기신호(Vsync)의 파형을 나타낸 도면이다.
도 5에 도시된 바와 같이 수직동기신호(Vsync)는 매 프레임의 시작 기간을 알려주는 신호로서, 이 수직동기신호(Vsync)는 한 프레임 기간(1 Frame)의 주기를 갖는다. 상기 선택부(380)는 LVDS 수신부(LRx)로부터의 수직동기신호(Vsync)에 따라 상기 변조된 클럭신호들(MCLK1 내지 MCLKn) 중 하나를 선택한다. 예를 들어, 상기 선택부(380)는 상기 수직동기신호(Vsync)가 로우상태에서 하이상태로 천이되는 상승에지 기간마다 상기 변조 클럭신호(MCLK)들 중 하나를 선택하고 이 선택된 변조 클럭신호가 상기 하이상태 기간동안 출력되도록 할 수 있다. 상기 변조 클럭신호(MCLK)는 상술된 바와 같이 무작위로 또는 규칙적으로 선택될 수 있다.
도 6은 도 4의 클럭 변조부(222)에 구비된 선택부(380)에 공급되는 데이터 인에이블신호(DE)의 파형을 나타낸 도면이다.
도 6에 도시된 바와 같이 데이터 인에이블신호(DE)는 한 수평기간의 데이터(R/G/B)가 있는 구간을 알려주는 신호로서, 이 데이터 인에이블신호(DE)는 한 수평기간(1 Horizontal)의 주기를 갖는다. 상기 선택부(380)는, 도 6에 도시된 바와 같이, LVDS 수신부(LRx)로부터의 데이터 인에이블신호(DE)에 따라 상기 변조된 클럭신호(CLK)들 중 하나를 선택한다. 예를 들어, 상기 선택부(380)는 상기 데이터 인에이블신호(DE)가 로우상태에서 하이상태로 천이되는 상승에지 기간마다 상기 변조 클럭신호들(MCLK1 내지 MCLKn) 중 하나를 선택하고 이 선택된 변조 클럭신호가 상기 하이상태 기간동안 출력되도록 할 수 있다. 상기 변조 클럭신호(MCLK)는 상술된 바와 같이 무작위로 또는 규칙적으로 선택될 수 있다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 구동회로를 갖는 노트북(note book) 컴퓨터에서 발생되는 노이즈와 종래의 구동회로를 갖는 노트북 컴퓨터에서 발생되는 노이즈간의 크기를 비교하기 위한 도면이다.
노트북 컴퓨터의 내부에는 무선 인터넷 통신을 위한 두 개의 안테나(좌측 안테나, 우측 안테나)가 구비되어 있는데, 도 7a 및 도 7c는 좌측 안테나를 통해 입력된 무선 신호에 영향을 주는 노트북 내부의 노이즈의 크기를 나타낸 도면으로서, 도 7a는 200khz 대역(band width)에서의 통신시 발생되는 노이즈 크기를 나타낸 것이고, 도 7c는 5Mhz 대역에서의 통신시 발생되는 노이즈 크기를 나타낸 것이다. 그리고, 도 7b 및 도 7d는 우측 안테나를 통해 입력된 무선 신호에 영향을 주는 노트북 내부의 노이즈의 크기를 나타낸 도면으로서, 도 7b는 200khz 대역에서의 통신시 발생되는 노이즈 크기를 나타낸 것이고, 도 7d는 5Mhz 대역에서의 통신시 발생되는 노이즈 크기를 나타낸 것이다.
도 7a 내지 도 7d에서 그래프 A(gr_A)는 바이어(buyer) 측에서 요구하는 노이즈 크기를 나타내며, 그래프 B(gr_B) 및 C(gr_C)는 종래의 구동회로를 갖는 노트북 컴퓨터에서 발생되는 노이즈 크기를 나타내며, 그래프 D(gr_D)는 본 발명의 구동회로를 갖는 노트북 컴퓨터에서 발생되는 노이즈 크기를 나타낸 것이다.
이들 그래프를 살펴보면 본 발명의 구동회로를 갖는 노트북 컴퓨터에서 발생 되는 노이즈의 크기가 종래의 구동회로를 갖는 노트북 컴퓨터에서 발생되는 노이즈의 크기보다 더 작아 바이어 측에서 요구하는 노이즈 크기에 거의 근접함을 알 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 액정표시장치의 구동회로를 나타낸 도면
도 2는 도 1의 클럭 변조부에 대한 상세 구성도
도 3은 도 2의 클럭 변조부에 구비된 선택부에 공급되는 선택신호의 파형을 나타낸 도면
도 4는 도 1의 mini-LVDS 송신부의 상세 구성도
도 5는 도 2의 클럭 변조부에 구비된 선택부에 공급되는 수직동기신호의 파형을 나타낸 도면
도 6은 도 2의 클럭 변조부에 구비된 선택부에 공급되는 데이터 인에이블신호의 파형을 나타낸 도면
도 7a 내지 7d는 본 발명의 실시예에 따른 구동회로를 갖는 노트북(note book) 컴퓨터에서 발생되는 노이즈와 종래의 구동회로를 갖는 노트북 컴퓨터에서 발생되는 노이즈간의 크기를 비교하기 위한 도면
* 도면의 주요부에 대한 설명
201 : 안테나 202 : 신호처리부
203 : 시스템 LTx : LVDS 송신부
LRx : LVDS 수신부 TC : 타이밍 콘트롤러
312 : 제어신호 생성부 313 : 데이터 처리부
222 : 클럭 변조부 mLTx : mini-LVDS 송신부
mLRx : mini-LVDS 수신부 GD : 게이트 드라이버
DD : 데이터 드라이버

Claims (10)

  1. 시스템으로부터 공급되는 클럭신호의 주파수를 변조하여 서로 다른 주파수를 갖는 다수의 변조 클럭신호들을 생성하고, 외부로부터의 선택신호에 따라 이들 중 하나를 선택하여 출력하는 클럭 변조부; 및,
    타이밍 콘트롤러로부터의 화상 표시용 데이터 신호 및 상기 클럭 변조부로부터의 변조 클럭신호를 LVDS(Low Voltage Differential Signaling) 변환하여 출력하는 mini-LVDS 송신부를 포함하며;
    상기 선택신호는 한 프레임 기간의 시작을 알려주는 수직동기신호, 또는 한 수평기간의 데이터가 있는 구간을 알려주는 데이터 인에이블신호이고,
    상기 데이터 인에이블신호 또는 상기 수직동기신호가 로우상태에서 하이상태로 천이되는 상승에지 기간마다 상기 다수의 변조 클럭신호들 중 하나를 선택하여 출력하고, 선택된 변조 클럭신호가 상기 하이상태 기간동안 출력되도록 하는 액정표시장치의 구동회로.
  2. 제 1 항에 있어서,
    상기 클럭 변조부는,
    상기 시스템으로부터의 클럭신호를 체배 또는 분주하여 서로 다른 주파수를 갖는 다수의 변조 클럭신호들을 생성하는 위상고정루프부; 및,
    외부로부터의 선택신호에 따라 상기 위상고정루프부로부터의 다수의 변조 클럭신호들 중 어느 하나를 선택하여 출력하는 선택부를 포함하는 액정표시장치의 구동회로.
  3. 제 2 항에 있어서,
    상기 위상고정루프부는,
    상기 시스템으로부터의 클럭신호를 공급받고, 상기 클럭신호를 서로 다른 배수로 체배 또는 분주하는 다수의 위상고정루프회로들을 포함하는 액정표시장치의 구동회로.
  4. 제 2 항에 있어서,
    상기 선택신호는 한 프레임 기간에 한 번 발생되는 액정표시장치의 구동회로.
  5. 제 4 항에 있어서,
    상기 선택부는 상기 선택신호에 따라 매 프레임 기간마다 다수의 변조 클럭신호들 중 어느 하나를 무작위로 선택하여 출력하는 액정표시장치의 구동회로.
  6. 제 4 항에 있어서,
    상기 선택부는 상기 선택신호에 따라 제 1 내지 제 p 변조 클럭신호들(p는 1보다 큰 자연수)을 제 1 내지 제 p 프레임 기간동안 한 번씩 차례로 출력하고, 상기 제 1 내지 제 p 프레임 기간과 동일한 길이를 갖는 제 p+1 프레임 기간부터 제 2p 프레임 기간동안 다시 제 1 내지 제 p 변조 클럭신호들을 차례로 출력하는 액정표시장치의 구동회로.
  7. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 시스템으로부터의 데이터 신호를 재정렬하고 각종 효과를 위한 변조를 진행하여 상기 LVDS 송신부에 전송하는 데이터 처리부; 및,
    상기 시스템으로부터의 수평동기신호, 수직동기신호, 및 데이터 인에이블신호를 이용하여 게이트 제어신호 및 데이터 제어신호를 출력하는 제어신호 생성부를 포함하는 액정표시장치의 구동회로.
  8. 제 1 항에 있어서,
    상기 mini-LVDS 송신부로부터의 LVDS 형태의 데이터 신호 및 변조 클럭신호를 전송받아 TTL 방식으로 변환하는 mini-LVDS 수신부; 및,
    상기 mini-LVDS 수신부로부터의 데이터 신호 및 클럭신호를 공급받아 아날로그의 화소전압 신호를 생성하는 데이터 드라이버를 더 포함하는 액정표시장치의 구동회로.
  9. 삭제
  10. 시스템으로부터 공급되는 클럭신호의 주파수를 변조하여 서로 다른 주파수를 갖는 다수의 변조 클럭신호들을 생성하는 단계; 및,
    선택신호에 따라 상기 변조 클럭신호들 중 하나를 선택하고, 이 선택된 변조 클럭신호를 LVDS(Low Voltage Differential Signaling) 변환하여 출력하는 단계를 포함하며;
    상기 선택신호는 한 프레임 기간의 시작을 알려주는 수직동기신호, 또는 한 수평기간의 데이터가 있는 구간을 알려주는 데이터 인에이블신호이고,
    상기 데이터 인에이블신호 또는 상기 수직동기신호가 로우상태에서 하이상태로 천이되는 상승에지 기간마다 상기 다수의 변조 클럭신호들 중 하나를 선택하여 출력하고, 선택된 변조 클럭신호가 상기 하이상태 기간동안 출력되도록 하는 액정 표시 장치의 구동 방법.
KR1020070120481A 2007-11-23 2007-11-23 액정표시장치의 구동회로 및 구동방법 KR101552983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070120481A KR101552983B1 (ko) 2007-11-23 2007-11-23 액정표시장치의 구동회로 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070120481A KR101552983B1 (ko) 2007-11-23 2007-11-23 액정표시장치의 구동회로 및 구동방법

Publications (2)

Publication Number Publication Date
KR20090053587A KR20090053587A (ko) 2009-05-27
KR101552983B1 true KR101552983B1 (ko) 2015-09-14

Family

ID=40861074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120481A KR101552983B1 (ko) 2007-11-23 2007-11-23 액정표시장치의 구동회로 및 구동방법

Country Status (1)

Country Link
KR (1) KR101552983B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341022B1 (ko) * 2009-12-30 2013-12-13 엘지디스플레이 주식회사 데이터 전송 장치 및 이를 이용한 평판 표시 장치
KR101853736B1 (ko) * 2011-09-22 2018-06-14 엘지디스플레이 주식회사 디스플레이장치
CN103165086A (zh) * 2011-12-08 2013-06-19 现代摩比斯株式会社 信息娱乐系统中视频信号传输装置及方法
KR102256085B1 (ko) * 2015-01-26 2021-05-26 엘지디스플레이 주식회사 표시장치와 그 구동방법
KR20200052732A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20090053587A (ko) 2009-05-27

Similar Documents

Publication Publication Date Title
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
JP4567356B2 (ja) データ転送方法および電子装置
KR100496545B1 (ko) 커넥터 및 이를 이용한 액정표시장치의 구동장치
CN110010092B (zh) 显示接口装置
KR101318272B1 (ko) 데이터 전송 장치 및 이를 이용한 평판 표시 장치
US8040362B2 (en) Driving device and related output enable signal transformation device in an LCD device
KR101090248B1 (ko) 칼럼 드라이버 및 이를 갖는 평판 표시 장치
KR20180078858A (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR20190076219A (ko) 디스플레이 장치
US20110096106A1 (en) Timing control circuit
US11749167B2 (en) Data drive circuit, clock recovery method of the same, and display drive device having the same
KR101552983B1 (ko) 액정표시장치의 구동회로 및 구동방법
US9928799B2 (en) Source driver and operating method thereof for controlling output timing of a data signal
KR101696458B1 (ko) 액정표시장치
US10121404B2 (en) Data driver and display apparatus including the same
KR20010039870A (ko) 액정 패널의 구동회로 및 액정제어 신호 발생회로와이들을 구비한 액정표시장치 및 액정표시장치의 제어방법
US8111249B2 (en) Impulse-type driving method and circuit for liquid crystal display
KR100790984B1 (ko) Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법
US9412293B2 (en) Digital data transmission apparatus and digital data transmission method
KR102395214B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR100908343B1 (ko) 디스플레이 장치 및 방법
KR100899156B1 (ko) 확산 스펙트럼을 이용한 액정 표시 장치의 구동 장치 및방법
KR20070061978A (ko) 액정 표시 장치의 데이터 구동 방법 및 장치
JP2008015407A (ja) 画像コントロールｉｃ及び電子機器
KR100415620B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 4