KR102243676B1 - 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치 - Google Patents

Abstract

본 발명은 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상과 이에 따른 화면 이상 현상을 방지할 수 있는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치에 관한 것이다.

Description

데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치{DATA ENABLE SIGNAL GENERATION METHOD, TIMING CONTROLLER, AND DISPLAY DEVICE}

본 발명은 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치는 데이터 라인들과 게이트 라인들이 형성되고, 데이터 라인들과 게이트 라인들이 서로 교차하는 지점에 서브픽셀들이 정의된 표시패널을 포함하고, 데이터 라인들로 데이터 전압을 공급하는 데이터 구동부와, 게이트 라인들로 스캔 신호를 공급하는 게이트 구동부와, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러 등을 포함한다.

타이밍 컨트롤러는, 데이터 구동부 및 게이트 구동부를 제어하기 위하여, 외부에서 입력된 데이터 인에이블 신호에 기초하여 내부 데이터 인에이블 신호를 생성하고, 이렇게 생성된 내부 데이터 인에이블 신호에 근거하여, 데이터 구동부 및 게이트 구동부를 제어하는 제어 신호들을 생성하여 출력한다.

타이밍 컨트롤러는, 내부 데이터 인에이블 신호를 생성할 때, 동기 신호를 전혀 고려하지 않고, 블랭크 구간의 수, 액티브 구간의 수를 고정시켜 사용하여, 내부 데이터 인에이블 신호를 생성한다.

이러한 데이터 인에이블 생성 방법에 따르면, 새롭게 생성된 데이터 인에이블 신호(즉, 내부 데이터 인에이블 신호)와 동기 신호 간의 타이밍이 서로 어긋나는 현상이 발생할 수 있다. 이러한 타이밍의 어긋남은, 끝 라인 가비지(Garbage) 현상 등의 화면 이상 현상을 초래할 수 있다.

본 실시예들의 목적은, 화면 이상 현상을 유발하지 않는 데이터 인에이블 신호를 생성하는 방법, 타이밍 컨트롤러 및 표시장치를 제공하는 데 있다.

본 실시예들의 다른 목적은, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상을 방지할 수 있는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치를 제공하는 데 있다.

본 실시예들의 또 다른 목적은, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상을 방지하면서도, 타이밍 컨트롤러에 다수의 알고리즘을 적용할 수 있게 하는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치를 제공하는 데 있다.

본 실시예들의 또 다른 목적은, 전자기적 간섭(EMI: Electromagnetic Interference)을 방지하기 위하여 확산 스펙트럼 클럭 기능의 사용함에도 불구하고, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상과 이에 따른 화면 이상 현상을 방지해줄 수 있는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치를 제공하는 데 있다.

일 실시예는, 데이터라인들과 게이트라인들이 교차되고 서브픽셀들이 매트릭스 타입으로 배치된 표시패널과, 데이터전압들을 데이터라인들에 공급하는 데이터 구동부와, 스캔신호를 게이트라인들에 순차적으로 공급하는 게이트 구동부와, 수평 동기 신호에 기초하여 입력 데이터 인에이블 신호로부터 내부 데이터 인에이블 신호를 생성하고, 내부 데이터 인에이블 신호에 근거하여 데이터 구동부 및 게이트 구동부를 제어하는 제어 신호들을 출력하는 타이밍 컨트롤러를 포함하는 표시장치를 제공한다.

다른 실시예는, 수평 동기 신호 및 입력 데이터 인에이블 신호를 입력받는 단계와, 수평 동기 신호에 기초하여 입력 데이터 인에이블 신호로부터 내부 데이터 인에이블 신호를 생성하는 단계를 포함하는 데이터 인에이블 신호 생성 방법을 제공한다.

또 다른 실시예는, 입력 데이터 인에이블 신호 및 수평 동기 신호를 입력받는 신호 입력부와, 수평 동기 신호에 기초하여 입력 데이터 인에이블 신호로부터 내부 데이터 인에이블 신호를 생성하는 내부 데이터 인에이블 신호 생성부와, 내부 데이터 인에이블 신호에 기초하여 데이터 구동 및 게이트 구동을 제어하는 제어 신호들을 생성하여 데이터 구동부 및 게이트 구동부로 출력하는 제어 신호 발생부를 포함하는 타이밍 컨트롤러를 제공한다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 화면 이상 현상을 유발하지 않는 데이터 인에이블 신호를 생성하는 방법, 타이밍 컨트롤러 및 표시장치를 제공할 수 있다.

본 실시예들에 의하면, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상을 방지할 수 있는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치를 제공할 수 있다.

본 실시예들에 의하면, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상을 방지하면서도, 타이밍 컨트롤러(140)에 다수의 알고리즘을 적용할 수 있게 하는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치를 제공할 수 있다.

본 실시예들에 의하면, 전자기적 간섭(EMI: Electromagnetic Interference)을 방지하기 위하여 확산 스펙트럼 클럭 기능의 사용함에도 불구하고, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상과 이에 따른 화면 이상 현상을 방지해줄 수 있는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치를 제공할 수 있다.

도 1은 본 실시예들에 따른 표시장치의 구성도이다.
도 2는 본 실시예들에 따른 표시장치에서, 수평 동기 신호의 참조 없이 내부 데이터 인에이블 신호를 생성하는 경우, 확산 스펙트럼 클럭 기능의 오프 시, 수평 동기 신호와 데이터 인에이블 신호를 나타낸 도면이다.
도 3은 본 실시예들에 따른 표시장치에서, 수평 동기 신호의 참조 없이 내부 데이터 인에이블 신호를 생성하는 경우, 확산 스펙트럼 클럭 기능의 온 시, 수평 동기 신호와 데이터 인에이블 신호를 나타낸 도면이다.
도 4 내지 도 6은 본 실시예들에 따른 표시장치에서, 수평 동기 신호를 참조하여 내부 데이터 인에이블 신호를 생성하는 방법과, 이에 따른 수평 동기 신호와 데이터 인에이블 신호를 나타낸 도면이다.
도 7은 본 실시예들에 따른 표시장치에서 타이밍 컨트롤러의 블록도이다.
도 8은 본 실시예들에 따른 표시장치의 내부 데이터 인에이블 신호 생성 방법에 대한 흐름도이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 표시장치(100)의 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, m개의 데이터 라인(DL1, ... , DLm, m: 자연수) 및 n개의 게이트 라인(GL1, ... , GLn, n: 자연수)이 교차되어 배치되고 서브픽셀들(Sub Pixels)이 매트릭스 타입으로 배치된 표시패널(110)과, m개의 데이터 라인(DL1, ... , DLm)을 구동하기 위하여 데이터 전압들을 m개의 데이터 라인(DL1, ... , DLm)으로 공급하는 데이터 구동부(120)와, n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동하기 위하여 n개의 게이트 라인(GL1, ... , GLn)으로 스캔신호들을 순차적으로 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.

표시패널(110)에는, 1개의 데이터 라인과 1개 이상의 게이트 라인이 서로 교차하는 지점마다 서브픽셀이 형성될 수 있다.

타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 인터페이스에서 입력되는 영상 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

이러한 타이밍 컨트롤러(140)는 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 각종 제어 신호들을 출력한다.

게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 n개의 게이트 라인(GL1, ... , GLn)으로 순차적으로 공급하여 n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동한다.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.

또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다.

위에서 언급한 각 게이트 드라이버 집적회로는 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.

데이터 구동부(120)는, 타이밍 컨트롤러(140)의 제어에 따라, 호스트 시스템(10)으로부터 입력된 영상 데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상 데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 m개의 데이터 라인(DL1, ... , DLm)으로 공급함으로써, m개의 데이터 라인(DL1, ... , DLm)을 구동한다.

데이터 구동부(120)는 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다.

위에서 언급한 각 소스 드라이버 집적회로는, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.

한편, 위에서 언급한 호스트 시스템(10)은 입력 영상의 디지털 비디오 데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable, 이하, "DE"라 함) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 타이밍 컨트롤러(140)로 전송한다.

타이밍 컨트롤러(140)는, 호스트 시스템(10)으로부터 입력된 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 호스트 시스템(10)으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.

예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들의 타이밍 정보를 지정하고 있다.

타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 구동부(120)에 입력된 데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.

전술한 표시패널(110)에 형성된 각 서브픽셀에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀에는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 회로 소자가 형성되어 있다.

한편, 타이밍 컨트롤러(140)에는 입력 DE 신호가 입력되는데, 입력 DE 신호의 하이 구간은 입력 영상의 1 라인 데이터와 동기되어 1 라인 데이터의 입력 타이밍을 나타낸다. 입력 DE 신호의 1 주기는 1 수평 기간(HT)이다.

본 실시예들에 따른 표시장치(100)에서, 타이밍 컨트롤러(140)는, 입력 DE 신호(Input DE Signal)에 기초하여 내부 DE 신호(Internal DE Signal)를 생성하고, 이렇게 생성된 내부 DE 신호에 근거하여, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 제어 신호들을 생성하여 출력할 수 있다.

내부 DE 신호의 생성과 관련하여, 타이밍 컨트롤러(140)에 다수의 알고리즘을 삽입하는 경우, 연산에 의한 DE 지연(Delay)이 필요하다. 이러한 경우, 입력 DE 신호의 뒤쪽에 내부 DE 신호가 새롭게 생성될 수 있다. 이때, 내부 DE 신호는, 다른 동기 신호(Hsync)를 고려하지 않고, 블랭크 구간의 수, 액티브 구간의 수를 고정시켜 사용하여 생성된다.

한편, 데이터 구동부(120) 및 게이트 구동부(130)로 전송되는 각종 제어신호들 및 데이터 신호들 간의 전자기적 간섭(EMI: Electromagnetic Interference)을 줄이기 위하여, 타이밍 컨트롤러(140)는, 확산 스펙트럼(Spread Spectrum) 방식에 따라 특정 주파수 범위 내에서 주파수 확산된 클럭 신호, 즉, 확산 스펙트럼 클럭(SSC: Spread Spectrum Clock) 신호를 이용하여, 각종 제어신호들(GSP, GSC, GOE, SSP, SSC, SOE 등)을 생성한다.

이에, 본 실시예들에 따른 표시장치(100)는, 호스트 시스템(10)으로부터 입력된 입력 클럭 신호(CLK)의 주파수를 특정 주파수 범위 내에서 일정한 확산 주기를 가지고 변화하도록 확산시킴으로써 확산 스펙트럼 클럭 신호(SSC)를 발생하여 타이밍 컨트롤러(140)로 공급하는 확산 스펙트럼 집적회로(150)를 더 포함할 수 있다. 이러한 확산 스펙트럼 집적회로(150)는 타이밍 컨트롤러(140)의 내부에 구현될 수 있다.

도 2는 본 실시예들에 따른 표시장치(100)에서, 다른 동기 신호(Hsync)를 고려하지 않고 블랭크 구간의 수, 액티브 구간의 수 고정시켜 내부 DE 신호를 생성하는 경우, 확산 스펙트럼 클럭(SSC: Spread Spectrum Clock) 기능의 오프 시, 수평 동기 신호(Hsync)와 DE 신호를 나타낸 도면이다. 도 3은 본 실시예들에 따른 표시장치(100)에서, 다른 동기 신호를 고려하지 않고 블랭크 구간의 수, 액티브 구간의 수 고정시켜 내부 DE 신호를 생성하는 경우, 확산 스펙트럼 클럭(SSC) 기능의 온 시, 수평 동기 신호(Hsync)와 DE(Data Enable) 신호를 나타낸 도면이다.

확산 스펙트럼 클럭(SSC) 기능을 오프 하거나 확산 스펙트럼 클럭(SSC) 기능을 온 하더라도 적은 확산율(%)로 사용하는 경우에는, 도 2에 도시된 바와 같아, 새롭게 생성된 DE 신호(내부 DE 신호)가 수평 동기 신호(Hsync)의 하이 구간(폭)을 벗어나지 않고 정상적으로 생성된다. 즉, 내부 DE 신호와 수평 동기 신호(Hsync) 간의 타이밍이 어긋나지 않는다.

하지만, 확산 스펙트럼 클럭(SSC) 기능을 온 하거나 확산 스펙트럼 클럭(SSC) 기능을 높은 확산율(%)로 사용하는 경우에는, 도 3에 도시된 바와 같이, 새롭게 생성된 DE 신호(내부 DE 신호)의 하이 구간의 일부가 수평 동기 신호(Hsync)의 하이 구간(폭)을 벗어난 형태로, 내부 DE 신호가 비정상적으로 생성된다(a 부분, b 부분).

이와 같이, 수평 동기 신호(Hsync)와 내부 DE 신호의 타이밍이 어긋나는 현상은, 끝 라인 가비지(Garbage) 현상 등의 화면 이상 현상을 발생시킬 가능성이 커질 수 있다.

따라서, 본 실시예들에 따른 표시장치(100)에서, 타이밍 컨트롤러(140)는, 수평 동기 신호(Hsync)에 기초하여 입력 DE 신호로부터 내부 DE 신호를 생성한다. 본 명세서에서, 입력 DE 신호와 내부 DE 신호는, 외부에 입력된 DE 신호와 내부에서 새롭게 생성된 DE 신호를 구분하기 위한 것일 뿐, 동일한 개념의 DE 신호일 수 있다.

이와 같이, 수평 동기 신호(Hsync)를 고려하여, 입력 DE 신호로부터 내부 DE 신호를 생성함으로써, 수평 동기 신호(Hsync)와 DE 신호의 타이밍이 어긋나는 현상이 발생하지 않아, 화면 이상 현상이 발생할 가능성을 크게 줄일 수 있다.

아래에서는, 내부 DE 신호 생성 방법과 이를 위한 타이밍 컨트롤러(140)에 대하여 더욱 상세하게 설명한다.

도 4는 본 실시예들에 따른 표시장치(100)에서, 수평 동기 신호(Hsync)를 참조하여 내부 DE 신호를 생성하는 방법과, 이에 따른 수평 동기 신호(Hsync)와 DE 신호를 나타낸 도면이고, 도 5 및 도 6은 도 4의 X 부분 및 Y 부분을 확대하여 나타낸 도면이다.

도 4를 참조하면, 타이밍 컨트롤러(140)는, 수평 동기 신호(Hsync)의 라이징 타임(Rising Time, T1)과 입력 DE 신호의 라이징 타임(T1') 간의 시간 간격(△T=T1'-T1)에 해당하는 수평 동기 신호 백 포치 값(Hsync Back Porch Value, △T)에 따라 결정된 라이징 타임을 갖는 내부 DE 신호를 생성할 수 있다.

도 4를 참조하면, 타이밍 컨트롤러(140)는, 수평 동기 신호 백 포치 값(Hsync Back Porch Value, △T)을 저장하고, 수평 동기 신호(Hsync)의 라이징 타임(T2)을 기준으로, 수평 동기 신호 백 포치 값(Hsync Back Porch Value, △T)만큼 지난 시점(T2+△T)을 내부 DE 신호의 라이징 타임(T2')으로 결정할 수 있다.

이와 같이, 수평 동기 신호(Hsync)의 라이징 타임(Rising Time, T1)과 입력 DE 신호의 라이징 타임(T1') 간의 시간 간격(△T=T1'-T1)에 해당하는 수평 동기 신호 백 포치 값(Hsync Back Porch Value, △T)에 따라 결정된 라이징 타임을 갖는 내부 DE 신호를 생성함으로써, 수평 동기 신호(Hsync)와 DE 신호가 어긋나는 현상을 방지할 수 있다.

한편, 도 4 및 도 5를 참조하면, 타이밍 컨트롤러(140)는, 수평 동기 신호(Hsync)의 라이징 타임(T1)과 입력 DE 신호의 라이징 타임(T1') 간의 시간 간격(△T=T1'-T1)을 수평 동기 신호 백 포치 값(Hsync Back Porch Value, △T)으로서 파악함에 있어서, 마지막 번째 라인(예: L1080) 보다 k(k: 1 이상의 자연수) 번째 이전의 라인(예: L1079)에 해당하는 구간에서, 수평 동기 신호(Hsync)의 라이징 타임(T1)과 입력 DE 신호의 라이징 타임(T1') 간의 시간 간격(△T)을 수평 동기 신호 백 포치 값으로서 파악하고, 파악된 수평 동기 신호 백 포치 값을 저장부(500)에 저장해둔다.

즉, 타이밍 컨트롤러(140)는, 새롭게 DE 신호(내부 DE 신호)를 생성할 위치에서 가까운 라인에서 수평 동기 신호 백 포치 값을 샘플링하여 저장부(500)에 저장할 수 있다.

이와 같이, 타이밍 컨트롤러(140)가 새롭게 DE 신호(내부 DE 신호)를 생성할 위치에서 가까운 라인에서 수평 동기 신호 백 포치 값을 샘플링하여 저장함으로써, 원래의 DE 신호(입력 DE 신호)와 가장 비슷한 DE 신호(내부 DE 신호)를 복제할 수 있다. 이에 따라, 확산 스펙트럼 클럭(SSC) 기능을 사용할 때, 확산율(%)을 아무리 높게 사용하더라도, 수평 동기 신호(Hsync)와 DE 신호가 어긋나는 현상을 방지할 수 있다.

도 4 및 도 6을 참조하면, 타이밍 컨트롤러(140)는, 카운터(600)를 이용하여, 내부 DE 신호를 생성할 위치에서 수평 동기 신호(Hsync)의 라이징 타임(T2)을 기준으로 카운트 값(Count Value)을 카운트하고, 카운트 된 카운트 값(Count Value)이 저장부(500)에 저장해둔 수평 동기 신호 백 포치 값(△T)에 도달할 때, 즉, T2' 시점(T2+△T)에서, 라이징 되는 내부 DE 신호를 생성한다.

이때, 라이징 된 내부 DE 신호는 픽셀 수만큼 하이 구간을 유지한다.

수평 동기 신호 백 포치 값은 카운터(600)를 이용하여 매 프레임마다 저장되고 갱신된다.

이에 따라, 매 프레임 구간에 적합한 내부 DE 신호를 생성할 수 있다.

전술한 내부 DE 신호 생성은 매 프레임마다 이루어지는 행위로서, 확산 스펙트럼 클럭 변조에 의한 1 수평 주기(HT)의 변화를 매 프레임마다 반영하여야 함으로써, DE 신호 복제의 정확도를 높일 수 있다.

도 4 및 도 6을 참조하면, 타이밍 컨트롤러(140)는, 일정 지연 값(예: 2 DE Delay)만큼 지연된 입력 DE 신호의 뒤쪽에 내부 DE 신호를 새롭게 생성할 수 있다.

전술한 바와 같이, 내부 DE 신호를 생성할 때, 입력 DE 신호를 지연시켜, 지연된 입력 DE 신호의 뒤쪽에 내부 DE 신호를 생성함으로써, 타이밍 컨트롤러(140)에 다수의 알고리즘을 적용할 수 있다.

한편, 타이밍 컨트롤러(140)는, 전술한 바와 같이, 내부 DE 신호가 생성된 이후, 생성된 내부 DE 신호와 함께, 확산 스펙트럼 클럭 신호(Spread Spectrum Clock)에 기초하여, 데이터 구동부(120) 및 게이트 구동부(130)의 동작 타이밍을 제어하는 제어 신호들을 생성하여 출력한다.

전술한 바와 같이, 확산 스펙트럼 집적회로(150)는, 호스트 시스템(10)으로부터 입력된 입력 클럭 신호(CLK)를 미리 설정된 확산율에 따라 확산시킨 확산 스펙트럼 클럭 신호(SSC: Spread Spectrum Clock)를 타이밍 컨트롤러(140)로 공급해준다.

전술한 바와 같이, 타이밍 컨트롤러(140)는 제어 신호들을 생성할 때, 확산 스펙트럼 클럭 신호(SSC)를 이용함으로써, 특정 주파수의 전자기적 간섭(EMI: Electromagnetic Interference) 현상을 줄일 수 있다.

도 7은 본 실시예들에 따른 표시장치(100)에서 타이밍 컨트롤러(140)의 블록도이다.

도 7을 참조하면, 본 실시예들에 따른 표시장치(100)에서 타이밍 컨트롤러(140)는, 입력 DE 신호 및 수평 동기 신호(Hsync)를 입력받는 신호 입력부(710)와, 수평 동기 신호(Hsync)에 기초하여 입력 DE 신호로부터 내부 DE 신호를 생성하는 내부 DE 신호 생성부(720)와, 내부 DE 신호에 기초하여 데이터 구동 및 게이트 구동을 제어하는 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력하는 제어 신호 발생부(730) 등을 포함한다.

전술한 바에 따르면, 수평 동기 신호(Hsync)를 고려하여, 입력 DE 신호로부터 내부 DE 신호를 생성하여, 수평 동기 신호(Hsync)와 DE 신호가 어긋나는 현상과 이에 따른 화면 이상 현상을 방지해주는 타이밍 컨트롤러(140)를 제공할 수 있다.

도 7을 참조하면, 전술한 내부 DE 신호 생성부(720)는, 수평 동기 신호(Hsync)의 라이징 타임과 입력 DE 신호의 라이징 타임 간의 시간 간격에 해당하는 수평 동기 신호 백 포치 값에 따라 결정된 라이징 타임을 내부 DE 신호를 생성할 수 있다(도 4 참조).

전술한 내부 DE 신호 생성부(720)는, 마지막 번째 라인보다 k 번째 이전의 라인에 해당하는 구간에서, 수평 동기 신호(Hsync)의 라이징 타임과 입력 DE 신호의 라이징 타임 간의 시간 간격을 수평 동기 신호 백 포치 값으로서 파악할 수 있다.

전술한 바와 같이, 타이밍 컨트롤러(140)는, 수평 동기 신호(Hsync)의 라이징 타임과 입력 DE 신호의 라이징 타임 간의 시간 간격에 해당하는 수평 동기 신호 백 포치 값(Hsync Back Porch Value)을 파악하고, 이에 따라 결정된 라이징 타임을 갖는 내부 DE 신호를 생성함으로써, 수평 동기 신호(Hsync)와 DE 신호가 어긋나는 현상과, 이에 따른 화면 이상 현상을 방지할 수 있다.

즉, 타이밍 컨트롤러(140)는, 수평 동기 신호(Hsync)와 어긋나지 않는 내부 DE 신호를 생성하고, 이에 기초하여 생성된 제어 신호들을 데이터 구동부(120) 및 게이트 구동부(130)로 제공해줌으로써, 화면 이상 현상을 방지해주어, 화상 품질을 향상시킬 수 있다.

한편, 도 7을 참조하면, 타이밍 컨트롤러(140)는, 내부 DE 신호 생성부(720)에서 파악된 수평 동기 신호 백 포치 값을 저장하는 저장부(500)와, 수평 동기 신호(Hsync)의 라이징 타임을 기준으로 카운트 값(Count Value)을 카운트하는 카운터(600)를 더 포함할 수 있다.

내부 DE 신호 생성부(720)는, 카운터(600)에 의해 카운트 된 카운트 값이 저장부(500)에 저장된 수평 동기 신호 백 포치 값에 도달할 때, 라이징 되는 내부 DE 신호를 생성한다.

전술한 바와 같이, 내부 DE 신호 생성부(720)는, 카운터(600)를 이용하여, 내부 DE 신호의 라이징 타임을 결정함으로써, 수평 동기 신호(Hsync)와 어긋나지 않는 내부 DE 신호를 더욱 정확하게 생성할 수 있다.

전술한 저장부(500)는 타이밍 컨트롤러(140)의 내부에 들어있는 기억 장치(예: 레지스터 등)일 수도 있고, 타이밍 컨트롤러(140)의 외부에 포함된 저장 장치(예: 메모리)일 수도 있다. 또한, 카운터(600)는 타이밍 컨트롤러(140)의 내부 또는 외부에 포함된 구성일 수 있다.

전술한 내부 DE 신호 생성부(720)는, 일정 지연 값(예: 2 DE Delay)만큼 지연된 입력 DE 신호의 뒤쪽에 내부 DE 신호를 새롭게 생성할 수 있다(도 4 및 도 6 참조).

전술한 바와 같이, 내부 DE 신호를 생성할 때, 입력 DE 신호를 지연시켜, 지연된 입력 DE 신호의 뒤쪽에 내부 DE 신호를 생성함으로써, 타이밍 컨트롤러(140)에 다수의 알고리즘을 적용할 수 있다.

도 7을 참조하면, 전술한 제어 신호 발생부(730)는, 내부 DE 신호와 함께, 확산 스펙트럼 클럭 신호(Spread Spectrum Clock)에 기초하여, 데이터 구동부(120) 및 게이트 구동부(130)의 동작 타이밍을 제어하는 제어 신호들(DCSs, GCSs)을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력할 수 있다.

전술한 바와 같이, 타이밍 컨트롤러(140)의 제어 신호 발생부(730)는 제어 신호들을 생성할 때, 확산 스펙트럼 클럭 신호(SSC)를 이용함으로써, 특정 주파수의 전자기적 간섭(EMI: Electromagnetic Interference) 현상을 줄일 수 있다.

도 8은 본 실시예들에 따른 표시장치(100)의 내부 DE 신호 생성 방법에 대한 흐름도이다.

도 8을 참조하면, 본 실시예들에 따른 표시장치(100)의 내부 DE 신호 생성 방법은, 타이밍 컨트롤러(140)가 수평 동기 신호(Hsync) 및 입력 DE 신호를 호스트 시스템(10)으로부터 입력받는 단계(S810)와, 타이밍 컨트롤러(140)가 수평 동기 신호(Hsync)에 기초하여 입력 DE 신호로부터 내부 DE 신호를 생성하는 단계(S820) 등을 포함한다.

전술한 바에 따르면, 수평 동기 신호(Hsync)와 DE 신호가 어긋나는 현상과 이에 따른 화면 이상 현상을 방지해줄 수 있는 내부 DE 신호 생성 방법을 제공할 수 있다.

도 8을 참조하면, 내부 DE 생성 단계(S820)는, 수평 동기 신호(Hsync)의 라이징 타임과 입력 DE 신호의 라이징 타임 간의 시간 간격을 수평 동기 신호 백 포치 값으로서 파악하는 단계(S820A)와, 수평 동기 신호 백 포치 값을 저장하는 단계(S820B)와, 수평 동기 신호 백 포치 값에 따라 결정된 라이징 타임을 갖는 내부 DE 신호를 생성하는 단계(S820C) 등을 포함한다.

전술한 바에 따르면, 수평 동기 신호(Hsync)와 어긋나지 않는 내부 DE 신호를 생성하기 위한 보다 구체적인 방법을 제공할 수 있다.

전술한 S820A 단계에서, 타이밍 컨트롤러(140)는, 마지막 번째 라인의 k 번째 이전의 라인에 해당하는 구간에서, 수평 동기 신호(Hsync)의 라이징 타임과 입력 DE 신호의 라이징 타임 간의 시간 간격을 수평 동기 신호 백 포치 값으로서 파악할 수 있다.

이와 같이, 새로운 DE 신호(내부 DE 신호)를 생성할 위치에서 가까운 라인에서 수평 동기 신호 백 포치 값을 샘플링하여 파악함으로써, 원래의 DE 신호(입력 DE 신호)와 가장 비슷한 DE 신호(내부 DE 신호)를 복제할 수 있다. 이에 따라, 확산 스펙트럼 클럭(SSC) 기능을 사용할 때, 확산율(%)을 아무리 높게 사용하더라도, 수평 동기 신호(Hsync)와 DE 신호가 어긋나는 현상을 방지할 수 있다.

전술한 S820C 단계에서, 타이밍 컨트롤러(140)는, 수평 동기 신호(Hsync)의 라이징 타임을 기준으로 카운트 값을 카운트하고, 카운트 된 카운트 값이 수평 동기 신호 백 포치 값에 도달할 때 라이징 되는 내부 DE 신호를 생성할 수 있다.

전술한 S820 단계에서, 타이밍 컨트롤러(140)는, 일정 지연 값(예: 2 DE Delay)만큼 지연된 입력 DE 신호의 뒤쪽에 내부 DE 신호를 새롭게 생성할 수 있다.

전술한 바와 같이, 내부 DE 신호를 생성할 때, 입력 DE 신호를 지연시켜, 지연된 입력 DE 신호의 뒤쪽에 내부 DE 신호를 생성함으로써, 타이밍 컨트롤러(140)에 다수의 알고리즘을 적용할 수 있다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 화면 이상 현상을 유발하지 않는 데이터 인에이블 신호를 생성하는 방법, 타이밍 컨트롤러(140) 및 표시장치(100)를 제공할 수 있다.

본 실시예들에 의하면, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상을 방지할 수 있는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러(140) 및 표시장치(100)를 제공할 수 있다.

본 실시예들에 의하면, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상을 방지하면서도, 타이밍 컨트롤러(140)에 다수의 알고리즘을 적용할 수 있게 하는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러(140) 및 표시장치(100)를 제공할 수 있다.

본 실시예들에 의하면, 전자기적 간섭(EMI: Electromagnetic Interference)을 방지하기 위하여 확산 스펙트럼 클럭 기능의 사용함에도 불구하고, 데이터 인에이블 신호와 수평 동기 신호 간의 타이밍이 어긋나는 현상과 이에 따른 화면 이상 현상을 방지해줄 수 있는 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러(140) 및 표시장치(100)를 제공할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (14)

1. 데이터라인들과 게이트라인들이 교차되고 서브픽셀들이 매트릭스 타입으로 배치된 표시패널;
   데이터전압들을 상기 데이터라인들에 공급하는 데이터 구동부;
   스캔신호를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동부; 및
   입력 데이터 인에이블 신호로부터 다수의 펄스를 포함하는 내부 데이터 인에이블 신호를 생성하고, 상기 내부 데이터 인에이블 신호의 펄스 간 간격 중 일부의 펄스 간 간격은 수평 동기 신호에 기초하여 설정되며, 상기 내부 데이터 인에이블 신호에 근거하여 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 제어 신호들을 출력하는 타이밍 컨트롤러를 포함하는 표시장치.
2. 제1항에 있어서,
   상기 타이밍 컨트롤러는,
   상기 수평 동기 신호의 라이징 타임과 상기 입력 데이터 인에이블 신호의 라이징 타임 간의 시간 간격에 해당하는 수평 동기 신호 백 포치 값에 따라 결정된 라이징 타임을 갖는 상기 내부 데이터 인에이블 신호를 생성하는 것을 특징으로 하는 표시장치.
3. 제2항에 있어서,
   상기 타이밍 컨트롤러는,
   상기 수평 동기 신호 백 포치 값을 저장하고, 상기 수평 동기 신호의 라이징 타임을 기준으로, 상기 수평 동기 신호 백 포치 값만큼 지난 시점을 상기 내부 데이터 인에이블 신호의 라이징 타임으로 결정하는 것을 특징으로 하는 표시장치.
4. 제3항에 있어서,
   상기 수평 동기 신호 백 포치 값은 매 프레임마다 저장되고 갱신되는 것을 특징으로 하는 표시장치.
5. 제1항에 있어서,
   상기 타이밍 컨트롤러는,
   상기 입력 데이터 인에이블 신호의 뒤쪽에 상기 내부 데이터 인에이블 신호를 새롭게 생성하는 것을 특징으로 하는 표시장치.
6. 제1항에 있어서,
   입력 클럭 신호를 미리 설정된 확산율에 따라 확산시킨 확산 스펙트럼 클럭 신호를 상기 타이밍 컨트롤러로 공급하는 확산 스펙트럼 집적회로를 더 포함하고,
   상기 타이밍 컨트롤러는,
   상기 내부 데이터 인에이블 신호와 함께, 상기 확산 스펙트럼 클럭 신호에 기초하여 상기 데이터 구동부 및 상기 게이트 구동부의 동작 타이밍을 제어하는 제어 신호들을 생성하여 출력하는 것을 특징으로 하는 표시장치.
7. 수평 동기 신호 및 입력 데이터 인에이블 신호를 입력받는 단계; 및
   상기 입력 데이터 인에이블 신호로부터 다수의 펄스를 포함하는 내부 데이터 인에이블 신호를 생성하는 단계를 포함하고,
   상기 내부 데이터 인에이블 신호의 펄스 간 간격 중 일부의 펄스 간 간격은 상기 수평 동기 신호에 기초하여 설정되는 데이터 인에이블 신호 생성 방법.
8. 제7항에 있어서,
   상기 생성하는 단계는,
   상기 수평 동기 신호의 라이징 타임과 상기 입력 데이터 인에이블 신호의 라이징 타임 간의 시간 간격을 수평 동기 신호 백 포치 값으로서 파악하는 단계;
   상기 수평 동기 신호 백 포치 값을 저장하는 단계; 및
   상기 수평 동기 신호 백 포치 값에 따라 라이징 타임을 결정하고, 결정된 라이징 타임을 갖는 상기 내부 데이터 인에이블 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 데이터 인에이블 신호 생성 방법.
9. 제7항에 있어서,
   상기 생성하는 단계는,
   상기 입력 데이터 인에이블 신호의 뒤쪽에 상기 내부 데이터 인에이블 신호를 새롭게 생성하는 것을 특징으로 하는 데이터 인에이블 신호 생성 방법.
10. 입력 데이터 인에이블 신호 및 수평 동기 신호를 입력받는 신호 입력부;
    상기 입력 데이터 인에이블 신호로부터 다수의 펄스를 포함하는 내부 데이터 인에이블 신호를 생성하고, 상기 내부 데이터 인에이블 신호의 펄스 간 간격 중 일부의 펄스 간 간격은 상기 수평 동기 신호에 기초하여 설정되는 내부 데이터 인에이블 신호 생성부; 및
    상기 내부 데이터 인에이블 신호에 기초하여 데이터 구동 및 게이트 구동을 제어하는 제어 신호들을 생성하여 데이터 구동부 및 게이트 구동부로 출력하는 제어 신호 발생부를 포함하는 타이밍 컨트롤러.
11. 제10항에 있어서,
    상기 내부 데이터 인에이블 신호 생성부는,
    상기 수평 동기 신호의 라이징 타임과 상기 입력 데이터 인에이블 신호의 라이징 타임 간의 시간 간격에 해당하는 수평 동기 신호 백 포치 값에 따라 결정된 라이징 타임을 갖는 상기 내부 데이터 인에이블 신호를 생성하는 것을 특징으로 하는 타이밍 컨트롤러.
12. 제11항에 있어서,
    상기 수평 동기 신호 백 포치 값을 저장하는 저장부; 및
    상기 수평 동기 신호의 라이징 타임을 기준으로 카운트 값을 카운트하는 카운터를 더 포함하고,
    상기 내부 데이터 인에이블 신호 생성부는,
    상기 카운터에 의해 카운트 된 카운트 값이 상기 수평 동기 신호 백 포치 값에 도달할 때 라이징 되는 상기 내부 데이터 인에이블 신호를 생성하는 것을 특징으로 하는 타이밍 컨트롤러.
13. 제11항에 있어서,
    상기 내부 데이터 인에이블 신호 생성부는,
    상기 입력 데이터 인에이블 신호의 뒤쪽에 상기 내부 데이터 인에이블 신호를 새롭게 생성하는 것을 특징으로 하는 타이밍 컨트롤러.
14. 제11항에 있어서,
    상기 제어 신호 발생부는,
    상기 내부 데이터 인에이블 신호와 함께, 확산 스펙트럼 클럭 신호에 기초하여 상기 데이터 구동부 및 상기 게이트 구동부의 동작 타이밍을 제어하는 제어 신호들을 생성하여 출력하는 타이밍 컨트롤러.

Images