KR20040008824A - 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 - Google Patents
디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 Download PDFInfo
- Publication number
- KR20040008824A KR20040008824A KR1020020042536A KR20020042536A KR20040008824A KR 20040008824 A KR20040008824 A KR 20040008824A KR 1020020042536 A KR1020020042536 A KR 1020020042536A KR 20020042536 A KR20020042536 A KR 20020042536A KR 20040008824 A KR20040008824 A KR 20040008824A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- output clock
- horizontal
- video signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
Claims (5)
- 디지털 디스플레이장치의 화면 깨짐을 방지하기 위한 장치에 있어서,제 1 영상신호(IRGB)의 크기로부터 액티브구간을 정의하고 이에 맞춰 제 1 영상신호를 선택적으로 획득하여 입력클럭(ICLK)의 속도로 라인버퍼에 저장하는 구간감지 및 이미지캡쳐부;상기 구간감지 및 이미지캡쳐부로부터의 영상신호를 임시 저장하는 라인버퍼;출력클럭(DCLK)으로 상기 라인버퍼에서 영상신호를 읽어들여 디스플레이 수직 동기 신호(DVS) 및 디스플레이 수평 동기 신호(DHS)를 이용하여 타켓 패널에 적합한 해상도로 출력하는 스케일엔진;상기 출력클럭, 디스플레이 수직 동기 신호(DVS) 및 디스플레이 수평 동기 신호(DHS)를 출력하는 타이밍제너레이터; 및상기 구간감지 및 이미지캡쳐부로부터 상기 액티브구간에 대한 수직 액티브 신호(IV_ACT)를 인가받고, 상기 타이밍제너레이터로부터 출력클럭을 인가받아 상기 제 2 영상신호의 수평 동기 신호(DHS)를 상기 제 1 영상신호의 수평 동기 신호(IHS) 변화에 따라 보정하기 위한 값을 산출하여 상기 타이밍제너레이터로 인가해주는 수평동기보정부를 구비하는 수평 동기 보정 장치.
- 제 1 항에 있어서, 상기 수평동기보정부는상기 수직 액티브구간 신호(IV_ACT)와 상기 출력클럭(DCLK)을 인가받아 상기 제 1 영상신호가 액티브구간에 현시되는 시간을 상기 출력클럭으로 카운팅하는 카운터; 및상기 카운터에서 카운팅된 값을 상기 제 2 영상신호에 대한 출력 화면의 라인수로 나누어 라인당 픽셀수를 산출하고 그 값을 상기 타이밍제너레이터로 인가해주는 분할기를 구비하는 것을 특징으로 하는 수평 동기 보정 장치.
- 프레임당 제 1 픽셀수를 갖는 제 1 영상신호를 입력클럭(ICLK)으로 입력받아 출력클럭(DCLK)에 따라 프레임당 제 2 픽셀수를 갖는 제 2 영상신호로 출력하는 디지털 디스플레이장치의 화면 깨짐을 방지하기 위한 방법에 있어서,상기 제 1 영상신호가 액티브구간에 현시되는 시간을 상기 출력클럭을 기준으로 측정하는 제 1단계;상기 제 1단계에서 측정된 값을 이용하여 상기 제 2 영상신호의 출력 수평 동기 신호 보정을 위한 값을 산출하는 제 2단계; 및상기 제 2단계에서 산출된 값을 이용하여 상기 제 2 영상신호의 이전의 출력 수평 동기 신호 주파수를 보정하는 제 3단계를 포함하는 수평 동기 자동 보정 방법.
- 제 3 항에 있어서,상기 제 1단계는 상기 제 1 픽셀수가 입력되는 시간을 상기 출력클럭으로 카운팅하는 것을 특징으로 하는 수평 동기 자동 보정 방법.
- 제 3 항에 있어서,상기 제 2단계는 상기 제 1단계에서 측정된 값을 상기 제 2 영상신호의 출력 화면 라인수로 나누는 것을 특징으로 하는 수평 동기 자동 보정 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020042536A KR100848168B1 (ko) | 2002-07-19 | 2002-07-19 | 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020042536A KR100848168B1 (ko) | 2002-07-19 | 2002-07-19 | 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040008824A true KR20040008824A (ko) | 2004-01-31 |
KR100848168B1 KR100848168B1 (ko) | 2008-07-23 |
Family
ID=37317837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020042536A KR100848168B1 (ko) | 2002-07-19 | 2002-07-19 | 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100848168B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020060229A1 (ko) * | 2018-09-21 | 2020-03-26 | 삼성전자 주식회사 | 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법 |
CN112511718A (zh) * | 2020-11-24 | 2021-03-16 | 深圳市创凯智能股份有限公司 | 采样时钟的同步方法、终端设备及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003291A (ko) * | 1994-06-30 | 1996-01-26 | 김광호 | 수평 동기 신호의 안정화 회로 및 방법 |
KR0168361B1 (ko) * | 1995-12-30 | 1999-03-20 | 김광호 | 영상신호의 수평동기신호 발생장치 |
KR100498433B1 (ko) * | 1998-06-30 | 2006-02-28 | 삼성전자주식회사 | 디지탈 회로를 이용한 수평동기신호 발생장치 및 방법 |
-
2002
- 2002-07-19 KR KR1020020042536A patent/KR100848168B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020060229A1 (ko) * | 2018-09-21 | 2020-03-26 | 삼성전자 주식회사 | 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법 |
US11538438B2 (en) | 2018-09-21 | 2022-12-27 | Samsung Electronics Co., Ltd. | Electronic device and method for extending time interval during which upscaling is performed on basis of horizontal synchronization signal |
CN112511718A (zh) * | 2020-11-24 | 2021-03-16 | 深圳市创凯智能股份有限公司 | 采样时钟的同步方法、终端设备及存储介质 |
CN112511718B (zh) * | 2020-11-24 | 2023-11-28 | 深圳市创凯智能股份有限公司 | 采样时钟的同步方法、终端设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
KR100848168B1 (ko) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6177922B1 (en) | Multi-scan video timing generator for format conversion | |
US8384707B2 (en) | Method for synchronizing display of images in a multi-display computer system | |
US6181300B1 (en) | Display format conversion circuit with resynchronization of multiple display screens | |
TWI462573B (zh) | 顯示時序控制電路及其方法 | |
KR101229590B1 (ko) | 프레임 데이터 정렬 방법, 시스템, 디스플레이 장치 | |
KR20110079521A (ko) | 프레임 데이터 정렬 방법 및 시스템 | |
KR100609056B1 (ko) | 디스플레이장치 및 그 제어방법 | |
US5808596A (en) | Liquid crystal display devices including averaging and delaying circuits | |
KR20130105865A (ko) | 디스플레이 장치용 타이밍 컨트롤러 | |
KR20010017588A (ko) | 모니터의 클럭위상 보상장치 및 방법 | |
US6563484B1 (en) | Apparatus and method for processing synchronizing signal of monitor | |
JP2000298447A (ja) | 画素同期回路 | |
MXPA00007414A (es) | Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo. | |
KR100848168B1 (ko) | 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 | |
JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
US6396486B1 (en) | Pixel clock generator for automatically adjusting the horizontal resolution of an OSD screen | |
JP3474120B2 (ja) | スキャンコンバータ及びスキャンコンバート方法 | |
US7576771B1 (en) | Method and apparatus of providing video synchronization | |
JP2008276132A (ja) | ドットクロック発生回路、半導体装置及びドットクロック発生方法 | |
JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
US7548233B1 (en) | Method and system for image scaling output timing calculation and remapping | |
JP4446527B2 (ja) | スキャンコンバータ及びそのパラメータ設定方法 | |
JP4291618B2 (ja) | 同期制御方法および画像表示装置 | |
US12002430B2 (en) | Display device and display control method | |
CN100414603C (zh) | 监视器时钟相位的调整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 12 |