JP2001255860A - 映像データ転送装置及び映像データの転送方法 - Google Patents
映像データ転送装置及び映像データの転送方法Info
- Publication number
- JP2001255860A JP2001255860A JP2000067806A JP2000067806A JP2001255860A JP 2001255860 A JP2001255860 A JP 2001255860A JP 2000067806 A JP2000067806 A JP 2000067806A JP 2000067806 A JP2000067806 A JP 2000067806A JP 2001255860 A JP2001255860 A JP 2001255860A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video data
- output
- generated
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
- G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Image Input (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 小規模な回路構成で、汎用バス上の映像デー
タ量が重負荷状態でも、正しくオーバーレイ表示を行う
ことが可能な、映像データ転送装置を提供する。 【解決手段】 開示される映像データ転送装置は、映像
データに対する先入れ先出し転送の処理を行うととも
に、保持データがフルに近くなったときニアリフル信号
を出力するＦＩＦＯメモリ１８と、ニアリフル信号の出
力時、出力イネーブル信号を停止することによって、Ｆ
ＩＦＯメモリ１８からの出力を停止するとともに、ニア
リフル信号の消滅時、出力停止時のフレーム以後のフレ
ームにおいて、出力停止位置と同じ位置が出現したと
き、出力イネーブル信号を復旧して、ＦＩＦＯメモリ１
８から出力停止位置以降の映像データを出力させる制御
を行う転送制御部１７とを備えている。
タ量が重負荷状態でも、正しくオーバーレイ表示を行う
ことが可能な、映像データ転送装置を提供する。 【解決手段】 開示される映像データ転送装置は、映像
データに対する先入れ先出し転送の処理を行うととも
に、保持データがフルに近くなったときニアリフル信号
を出力するＦＩＦＯメモリ１８と、ニアリフル信号の出
力時、出力イネーブル信号を停止することによって、Ｆ
ＩＦＯメモリ１８からの出力を停止するとともに、ニア
リフル信号の消滅時、出力停止時のフレーム以後のフレ
ームにおいて、出力停止位置と同じ位置が出現したと
き、出力イネーブル信号を復旧して、ＦＩＦＯメモリ１
８から出力停止位置以降の映像データを出力させる制御
を行う転送制御部１７とを備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、コンピュータの
表示画面上に映像のオーバーレイ表示を行うための映像
データ転送装置及び映像データの転送方法に関する。
表示画面上に映像のオーバーレイ表示を行うための映像
データ転送装置及び映像データの転送方法に関する。
【０００２】
【従来の技術】コンピュータ装置において、その表示画
面上にすでに表示されている映像に対して、他の映像の
オーバーレイ表示を行うために、従来から、映像データ
転送装置が用いられている。図４は、第１の従来例の構
成を示すブロック図であって、表示用デバイスに対し
て、映像データの転送を行う際のコンピュータ装置の概
略構成を示し、映像データ転送装置１００と、グラフィ
ックスデバイス２００と、汎用バス３００と、バスアー
ビタ４００と、システムメモリ５００と、中央処理装置
（ＣＰＵ）６００とを含むことが示されている。
面上にすでに表示されている映像に対して、他の映像の
オーバーレイ表示を行うために、従来から、映像データ
転送装置が用いられている。図４は、第１の従来例の構
成を示すブロック図であって、表示用デバイスに対し
て、映像データの転送を行う際のコンピュータ装置の概
略構成を示し、映像データ転送装置１００と、グラフィ
ックスデバイス２００と、汎用バス３００と、バスアー
ビタ４００と、システムメモリ５００と、中央処理装置
（ＣＰＵ）６００とを含むことが示されている。
【０００３】映像データ転送装置１００は、オーバーレ
イ表示を行うべき映像データを、汎用バス３００に転送
するための処理を行う。グラフィックスデバイス２００
は、汎用バス３００を介して出力された映像データによ
って、図示されないモニタ装置の画面上において画像表
示を行うための処理を行う。汎用バス３００は、コンピ
ュータ装置内の各部間で送受するデータを伝送する。バ
スアービタ４００は、システムメモリ５００又はＣＰＵ
６００と、コンピュータ装置内の各部との間でバス接続
要求の調停を行って、汎用バス３００のデータ転送を管
理する。システムメモリ５００は、ＣＰＵ６００が管理
するプログラム及びデータを格納する。ＣＰＵ６００
は、システムメモリ５００に格納されているプログラム
を用いて、コンピュータ装置全体の動作を制御する。
イ表示を行うべき映像データを、汎用バス３００に転送
するための処理を行う。グラフィックスデバイス２００
は、汎用バス３００を介して出力された映像データによ
って、図示されないモニタ装置の画面上において画像表
示を行うための処理を行う。汎用バス３００は、コンピ
ュータ装置内の各部間で送受するデータを伝送する。バ
スアービタ４００は、システムメモリ５００又はＣＰＵ
６００と、コンピュータ装置内の各部との間でバス接続
要求の調停を行って、汎用バス３００のデータ転送を管
理する。システムメモリ５００は、ＣＰＵ６００が管理
するプログラム及びデータを格納する。ＣＰＵ６００
は、システムメモリ５００に格納されているプログラム
を用いて、コンピュータ装置全体の動作を制御する。
【０００４】この従来例では、映像データ転送装置１０
０は、メモリ入出力部（Ｉ／Ｆ）１０１と、フレームバ
ッファ１０２と、汎用バスＩ／Ｆ１０３とから概略構成
されている。また、システムメモリ５００は、映像領域
５０１を含んでいる。メモリＩ／Ｆ１０１は、入力映像
データを、所定の制御手順によってフレームバッファ１
０２に入力し、フレームバッファ１０２の映像データを
汎用バスＩ／Ｆ１０３に出力する。フレームバッファ１
０２は、メモリＩ／Ｆ１０１から入力された映像データ
を、１フレーム単位に書き込み（データライト）を行
い、書き込まれたデータによって、メモリＩ／Ｆ１０１
に対して１フレームごとに読み出し（データリード）を
行う。汎用バスＩ／Ｆ１０３は、メモリＩ／Ｆ１０２か
ら出力される映像データを、所定の制御手順によって汎
用バス３００に転送する。システムメモリ５００におい
て、映像領域５０１には、ＣＰＵ６００の制御に応じ
て、汎用バス３００との間で送受する映像データが一時
的に保持される。
０は、メモリ入出力部（Ｉ／Ｆ）１０１と、フレームバ
ッファ１０２と、汎用バスＩ／Ｆ１０３とから概略構成
されている。また、システムメモリ５００は、映像領域
５０１を含んでいる。メモリＩ／Ｆ１０１は、入力映像
データを、所定の制御手順によってフレームバッファ１
０２に入力し、フレームバッファ１０２の映像データを
汎用バスＩ／Ｆ１０３に出力する。フレームバッファ１
０２は、メモリＩ／Ｆ１０１から入力された映像データ
を、１フレーム単位に書き込み（データライト）を行
い、書き込まれたデータによって、メモリＩ／Ｆ１０１
に対して１フレームごとに読み出し（データリード）を
行う。汎用バスＩ／Ｆ１０３は、メモリＩ／Ｆ１０２か
ら出力される映像データを、所定の制御手順によって汎
用バス３００に転送する。システムメモリ５００におい
て、映像領域５０１には、ＣＰＵ６００の制御に応じ
て、汎用バス３００との間で送受する映像データが一時
的に保持される。
【０００５】図４に示された映像データ転送装置では、
コンピュータの表示画面上に、映像のオーバーレイ表示
を行う場合には、映像データ転送装置１００が、汎用バ
ス３００を介して、システムメモリ５００上の映像領域
５０１に対して映像データを転送し、さらに、この映像
データを、グラフィックデバイス２００に引き渡すこと
によって、グラフィックデバイス２００が映像データ入
力に対して所要の画像処理を施して、図示されないモニ
タ上の表示画面において、既に表示されている映像上
に、新たな映像のオーバーレイ表示を行う。この際、映
像データ転送装置１００は、汎用バス上における、他の
部分からデータの転送量の変化に基づく、映像データ転
送レートの変化に対応するため、内部にフレームバッフ
ァを２面持っていて、交互にデータライトとデータリー
ドとを行うことによって、映像データ転送のための帯域
が確保できない場合には、送出するフレームを必要なだ
け間引きするので、これによって、乱れのない映像表示
を行うことができる。
コンピュータの表示画面上に、映像のオーバーレイ表示
を行う場合には、映像データ転送装置１００が、汎用バ
ス３００を介して、システムメモリ５００上の映像領域
５０１に対して映像データを転送し、さらに、この映像
データを、グラフィックデバイス２００に引き渡すこと
によって、グラフィックデバイス２００が映像データ入
力に対して所要の画像処理を施して、図示されないモニ
タ上の表示画面において、既に表示されている映像上
に、新たな映像のオーバーレイ表示を行う。この際、映
像データ転送装置１００は、汎用バス上における、他の
部分からデータの転送量の変化に基づく、映像データ転
送レートの変化に対応するため、内部にフレームバッフ
ァを２面持っていて、交互にデータライトとデータリー
ドとを行うことによって、映像データ転送のための帯域
が確保できない場合には、送出するフレームを必要なだ
け間引きするので、これによって、乱れのない映像表示
を行うことができる。
【０００６】図５は、第２の従来例の構成を示すブロッ
ク図であって、表示用デバイスに対して、映像データの
転送を行う際のコンピュータ装置の概略構成を示し、映
像データ転送装置１００Ａと、グラフィックスデバイス
２００と、汎用バス３００と、バスアービタ４００と、
システムメモリ５００と、中央処理装置（ＣＰＵ）６０
０とを含むことが示されている。この従来例では、映像
データ転送装置１００Ａは、汎用バスＩ／Ｆ１０３と、
ＦＩＦＯ（First In First Out）メモリ１０４とから概
略構成されている。ＦＩＦＯメモリ１０４は、１フレー
ム分に満たない段数を持ち、映像データを先入れ先出し
形式で記憶する。
ク図であって、表示用デバイスに対して、映像データの
転送を行う際のコンピュータ装置の概略構成を示し、映
像データ転送装置１００Ａと、グラフィックスデバイス
２００と、汎用バス３００と、バスアービタ４００と、
システムメモリ５００と、中央処理装置（ＣＰＵ）６０
０とを含むことが示されている。この従来例では、映像
データ転送装置１００Ａは、汎用バスＩ／Ｆ１０３と、
ＦＩＦＯ（First In First Out）メモリ１０４とから概
略構成されている。ＦＩＦＯメモリ１０４は、１フレー
ム分に満たない段数を持ち、映像データを先入れ先出し
形式で記憶する。
【０００７】図５に示された従来例では、映像データ転
送装置１内に、メモリＩ／Ｆ及びフレームバッファに代
えて、１フレーム分に満たない段数のＦＩＦＯメモリ１
０４を持つことによって、汎用バス３００上で映像デー
タ転送のための帯域を確保することができない場合、Ｆ
ＩＦＯメモリ１０４においてオーバーフローが生じるこ
とを検出し、ＣＰＵ６００が汎用バスＩ／Ｆ１０３を制
御して、映像データ転送を停止させることによって、送
出するフレームを間引いて、映像データ入力レートと、
汎用バスへの映像データ出力レートとの差を吸収するよ
うにする。これによって、図４に示された従来例と同様
の動作を行うことができる。
送装置１内に、メモリＩ／Ｆ及びフレームバッファに代
えて、１フレーム分に満たない段数のＦＩＦＯメモリ１
０４を持つことによって、汎用バス３００上で映像デー
タ転送のための帯域を確保することができない場合、Ｆ
ＩＦＯメモリ１０４においてオーバーフローが生じるこ
とを検出し、ＣＰＵ６００が汎用バスＩ／Ｆ１０３を制
御して、映像データ転送を停止させることによって、送
出するフレームを間引いて、映像データ入力レートと、
汎用バスへの映像データ出力レートとの差を吸収するよ
うにする。これによって、図４に示された従来例と同様
の動作を行うことができる。
【０００８】
【発明が解決しようとする課題】しかしながら、図４に
示されたように、映像データ転送装置内にフレームバッ
ファを持つ方式では、回路規模が大きくなることを避け
られないという問題があった。これは、図４に示された
ような、フレームバッファを用いて、汎用バス上の映像
データ転送レートの変化に対応するためには、少なくと
も２フレーム分のフレームバッファを必要とするためで
ある。また、図５に示されたように、映像データ転送装
置内にフレームバッファを用いないで、ＦＩＦＯメモリ
を備える方式の場合にも、汎用バス上で映像データ転送
のための帯域が確保できない場合に、表示される映像が
乱れるのを回避するためには、回路規模が大きくなるこ
とを避けられないという問題があった。これは、汎用バ
ス上で映像データ転送のための帯域が確保されない場
合、ＦＩＦＯメモリにおいてオーバーフローが生じるの
で、映像データが失われて、映像フレーム上の各映像デ
ータの表示位置にずれが生じるため、映像が乱れるが、
これを防止するためには、オーバーフローが生じた際の
転送先データアドレスのスキップ制御等が必要になっ
て、そのための大規模な回路を新たに追加しなければな
らないためである。
示されたように、映像データ転送装置内にフレームバッ
ファを持つ方式では、回路規模が大きくなることを避け
られないという問題があった。これは、図４に示された
ような、フレームバッファを用いて、汎用バス上の映像
データ転送レートの変化に対応するためには、少なくと
も２フレーム分のフレームバッファを必要とするためで
ある。また、図５に示されたように、映像データ転送装
置内にフレームバッファを用いないで、ＦＩＦＯメモリ
を備える方式の場合にも、汎用バス上で映像データ転送
のための帯域が確保できない場合に、表示される映像が
乱れるのを回避するためには、回路規模が大きくなるこ
とを避けられないという問題があった。これは、汎用バ
ス上で映像データ転送のための帯域が確保されない場
合、ＦＩＦＯメモリにおいてオーバーフローが生じるの
で、映像データが失われて、映像フレーム上の各映像デ
ータの表示位置にずれが生じるため、映像が乱れるが、
これを防止するためには、オーバーフローが生じた際の
転送先データアドレスのスキップ制御等が必要になっ
て、そのための大規模な回路を新たに追加しなければな
らないためである。
【０００９】この発明は、上述の事情に鑑みてなされた
ものであって、汎用バス経由で映像データをグラフィッ
クスデバイスに転送することによって、コンピュータの
表示画面上に映像のオーバーレイ表示を行う際に、映像
データ転送用として新たな回路を追加する必要がないと
ともに、小規模な回路で実現することが可能な、映像デ
ータ転送装置及び映像データの転送方法を提供すること
を目的としている。
ものであって、汎用バス経由で映像データをグラフィッ
クスデバイスに転送することによって、コンピュータの
表示画面上に映像のオーバーレイ表示を行う際に、映像
データ転送用として新たな回路を追加する必要がないと
ともに、小規模な回路で実現することが可能な、映像デ
ータ転送装置及び映像データの転送方法を提供すること
を目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、映像データ転送装置に係
り、映像データに対する先入れ先出し転送の処理を行う
とともに、保持データがフルに近くなったときニアリフ
ル信号を出力するＦＩＦＯメモリ手段と、上記ニアリフ
ル信号の出力時、出力イネーブル信号を停止することに
よって、上記ＦＩＦＯメモリ手段からの出力を停止する
とともに、上記ニアリフル信号の消滅時、上記出力停止
時のフレーム以後のフレームにおいて、上記出力停止位
置と同じ位置が出現したとき、上記出力イネーブル信号
を復旧して、上記ＦＩＦＯメモリ手段から上記出力停止
位置以降の映像データを出力させる制御を行う転送制御
手段とを備えたことを特徴としている。
め、請求項１記載の発明は、映像データ転送装置に係
り、映像データに対する先入れ先出し転送の処理を行う
とともに、保持データがフルに近くなったときニアリフ
ル信号を出力するＦＩＦＯメモリ手段と、上記ニアリフ
ル信号の出力時、出力イネーブル信号を停止することに
よって、上記ＦＩＦＯメモリ手段からの出力を停止する
とともに、上記ニアリフル信号の消滅時、上記出力停止
時のフレーム以後のフレームにおいて、上記出力停止位
置と同じ位置が出現したとき、上記出力イネーブル信号
を復旧して、上記ＦＩＦＯメモリ手段から上記出力停止
位置以降の映像データを出力させる制御を行う転送制御
手段とを備えたことを特徴としている。
【００１１】また、請求項２記載の発明は、請求項１記
載の映像データ転送装置に係り、出力イネーブル信号に
応じて上記ＦＩＦＯメモリ手段からの出力データに対す
るＤＭＡ転送の処理を行うＤＭＡＩ／Ｆ手段を備え、該
ＤＭＡＩ／Ｆ手段が、バスブリッジ手段からのデータ要
求信号に応じて、上記ＦＩＦＯメモリ手段の出力データ
を上記バスブリッジ手段に転送するものであることを特
徴としている。
載の映像データ転送装置に係り、出力イネーブル信号に
応じて上記ＦＩＦＯメモリ手段からの出力データに対す
るＤＭＡ転送の処理を行うＤＭＡＩ／Ｆ手段を備え、該
ＤＭＡＩ／Ｆ手段が、バスブリッジ手段からのデータ要
求信号に応じて、上記ＦＩＦＯメモリ手段の出力データ
を上記バスブリッジ手段に転送するものであることを特
徴としている。
【００１２】また、請求項３記載の発明は、請求項１記
載の映像データ転送装置に係り、水平同期信号の発生ご
とにピクセルクロックを計数する第１のカウンタ手段
と、オフセットラッチ信号発生時、上記第１のカウンタ
手段の計数値を映像の水平位置として記憶する水平位置
記憶手段と、上記第１のカウンタ手段の計数値と、上記
水平位置記憶手段の記憶値とが一致したとき第１の一致
信号を発生する第１の比較手段と、垂直同期信号の発生
ごとに上記水平同期信号を計数する第２のカウンタ手段
と、オフセットラッチ信号発生時、上記第２のカウンタ
手段の計数値を映像の垂直位置として記憶する垂直位置
記憶手段と、上記第２のカウンタ手段の計数値と、上記
垂直位置記憶手段の記憶値とが一致したとき第２の一致
信号を発生する第２の比較手段とを備え、上記転送制御
手段が、上記ニアリフル信号の発生時、上記オフセット
ラッチ信号を発生するとともに、上記第１の一致信号と
第２の一致信号とが発生したとき、上記出力イネーブル
信号の出力を再開するものであることを特徴としてい
る。
載の映像データ転送装置に係り、水平同期信号の発生ご
とにピクセルクロックを計数する第１のカウンタ手段
と、オフセットラッチ信号発生時、上記第１のカウンタ
手段の計数値を映像の水平位置として記憶する水平位置
記憶手段と、上記第１のカウンタ手段の計数値と、上記
水平位置記憶手段の記憶値とが一致したとき第１の一致
信号を発生する第１の比較手段と、垂直同期信号の発生
ごとに上記水平同期信号を計数する第２のカウンタ手段
と、オフセットラッチ信号発生時、上記第２のカウンタ
手段の計数値を映像の垂直位置として記憶する垂直位置
記憶手段と、上記第２のカウンタ手段の計数値と、上記
垂直位置記憶手段の記憶値とが一致したとき第２の一致
信号を発生する第２の比較手段とを備え、上記転送制御
手段が、上記ニアリフル信号の発生時、上記オフセット
ラッチ信号を発生するとともに、上記第１の一致信号と
第２の一致信号とが発生したとき、上記出力イネーブル
信号の出力を再開するものであることを特徴としてい
る。
【００１３】また、請求項４記載の発明は、請求項３記
載の映像データ転送装置に係り、上記ピクセルクロック
を分周して分周クロックを生成する分周手段を備え、上
記第１のカウンタ手段が、水平同期信号の発生ごとに上
記分周クロックを計数し、上記水平位置記憶手段が、上
記オフセットラッチ信号発生時、上記第１のカウンタ手
段の計数値を映像の水平位置として記憶し、上記第１の
比較手段が、上記第１のカウンタ手段の計数値と、上記
水平位置記憶手段の記憶値との一致によって上記第１の
一致信号を発生するものであることを特徴としている。
載の映像データ転送装置に係り、上記ピクセルクロック
を分周して分周クロックを生成する分周手段を備え、上
記第１のカウンタ手段が、水平同期信号の発生ごとに上
記分周クロックを計数し、上記水平位置記憶手段が、上
記オフセットラッチ信号発生時、上記第１のカウンタ手
段の計数値を映像の水平位置として記憶し、上記第１の
比較手段が、上記第１のカウンタ手段の計数値と、上記
水平位置記憶手段の記憶値との一致によって上記第１の
一致信号を発生するものであることを特徴としている。
【００１４】また、請求項５記載の発明は、映像データ
の転送方法に係り、ＦＩＦＯメモリにおいて、映像デー
タに対する先入れ先出し転送の処理を行うとともに、保
持データがフルに近くなったときニアリフル信号を出力
し、転送制御部において、上記ニアリフル信号の出力
時、出力イネーブル信号を停止することによって、上記
ＦＩＦＯメモリからの出力を停止するとともに、上記ニ
アリフル信号の消滅時、上記出力停止時のフレーム以後
のフレームにおいて、上記出力停止位置と同じ位置が出
現したとき、上記出力イネーブル信号を復旧して、上記
ＦＩＦＯメモリにおける上記出力停止位置以降の映像デ
ータを出力させるように制御することを特徴としてい
る。
の転送方法に係り、ＦＩＦＯメモリにおいて、映像デー
タに対する先入れ先出し転送の処理を行うとともに、保
持データがフルに近くなったときニアリフル信号を出力
し、転送制御部において、上記ニアリフル信号の出力
時、出力イネーブル信号を停止することによって、上記
ＦＩＦＯメモリからの出力を停止するとともに、上記ニ
アリフル信号の消滅時、上記出力停止時のフレーム以後
のフレームにおいて、上記出力停止位置と同じ位置が出
現したとき、上記出力イネーブル信号を復旧して、上記
ＦＩＦＯメモリにおける上記出力停止位置以降の映像デ
ータを出力させるように制御することを特徴としてい
る。
【００１５】また、請求項６記載の発明は、請求項５記
載の映像データの転送方法に係り、出力イネーブル信号
に応じて上記ＦＩＦＯメモリからの出力データに対する
ＤＭＡ転送の処理を行うとともに、上記バスブリッジか
らのデータ要求信号に応じて、上記ＦＩＦＯメモリの出
力データを上記バスブリッジに転送することを特徴とし
ている。
載の映像データの転送方法に係り、出力イネーブル信号
に応じて上記ＦＩＦＯメモリからの出力データに対する
ＤＭＡ転送の処理を行うとともに、上記バスブリッジか
らのデータ要求信号に応じて、上記ＦＩＦＯメモリの出
力データを上記バスブリッジに転送することを特徴とし
ている。
【００１６】また、請求項７記載の発明は、請求項５記
載の映像データの転送方法に係り、上記ニアリフル信号
の発生時、オフセットラッチ信号を発生し、水平同期信
号の発生ごとにピクセルクロックを計数して、上記オフ
セットラッチ信号発生時、上記ピクセルクロックの計数
値を映像の水平位置として記憶し、上記ピクセルクロッ
クの計数値と、上記水平位置の記憶値とが一致したとき
第１の一致信号を発生するとともに、垂直同期信号の発
生ごとに上記水平同期信号を計数して、上記オフセット
ラッチ信号発生時、上記ライン数の計数値を映像の垂直
位置として記憶し、上記ライン数の計数値と、上記垂直
位置の記憶値とが一致したとき第２の一致信号を発生す
ることによって、上記転送制御部において、上記第１の
一致信号と第２の一致信号との発生に応じて、上記出力
イネーブル信号の出力を再開する制御を行うことを特徴
としている。
載の映像データの転送方法に係り、上記ニアリフル信号
の発生時、オフセットラッチ信号を発生し、水平同期信
号の発生ごとにピクセルクロックを計数して、上記オフ
セットラッチ信号発生時、上記ピクセルクロックの計数
値を映像の水平位置として記憶し、上記ピクセルクロッ
クの計数値と、上記水平位置の記憶値とが一致したとき
第１の一致信号を発生するとともに、垂直同期信号の発
生ごとに上記水平同期信号を計数して、上記オフセット
ラッチ信号発生時、上記ライン数の計数値を映像の垂直
位置として記憶し、上記ライン数の計数値と、上記垂直
位置の記憶値とが一致したとき第２の一致信号を発生す
ることによって、上記転送制御部において、上記第１の
一致信号と第２の一致信号との発生に応じて、上記出力
イネーブル信号の出力を再開する制御を行うことを特徴
としている。
【００１７】また、請求項８記載の発明は、請求項７記
載の映像データの転送方法に係り、上記ピクセルクロッ
クを分周して、該分周クロックによって、水平同期信号
の発生ごとに上記分周クロックを計数し、上記オフセッ
トラッチ信号発生時、上記分周クロックの計数値を映像
の水平位置として記憶し、上記分周クロックの計数値
と、上記水平位置の記憶値との一致によって上記第１の
一致信号を発生することを特徴としている。
載の映像データの転送方法に係り、上記ピクセルクロッ
クを分周して、該分周クロックによって、水平同期信号
の発生ごとに上記分周クロックを計数し、上記オフセッ
トラッチ信号発生時、上記分周クロックの計数値を映像
の水平位置として記憶し、上記分周クロックの計数値
と、上記水平位置の記憶値との一致によって上記第１の
一致信号を発生することを特徴としている。
【００１８】
【作用】この発明の構成では、ＦＩＦＯメモリ手段を備
えて、映像データに対する先入れ先出し転送の処理を行
うとともに、保持データがフルに近くなったときニアリ
フル信号を出力し、転送制御手段を備えて、上記ニアリ
フル信号の出力時、出力イネーブル信号を停止すること
によって、上記ＦＩＦＯメモリ手段からの出力を停止す
るとともに、上記ニアリフル信号の消滅時、上記出力停
止時のフレーム以後のフレームにおいて、上記出力停止
位置と同じ位置が出現したとき、上記出力イネーブル信
号を復旧して、上記ＦＩＦＯメモリ手段における上記出
力停止位置以降の映像データを出力させる制御を行うよ
うにしている。従って、映像データを転送する汎用バス
上のデータ量が重負荷状態になった場合には、その時点
で映像データの転送を一旦停止し、次フレーム以後のフ
レームで、同一位置から映像データの転送を再開するの
で、ＦＩＦＯメモリ手段のオーバーフローによるデータ
の欠落に基づく、映像フレーム上の映像データのオフセ
ットのずれを防止して、映像の乱れが生じないようにす
ることができるとともに、映像データ転送のための新た
な機能を汎用バスブリッジに追加する必要がないので、
回路規模が大きくなることを回避できる。
えて、映像データに対する先入れ先出し転送の処理を行
うとともに、保持データがフルに近くなったときニアリ
フル信号を出力し、転送制御手段を備えて、上記ニアリ
フル信号の出力時、出力イネーブル信号を停止すること
によって、上記ＦＩＦＯメモリ手段からの出力を停止す
るとともに、上記ニアリフル信号の消滅時、上記出力停
止時のフレーム以後のフレームにおいて、上記出力停止
位置と同じ位置が出現したとき、上記出力イネーブル信
号を復旧して、上記ＦＩＦＯメモリ手段における上記出
力停止位置以降の映像データを出力させる制御を行うよ
うにしている。従って、映像データを転送する汎用バス
上のデータ量が重負荷状態になった場合には、その時点
で映像データの転送を一旦停止し、次フレーム以後のフ
レームで、同一位置から映像データの転送を再開するの
で、ＦＩＦＯメモリ手段のオーバーフローによるデータ
の欠落に基づく、映像フレーム上の映像データのオフセ
ットのずれを防止して、映像の乱れが生じないようにす
ることができるとともに、映像データ転送のための新た
な機能を汎用バスブリッジに追加する必要がないので、
回路規模が大きくなることを回避できる。
【００１９】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例の構成を示すブロック
図、図２は、ニアリフル信号発生時の映像データの転送
停止と転送再開とを説明する図である。図１において
は、表示用デバイスに対して、映像データの転送を行う
際のコンピュータ装置の概略構成を示し、映像データ転
送装置１と、汎用バスブリッジ２と、汎用バス３と、バ
スアービタ４と、システムメモリ５と、ＣＰＵ６と、グ
ラフィックスデバイス７とを含むことが示されている。
映像データ転送装置１は、オーバーレイ表示を行うべき
入力映像データを、汎用バスブリッジ２に転送するため
の処理を行う。汎用バスブリッジ２は、映像データ転送
装置１から出力された映像データを、汎用バスとの間の
所定のアスセス手順に従って汎用バス３に接続する。汎
用バス３は、コンピュータ装置内の各部間を接続して、
各部間で送受するデータを双方向に伝送するものであっ
て、汎用的なものである。バスアービタ４は、システム
メモリ５又はＣＰＵ６と、コンピュータ装置内の各部と
の間で、バス接続要求の調停を行って、汎用バス３のデ
ータ転送を管理する。システムメモリ５は、ＣＰＵ６が
管理するプログラム及びデータを格納する。ＣＰＵ６
は、図示されないメモリに格納されているプログラムを
用いて、コンピュータ装置全体の動作を制御する。グラ
フィックスデバイス７は、汎用バス３を介して入力され
た映像データによって、図示されないモニタ装置の画面
上において画像表示を行うための処理を行う。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例の構成を示すブロック
図、図２は、ニアリフル信号発生時の映像データの転送
停止と転送再開とを説明する図である。図１において
は、表示用デバイスに対して、映像データの転送を行う
際のコンピュータ装置の概略構成を示し、映像データ転
送装置１と、汎用バスブリッジ２と、汎用バス３と、バ
スアービタ４と、システムメモリ５と、ＣＰＵ６と、グ
ラフィックスデバイス７とを含むことが示されている。
映像データ転送装置１は、オーバーレイ表示を行うべき
入力映像データを、汎用バスブリッジ２に転送するため
の処理を行う。汎用バスブリッジ２は、映像データ転送
装置１から出力された映像データを、汎用バスとの間の
所定のアスセス手順に従って汎用バス３に接続する。汎
用バス３は、コンピュータ装置内の各部間を接続して、
各部間で送受するデータを双方向に伝送するものであっ
て、汎用的なものである。バスアービタ４は、システム
メモリ５又はＣＰＵ６と、コンピュータ装置内の各部と
の間で、バス接続要求の調停を行って、汎用バス３のデ
ータ転送を管理する。システムメモリ５は、ＣＰＵ６が
管理するプログラム及びデータを格納する。ＣＰＵ６
は、図示されないメモリに格納されているプログラムを
用いて、コンピュータ装置全体の動作を制御する。グラ
フィックスデバイス７は、汎用バス３を介して入力され
た映像データによって、図示されないモニタ装置の画面
上において画像表示を行うための処理を行う。
【００２０】この例の映像データ転送装置１は、図１に
示すように、第１のカウンタ１１と、水平位置記憶部１
２と、第１の比較器１３と、第２のカウンタ１４と、垂
直位置記憶部１５と、第２の比較器１６と、転送制御部
１７と、ＦＩＦＯメモリ１８と、ＤＭＡ（Direct Memor
y Access）Ｉ／Ｆ１９とから概略構成されている。第１
のカウンタ１１は、映像信号のピクセルクロックを、水
平同期信号からカウント開始することによって、水平方
向の１ラインにおける転送済み映像データ数を計数す
る。水平位置記憶部１２は、転送制御部１７からのオフ
セットラッチ信号に応じて、第１のカウンタ１１の計数
値を一時的に記憶する。第１の比較器１３は、第１のカ
ウンタ１１の計数値と、水平位置記憶部１２に記憶され
ている値とを比較して、一致したとき、その状態を示す
一致信号を出力する。第２のカウンタ１４は、水平同期
信号を、垂直同期信号からカウント開始することによっ
て、１フレームの映像における転送済み水平ライン数を
計数する。垂直位置記憶部１５は、転送制御部１７から
のオフセットラッチ信号に応じて、第２のカウンタ１４
の計数値を一時的に記憶する。第２の比較器１６は、第
２のカウンタ１４の計数値と、垂直位置記憶部１５に記
憶されている値とを比較して、一致したとき、その状態
を示す一致信号を出力する。
示すように、第１のカウンタ１１と、水平位置記憶部１
２と、第１の比較器１３と、第２のカウンタ１４と、垂
直位置記憶部１５と、第２の比較器１６と、転送制御部
１７と、ＦＩＦＯメモリ１８と、ＤＭＡ（Direct Memor
y Access）Ｉ／Ｆ１９とから概略構成されている。第１
のカウンタ１１は、映像信号のピクセルクロックを、水
平同期信号からカウント開始することによって、水平方
向の１ラインにおける転送済み映像データ数を計数す
る。水平位置記憶部１２は、転送制御部１７からのオフ
セットラッチ信号に応じて、第１のカウンタ１１の計数
値を一時的に記憶する。第１の比較器１３は、第１のカ
ウンタ１１の計数値と、水平位置記憶部１２に記憶され
ている値とを比較して、一致したとき、その状態を示す
一致信号を出力する。第２のカウンタ１４は、水平同期
信号を、垂直同期信号からカウント開始することによっ
て、１フレームの映像における転送済み水平ライン数を
計数する。垂直位置記憶部１５は、転送制御部１７から
のオフセットラッチ信号に応じて、第２のカウンタ１４
の計数値を一時的に記憶する。第２の比較器１６は、第
２のカウンタ１４の計数値と、垂直位置記憶部１５に記
憶されている値とを比較して、一致したとき、その状態
を示す一致信号を出力する。
【００２１】転送制御部１７は、ＦＩＦＯメモリ１８か
らニアリフル信号を受けていないときは、ピクセルクロ
ックに同期して、ＤＭＡＩ／Ｆ１９に対して出力イネー
ブル信号を出力するが、ＦＩＦＯメモリ１８からニアリ
フル信号を受けたとき、水平位置記憶部１２に対して、
１ラインの映像データにおける、開始位置からのピクセ
ル数に対応するオフセット値をラッチするためのオフセ
ットラッチ信号を出力し、垂直位置記憶部１５に対し
て、１フレームの映像データにおける、開始位置からの
ライン数に対応するオフセット値をラッチするためのオ
フセットラッチ信号を出力するとともに、ＤＭＡＩ／Ｆ
１９に対する出力イネーブル信号を停止する。ＦＩＦＯ
メモリ１８は、格納するデータ量が少ないときは、出力
イネーブル信号に応じて、入力される映像データを順
次、ＤＭＡＩ／Ｆ１９に出力することによって、映像デ
ータ入力のタイミングと、汎用バスブリッジ２へのデー
タ出力のタイミングとの時間的差分を吸収するが、格納
するデータ量がフルの状態に近い場合には、ニアリフル
信号を発生して、転送制御部１７ヘ出力するとともに、
転送制御部１７からの出力イネーブル信号の停止に応じ
て、ＤＭＡＩ／Ｆ１９へのデータの出力を停止する。Ｆ
ＩＦＯメモリ１８の段数は、映像のブランキング時間を
含めた映像データの入力レートと、汎用バスブリッジ２
におけるアクセスごとの処理量によって定まる最大デー
タ転送能力とによって決定される。ＤＭＡＩ／Ｆ１９
は、転送制御部１７からの出力イネーブル信号を受けて
いるとき、ＦＩＦＯメモリ１８から出力される映像デー
タを、データ要求信号に応じて、ＣＰＵ６の関与を要せ
ずに、直接、ダイレクトメモリアクセスによって、汎用
バスブリッジ２へ出力する。
らニアリフル信号を受けていないときは、ピクセルクロ
ックに同期して、ＤＭＡＩ／Ｆ１９に対して出力イネー
ブル信号を出力するが、ＦＩＦＯメモリ１８からニアリ
フル信号を受けたとき、水平位置記憶部１２に対して、
１ラインの映像データにおける、開始位置からのピクセ
ル数に対応するオフセット値をラッチするためのオフセ
ットラッチ信号を出力し、垂直位置記憶部１５に対し
て、１フレームの映像データにおける、開始位置からの
ライン数に対応するオフセット値をラッチするためのオ
フセットラッチ信号を出力するとともに、ＤＭＡＩ／Ｆ
１９に対する出力イネーブル信号を停止する。ＦＩＦＯ
メモリ１８は、格納するデータ量が少ないときは、出力
イネーブル信号に応じて、入力される映像データを順
次、ＤＭＡＩ／Ｆ１９に出力することによって、映像デ
ータ入力のタイミングと、汎用バスブリッジ２へのデー
タ出力のタイミングとの時間的差分を吸収するが、格納
するデータ量がフルの状態に近い場合には、ニアリフル
信号を発生して、転送制御部１７ヘ出力するとともに、
転送制御部１７からの出力イネーブル信号の停止に応じ
て、ＤＭＡＩ／Ｆ１９へのデータの出力を停止する。Ｆ
ＩＦＯメモリ１８の段数は、映像のブランキング時間を
含めた映像データの入力レートと、汎用バスブリッジ２
におけるアクセスごとの処理量によって定まる最大デー
タ転送能力とによって決定される。ＤＭＡＩ／Ｆ１９
は、転送制御部１７からの出力イネーブル信号を受けて
いるとき、ＦＩＦＯメモリ１８から出力される映像デー
タを、データ要求信号に応じて、ＣＰＵ６の関与を要せ
ずに、直接、ダイレクトメモリアクセスによって、汎用
バスブリッジ２へ出力する。
【００２２】次に、図１，図２を参照して、この例のこ
の例の映像データ転送装置の動作を説明する。通常、コ
ンピュータ装置の内部では、複数のデバイスが、同一の
汎用バスに接続されていて、汎用バスを介して相互にデ
ータの送受を行うが、それぞれのデバイスの動作に応じ
て、汎用バス上のデータ転送量は常に変動している。コ
ンピュータ装置の表示画面上に映像のオーバーレイ表示
を行う場合には、コンピュータ装置内部の汎用バスを経
由して、ＣＰＵ又はグラフィックスデバイスの管理する
メモリ領域に、映像データを転送する。この例の映像デ
ータ転送装置１では、汎用バス３を経由して映像データ
を転送する手段として、ＣＰＵ６を介さずに、システム
メモリ５に直接、映像データを転送するＤＭＡ転送を利
用できるように予め設計されている、汎用のバスブリッ
ジ２を用いる。
の例の映像データ転送装置の動作を説明する。通常、コ
ンピュータ装置の内部では、複数のデバイスが、同一の
汎用バスに接続されていて、汎用バスを介して相互にデ
ータの送受を行うが、それぞれのデバイスの動作に応じ
て、汎用バス上のデータ転送量は常に変動している。コ
ンピュータ装置の表示画面上に映像のオーバーレイ表示
を行う場合には、コンピュータ装置内部の汎用バスを経
由して、ＣＰＵ又はグラフィックスデバイスの管理する
メモリ領域に、映像データを転送する。この例の映像デ
ータ転送装置１では、汎用バス３を経由して映像データ
を転送する手段として、ＣＰＵ６を介さずに、システム
メモリ５に直接、映像データを転送するＤＭＡ転送を利
用できるように予め設計されている、汎用のバスブリッ
ジ２を用いる。
【００２３】一般的に、映像データは、水平同期信号期
間及び垂直同期信号期間を除いて、一定のレートで転送
される。そのため、汎用バス上では、水平同期信号期間
及び垂直同期信号期間を加味しても、映像データを転送
できるだけの帯域が、常に確保されていることが必要で
ある。しかしながら、実際には、コンピュータ内で同一
の汎用バスに接続されている他のデバイスが動作してい
る場合に、映像データを転送できるだけの帯域が確保さ
れていない状態が発生することがある。汎用バス３上の
データ転送量に余裕があり、汎用バスブリッジ２による
データ転送に対する転送レートが十分に確保されている
場合には、映像データ転送装置１に入力される映像デー
タは、転送制御部１８からの出力イネーブル信号に応じ
てＦＩＦＯ１８から出力され、ＦＩＦＯ１８によって入
力と出力とのタイミングをとりながら、ＤＭＡＩ／Ｆ１
９と汎用バスブリッジ２との間で映像データの転送が行
われ、さらに、汎用バスブリッジ２によって、ＣＰＵ６
が映像データ転送開始時に確保している、システムメモ
リ５上の映像領域５１に映像データが転送される。この
とき、第１のカウンタ１１及び第２のカウンタ１４は、
それぞれ水平方向の１ラインにおける転送済み映像デー
タ数と、１フレームの映像における転送済み水平ライン
数との計数を行っている。
間及び垂直同期信号期間を除いて、一定のレートで転送
される。そのため、汎用バス上では、水平同期信号期間
及び垂直同期信号期間を加味しても、映像データを転送
できるだけの帯域が、常に確保されていることが必要で
ある。しかしながら、実際には、コンピュータ内で同一
の汎用バスに接続されている他のデバイスが動作してい
る場合に、映像データを転送できるだけの帯域が確保さ
れていない状態が発生することがある。汎用バス３上の
データ転送量に余裕があり、汎用バスブリッジ２による
データ転送に対する転送レートが十分に確保されている
場合には、映像データ転送装置１に入力される映像デー
タは、転送制御部１８からの出力イネーブル信号に応じ
てＦＩＦＯ１８から出力され、ＦＩＦＯ１８によって入
力と出力とのタイミングをとりながら、ＤＭＡＩ／Ｆ１
９と汎用バスブリッジ２との間で映像データの転送が行
われ、さらに、汎用バスブリッジ２によって、ＣＰＵ６
が映像データ転送開始時に確保している、システムメモ
リ５上の映像領域５１に映像データが転送される。この
とき、第１のカウンタ１１及び第２のカウンタ１４は、
それぞれ水平方向の１ラインにおける転送済み映像デー
タ数と、１フレームの映像における転送済み水平ライン
数との計数を行っている。
【００２４】汎用バス３上のデータ転送量が重負荷状態
となって、汎用バスブリッジ２による映像データ転送の
ための帯域が十分に確保されない場合には、映像データ
転送装置１に入力される映像データはＦＩＦＯメモリ１
８に蓄積されて、ＦＩＦＯメモリ１８内はオーバーフロ
ーに近い状態になるので、ＦＩＦＯメモリ１８からニア
リフル信号が出力される。転送制御部１７は、ＦＩＦＯ
メモリ１８からニアリフル信号を受信すると、オフセッ
トラッチ信号を発生するので、ＦＩＦＯメモリ１８がオ
ーバーフローに近い状態になった時点での、映像データ
の１ラインの開始位置からのオフセット値を示す、第１
のカウンタ１１の計数値を水平位置記憶部１２に記憶
し、映像データの１フレームの開始位置からのオフセッ
ト値を示す、第２のカウンタ１４の計数値を垂直位置記
憶部１５に記憶する。また、転送制御部１７は、ＦＩＦ
Ｏメモリ１８からニアリフル信号を受けると、出力イネ
ーブル信号を停止することによって、ＤＭＡＩ／Ｆ１９
に対して、汎用バスブリッジ２との間の映像データの転
送を停止するように制御する。
となって、汎用バスブリッジ２による映像データ転送の
ための帯域が十分に確保されない場合には、映像データ
転送装置１に入力される映像データはＦＩＦＯメモリ１
８に蓄積されて、ＦＩＦＯメモリ１８内はオーバーフロ
ーに近い状態になるので、ＦＩＦＯメモリ１８からニア
リフル信号が出力される。転送制御部１７は、ＦＩＦＯ
メモリ１８からニアリフル信号を受信すると、オフセッ
トラッチ信号を発生するので、ＦＩＦＯメモリ１８がオ
ーバーフローに近い状態になった時点での、映像データ
の１ラインの開始位置からのオフセット値を示す、第１
のカウンタ１１の計数値を水平位置記憶部１２に記憶
し、映像データの１フレームの開始位置からのオフセッ
ト値を示す、第２のカウンタ１４の計数値を垂直位置記
憶部１５に記憶する。また、転送制御部１７は、ＦＩＦ
Ｏメモリ１８からニアリフル信号を受けると、出力イネ
ーブル信号を停止することによって、ＤＭＡＩ／Ｆ１９
に対して、汎用バスブリッジ２との間の映像データの転
送を停止するように制御する。
【００２５】図２（ａ），（ｂ）における全体の区画
は、それぞれ１フレーム分の映像データを示し、小さい
区画は、１ピクセルの映像データを示している。映像デ
ータ転送装置１は、図２（ａ）においてＡで示すよう
に、１フレーム分の映像データの転送中に、ＦＩＦＯメ
モリ１８においてオーバーフローに近い状態であること
を示すニアリフル信号を受信すると、出力イネーブル信
号を停止して、Ｂで示す位置以降のピクセルから映像デ
ータの転送を停止する。転送制御部１７は、映像データ
の転送停止状態では、第１の比較器及び第２の比較器１
６からの一致信号を監視することによって、映像データ
の転送停止となった映像フレームの後の映像フレーム
で、図２（ｂ）においてＣで位置において、前回、映像
データの転送を停止した位置と同じ位置で、再び一致信
号が発生したことを検出し、かつ、ＦＩＦＯ１８からニ
アリフル信号が発生せず、従って、ＦＩＦＯ１８の状態
が、オーバーフローに近い状態でない場合に、出力イネ
ーブル信号を発生して、Ｃで示す位置以降のピクセルか
ら映像データの転送を再開して、Ｄで示すように、映像
データの転送を行うように、ＤＭＡＩ／Ｆ１９を制御す
る。
は、それぞれ１フレーム分の映像データを示し、小さい
区画は、１ピクセルの映像データを示している。映像デ
ータ転送装置１は、図２（ａ）においてＡで示すよう
に、１フレーム分の映像データの転送中に、ＦＩＦＯメ
モリ１８においてオーバーフローに近い状態であること
を示すニアリフル信号を受信すると、出力イネーブル信
号を停止して、Ｂで示す位置以降のピクセルから映像デ
ータの転送を停止する。転送制御部１７は、映像データ
の転送停止状態では、第１の比較器及び第２の比較器１
６からの一致信号を監視することによって、映像データ
の転送停止となった映像フレームの後の映像フレーム
で、図２（ｂ）においてＣで位置において、前回、映像
データの転送を停止した位置と同じ位置で、再び一致信
号が発生したことを検出し、かつ、ＦＩＦＯ１８からニ
アリフル信号が発生せず、従って、ＦＩＦＯ１８の状態
が、オーバーフローに近い状態でない場合に、出力イネ
ーブル信号を発生して、Ｃで示す位置以降のピクセルか
ら映像データの転送を再開して、Ｄで示すように、映像
データの転送を行うように、ＤＭＡＩ／Ｆ１９を制御す
る。
【００２６】このように、この例の映像データ転送装置
によれば、汎用バスを経由して映像データの転送を行っ
ている際に、汎用バス上の転送データ量が重負荷状態に
なった場合には、その時点での映像データのオフセット
値を記憶するとともに、映像データの転送を一旦停止
し、次フレーム以降のフレームにおける、同じオフセッ
ト値の映像データからデータの転送を再開するようにし
たので、映像データ転送装置内のＦＩＦＯメモリにおい
て、１フレーム分に満たないオーバーフローが生じるこ
とがなく、データの欠落による、映像フレーム上の映像
データのオフセットのずれを防止することができ、従っ
て、映像の乱れのないオーバーレイ表示を行うことがで
きる。また、この例の映像データ転送装置によれば、汎
用バスブリッジの機能をそのまま使用して映像データの
転送を行うことができ、汎用バスブリッジに、映像デー
タ転送のために、新たな機能を追加しなくてもよいの
で、例えば、市販の汎用バスブリッジを利用できるとと
もに、汎用バスに接続するために、大規模なハードウェ
アを新たに設ける必要がない。
によれば、汎用バスを経由して映像データの転送を行っ
ている際に、汎用バス上の転送データ量が重負荷状態に
なった場合には、その時点での映像データのオフセット
値を記憶するとともに、映像データの転送を一旦停止
し、次フレーム以降のフレームにおける、同じオフセッ
ト値の映像データからデータの転送を再開するようにし
たので、映像データ転送装置内のＦＩＦＯメモリにおい
て、１フレーム分に満たないオーバーフローが生じるこ
とがなく、データの欠落による、映像フレーム上の映像
データのオフセットのずれを防止することができ、従っ
て、映像の乱れのないオーバーレイ表示を行うことがで
きる。また、この例の映像データ転送装置によれば、汎
用バスブリッジの機能をそのまま使用して映像データの
転送を行うことができ、汎用バスブリッジに、映像デー
タ転送のために、新たな機能を追加しなくてもよいの
で、例えば、市販の汎用バスブリッジを利用できるとと
もに、汎用バスに接続するために、大規模なハードウェ
アを新たに設ける必要がない。
【００２７】◇第２実施例 図３は、この発明の第２実施例の構成を示すブロック図
である。この例において、表示用デバイスに対して、映
像データの転送を行うためのコンピュータ装置の構成
は、図１に示された第１実施例の場合と同様なので、こ
れについての、詳細な説明は省略する。
である。この例において、表示用デバイスに対して、映
像データの転送を行うためのコンピュータ装置の構成
は、図１に示された第１実施例の場合と同様なので、こ
れについての、詳細な説明は省略する。
【００２８】この例の映像データ転送装置１Ａは、図３
に示すように、第１のカウンタ１１Ａと、水平位置記憶
部１２Ａと、第１の比較器１３Ａと、第２のカウンタ１
４と、垂直位置記憶部１５と、第２の比較器１６と、転
送制御部１７Ａと、ＦＩＦＯメモリ１８と、ＤＭＡＩ／
Ｆ１９と、分周器２０とから概略構成されている。第１
のカウンタ１１Ａは、分周器２０からの分周クロック
を、水平同期信号から、カウント開始することによっ
て、水平方向の１ラインにおける転送済み映像データ数
を、分周器２０の分周比に対応する複数ビットごとに計
数する。水平位置記憶部１２Ａは、転送制御部１７Ａか
らのオフセットラッチ信号に応じて、第１のカウンタ１
１Ａの計数値を一時的に記憶する。第１の比較器１３Ａ
は、第１のカウンタ１１Ａの計数値と、水平位置記憶部
１２Ａに記憶されている値とを比較して、一致したと
き、その状態を示す一致信号を出力する。第２のカウン
タ１４は、水平同期信号を垂直同期信号からカウント開
始することによって、１フレームの映像における転送済
み水平ライン数を計数する。垂直位置記憶部１５は、転
送制御部１７からのオフセットラッチ信号に応じて、第
２のカウンタ１４の計数値を一時的に記憶する。第２の
比較器１６は、第２のカウンタ１４の計数値と、垂直位
置記憶部１５に記憶されている値とを比較して、一致し
たとき、その状態を示す一致信号を出力する。
に示すように、第１のカウンタ１１Ａと、水平位置記憶
部１２Ａと、第１の比較器１３Ａと、第２のカウンタ１
４と、垂直位置記憶部１５と、第２の比較器１６と、転
送制御部１７Ａと、ＦＩＦＯメモリ１８と、ＤＭＡＩ／
Ｆ１９と、分周器２０とから概略構成されている。第１
のカウンタ１１Ａは、分周器２０からの分周クロック
を、水平同期信号から、カウント開始することによっ
て、水平方向の１ラインにおける転送済み映像データ数
を、分周器２０の分周比に対応する複数ビットごとに計
数する。水平位置記憶部１２Ａは、転送制御部１７Ａか
らのオフセットラッチ信号に応じて、第１のカウンタ１
１Ａの計数値を一時的に記憶する。第１の比較器１３Ａ
は、第１のカウンタ１１Ａの計数値と、水平位置記憶部
１２Ａに記憶されている値とを比較して、一致したと
き、その状態を示す一致信号を出力する。第２のカウン
タ１４は、水平同期信号を垂直同期信号からカウント開
始することによって、１フレームの映像における転送済
み水平ライン数を計数する。垂直位置記憶部１５は、転
送制御部１７からのオフセットラッチ信号に応じて、第
２のカウンタ１４の計数値を一時的に記憶する。第２の
比較器１６は、第２のカウンタ１４の計数値と、垂直位
置記憶部１５に記憶されている値とを比較して、一致し
たとき、その状態を示す一致信号を出力する。
【００２９】転送制御部１７Ａは、ＦＩＦＯメモリ１８
からニアリフル信号を受けていないときは、分周器２０
からの分周クロックに同期して、ＤＭＡＩ／Ｆ１７に対
して出力イネーブル信号を出力するが、ＦＩＦＯメモリ
１８からニアリフル信号を受けたとき、水平位置記憶部
１２Ａに対して、１ラインの映像データにおける開始位
置からの、分周器２０における分周比に対応するビット
数ごとのピクセルブロック数に対応するオフセット値を
ラッチするための、オフセットラッチ信号を出力し、垂
直位置記憶部１５に対して、１フレームの映像データに
おける開始位置からのライン数に対応するオフセット値
をラッチするための、オフセットラッチ信号を出力する
とともに、ＤＭＡＩ／Ｆ１９に対する出力イネーブル信
号を停止する。ＦＩＦＯメモリ１８は、格納するデータ
量が少ないときは、出力イネーブル信号に応じて、入力
される映像データを順次、ＤＭＡＩ／Ｆ１９に出力する
ことによって、映像データ入力のタイミングと、汎用バ
スブリッジ２へのデータ出力のタイミングとの時間的差
分を吸収するが、格納するデータ量がフルの状態に近い
場合には、ニアリフル信号を発生して転送制御部１７Ａ
ヘ出力するとともに、転送制御部１７Ａからの出力イネ
ーブル信号の停止に応じて、ＤＭＡＩ／Ｆ１９へのデー
タの出力を停止する。ＤＭＡＩ／Ｆ１９は、転送制御部
１７Ａからの出力イネーブル信号を受けているとき、Ｆ
ＩＦＯメモリ１８から出力される映像データを、データ
要求信号に応じて、タイレクトメモリアクセスによっ
て、汎用バスブリッジ２へ出力する。分周器２０は、ピ
クセルクロックを所定分周比で分周して、分周クロック
を出力する。
からニアリフル信号を受けていないときは、分周器２０
からの分周クロックに同期して、ＤＭＡＩ／Ｆ１７に対
して出力イネーブル信号を出力するが、ＦＩＦＯメモリ
１８からニアリフル信号を受けたとき、水平位置記憶部
１２Ａに対して、１ラインの映像データにおける開始位
置からの、分周器２０における分周比に対応するビット
数ごとのピクセルブロック数に対応するオフセット値を
ラッチするための、オフセットラッチ信号を出力し、垂
直位置記憶部１５に対して、１フレームの映像データに
おける開始位置からのライン数に対応するオフセット値
をラッチするための、オフセットラッチ信号を出力する
とともに、ＤＭＡＩ／Ｆ１９に対する出力イネーブル信
号を停止する。ＦＩＦＯメモリ１８は、格納するデータ
量が少ないときは、出力イネーブル信号に応じて、入力
される映像データを順次、ＤＭＡＩ／Ｆ１９に出力する
ことによって、映像データ入力のタイミングと、汎用バ
スブリッジ２へのデータ出力のタイミングとの時間的差
分を吸収するが、格納するデータ量がフルの状態に近い
場合には、ニアリフル信号を発生して転送制御部１７Ａ
ヘ出力するとともに、転送制御部１７Ａからの出力イネ
ーブル信号の停止に応じて、ＤＭＡＩ／Ｆ１９へのデー
タの出力を停止する。ＤＭＡＩ／Ｆ１９は、転送制御部
１７Ａからの出力イネーブル信号を受けているとき、Ｆ
ＩＦＯメモリ１８から出力される映像データを、データ
要求信号に応じて、タイレクトメモリアクセスによっ
て、汎用バスブリッジ２へ出力する。分周器２０は、ピ
クセルクロックを所定分周比で分周して、分周クロック
を出力する。
【００３０】次に、図３を参照して、この例の映像デー
タ転送装置の動作を説明する。この例においては、ピク
セルクロック入力と、第１のカウンタ１１Ａとの間に、
分周器２０を設けて、ピクセルクロックを所定の分周比
で分周する。第１のカウンタ１１Ａは、この分周された
ピクセルクロックを用いて、水平方向に対する映像デー
タ数を計数し、水平位置記憶部１２Ａは、この第１のカ
ウンタ１１Ａの計数結果を記憶する。第１の比較器１３
Ａは、第１のカウンタ１１Ａの計数結果と、水平位置記
憶部１２Ａの記憶結果との比較を行って、一致信号を発
生する。転送制御部１７Ａは、この一致信号によって、
出力イネーブル信号を停止して、ＤＭＡＩ／Ｆ１９に対
するデータ転送停止の制御を行う。
タ転送装置の動作を説明する。この例においては、ピク
セルクロック入力と、第１のカウンタ１１Ａとの間に、
分周器２０を設けて、ピクセルクロックを所定の分周比
で分周する。第１のカウンタ１１Ａは、この分周された
ピクセルクロックを用いて、水平方向に対する映像デー
タ数を計数し、水平位置記憶部１２Ａは、この第１のカ
ウンタ１１Ａの計数結果を記憶する。第１の比較器１３
Ａは、第１のカウンタ１１Ａの計数結果と、水平位置記
憶部１２Ａの記憶結果との比較を行って、一致信号を発
生する。転送制御部１７Ａは、この一致信号によって、
出力イネーブル信号を停止して、ＤＭＡＩ／Ｆ１９に対
するデータ転送停止の制御を行う。
【００３１】本発明の映像データ転送装置では、映像デ
ータ転送の停止制御を、ＦＩＦＯメモリ１８のオーバー
フローに近い状態を監視して発生したニアリフル信号に
よって行っているが、ＦＩＦＯメモリ１８からニアリフ
ル信号が発生した直後でも、実際には、ＦＩＦＯメモリ
１８に対して、数バイトの映像データを書き込むことが
可能である。このため、第１の実施例の場合の、第１の
カウンタ１１の計数による、ＤＭＡＩ／Ｆ１９に対する
映像データ転送停止の制御は、数ビット分、精度を落と
すことが可能である。この例においては、ピクセルクロ
ックを所定分周比で分周したクロックを用いて、映像デ
ータ転送停止の制御を行うので、第１のカウンタ１１Ａ
と、水平位置記憶部１２Ａと、第１の比較部１３Ａのビ
ット数を小さくすることができ、従って、第１実施例の
場合の効果に加えて、第１実施例の場合と比べて、回路
規模を縮小することができるという利点がある。
ータ転送の停止制御を、ＦＩＦＯメモリ１８のオーバー
フローに近い状態を監視して発生したニアリフル信号に
よって行っているが、ＦＩＦＯメモリ１８からニアリフ
ル信号が発生した直後でも、実際には、ＦＩＦＯメモリ
１８に対して、数バイトの映像データを書き込むことが
可能である。このため、第１の実施例の場合の、第１の
カウンタ１１の計数による、ＤＭＡＩ／Ｆ１９に対する
映像データ転送停止の制御は、数ビット分、精度を落と
すことが可能である。この例においては、ピクセルクロ
ックを所定分周比で分周したクロックを用いて、映像デ
ータ転送停止の制御を行うので、第１のカウンタ１１Ａ
と、水平位置記憶部１２Ａと、第１の比較部１３Ａのビ
ット数を小さくすることができ、従って、第１実施例の
場合の効果に加えて、第１実施例の場合と比べて、回路
規模を縮小することができるという利点がある。
【００３２】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、映像デー
タはモノクロ映像でもよく、又はＲＧＢ信号からなるカ
ラー映像でもよい。また、固定画像に限らず、動画像で
もよい。さらに平面画像に限らず、３Ｄ画像でもよい。
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、映像デー
タはモノクロ映像でもよく、又はＲＧＢ信号からなるカ
ラー映像でもよい。また、固定画像に限らず、動画像で
もよい。さらに平面画像に限らず、３Ｄ画像でもよい。
【００３３】
【発明の効果】以上説明したように、この発明によれ
ば、 映像データの転送を行う汎用バス上の転送データ
量が重負荷状態になった場合に映像データの転送を一旦
停止し、次フレーム以降のフレームにおける、同じオフ
セット値の映像データからデータの転送を再開するよう
にしたので、映像データ転送装置内のＦＩＦＯメモリに
おけるデータのオーバーフローに基づくデータの欠落に
よる、映像フレーム上の映像データのオフセットのずれ
を防止することができ、従って、映像の乱れのないオー
バーレイ表示を行うことができる。さらに、この発明に
よれば、汎用バスブリッジに、映像データ転送のため
に、新たな機能を追加しなくてもよいので、汎用バスに
接続するために、大規模なハードウェアを新たに設ける
必要がない。また、ピクセルクロックを所定分周比で分
周したクロックを用いて、映像データ転送停止の制御を
行うようにした場合には、転送停止時の映像データの水
平ライン方向のオフセット値の記憶と、以後のフレーム
における同一オフセット値の出現の検出のために必要な
回路のビット数を小さくすることができ、従って、回路
規模を縮小することが可能になる。
ば、 映像データの転送を行う汎用バス上の転送データ
量が重負荷状態になった場合に映像データの転送を一旦
停止し、次フレーム以降のフレームにおける、同じオフ
セット値の映像データからデータの転送を再開するよう
にしたので、映像データ転送装置内のＦＩＦＯメモリに
おけるデータのオーバーフローに基づくデータの欠落に
よる、映像フレーム上の映像データのオフセットのずれ
を防止することができ、従って、映像の乱れのないオー
バーレイ表示を行うことができる。さらに、この発明に
よれば、汎用バスブリッジに、映像データ転送のため
に、新たな機能を追加しなくてもよいので、汎用バスに
接続するために、大規模なハードウェアを新たに設ける
必要がない。また、ピクセルクロックを所定分周比で分
周したクロックを用いて、映像データ転送停止の制御を
行うようにした場合には、転送停止時の映像データの水
平ライン方向のオフセット値の記憶と、以後のフレーム
における同一オフセット値の出現の検出のために必要な
回路のビット数を小さくすることができ、従って、回路
規模を縮小することが可能になる。
【図面の簡単な説明】
【図１】この発明の第１実施例の構成を示すブロック図
である。
である。
【図２】ニアリフル信号発生時の映像データの転送停止
と転送再開とを説明する図である。
と転送再開とを説明する図である。
【図３】この発明の第２実施例の構成を示すブロック図
である。
である。
【図４】第１の従来例の構成を示すブロック図である。
【図５】第２の従来例の構成を示すブロック図である。
１，１Ａ 映像データ転送装置 ２ 汎用バスブリッジ ３ 汎用バス ４ バスアービタ ５ システムメモリ ６ ＣＰＵ １１，１１Ａ 第１のカウンタ １２，１２Ａ 水平位置記憶部 １３，１３Ａ 第１の比較器 １４ 第２のカウンタ １５ 垂直位置記憶部 １６ 第２の比較器 １７，１７Ａ 転送制御部（転送制御手段） １８ ＦＩＦＯメモリ（ＦＩＦＯメモリ手
段） １９ ＤＭＡＩ／Ｆ ２０ 分周器
段） １９ ＤＭＡＩ／Ｆ ２０ 分周器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 13/28 ３１０ Ｇ０６Ｆ 13/38 ３１０Ｄ ５Ｃ０８２ 13/38 ３１０ 13/42 ３５０Ａ 13/42 ３５０ Ｇ０６Ｔ 1/60 ４５０Ｅ Ｇ０６Ｔ 1/60 ４５０ Ｇ０９Ｇ 5/00 ５５５Ｔ Ｆターム(参考） 5B047 AB04 EA07 EA09 EB03 EB17 5B061 BA03 DD09 DD11 DD18 RR05 5B069 BA01 BB10 BB20 LA02 LA14 5B077 BB05 DD00 DD07 DD11 GG16 GG32 5B079 DD03 5C082 AA01 CB01 EA06 EA12 MM04
Claims (8)
- 【請求項１】 映像データに対する先入れ先出し転送の
処理を行うとともに、保持データがフルに近くなったと
きニアリフル信号を出力するＦＩＦＯメモリ手段と、 前記ニアリフル信号の出力時、出力イネーブル信号を停
止することによって、前記ＦＩＦＯメモリ手段からの出
力を停止するとともに、前記ニアリフル信号の消滅時、
前記出力停止時のフレーム以後のフレームにおいて、前
記出力停止位置と同じ位置が出現したとき、前記出力イ
ネーブル信号を復旧して、前記ＦＩＦＯメモリ手段から
前記出力停止位置以降の映像データを出力させる制御を
行う転送制御手段とを備えたことを特徴とする映像デー
タ転送装置。 - 【請求項２】 出力イネーブル信号に応じて前記ＦＩＦ
Ｏメモリ手段からの出力データに対するＤＭＡ転送の処
理を行うＤＭＡＩ／Ｆ手段を備え、 該ＤＭＡＩ／Ｆ手段が、バスブリッジ手段からのデータ
要求信号に応じて、前記ＦＩＦＯメモリ手段の出力デー
タを前記バスブリッジ手段に転送するものであることを
特徴とする請求項１記載の映像データ転送装置。 - 【請求項３】 水平同期信号の発生ごとにピクセルクロ
ックを計数する第１のカウンタ手段と、 オフセットラッチ信号発生時、前記第１のカウンタ手段
の計数値を映像の水平位置として記憶する水平位置記憶
手段と、 前記第１のカウンタ手段の計数値と、前記水平位置記憶
手段の記憶値とが一致したとき第１の一致信号を発生す
る第１の比較手段と、 垂直同期信号の発生ごとに前記水平同期信号を計数する
第２のカウンタ手段と、 オフセットラッチ信号発生時、前記第２のカウンタ手段
の計数値を映像の垂直位置として記憶する垂直位置記憶
手段と、 前記第２のカウンタ手段の計数値と、前記垂直位置記憶
手段の記憶値とが一致したとき第２の一致信号を発生す
る第２の比較手段とを備え、 前記転送制御手段が、前記ニアリフル信号の発生時、前
記オフセットラッチ信号を発生するとともに、前記第１
の一致信号と第２の一致信号とが発生したとき、前記出
力イネーブル信号の出力を再開するものであることを特
徴とする請求項１記載の映像データ転送装置。 - 【請求項４】 前記ピクセルクロックを分周して分周ク
ロックを生成する分周手段を備え、 前記第１のカウンタ手段が、水平同期信号の発生ごとに
前記分周クロックを計数し、前記水平位置記憶手段が、
前記オフセットラッチ信号発生時、前記第１のカウンタ
手段の計数値を映像の水平位置として記憶し、前記第１
の比較手段が、前記第１のカウンタ手段の計数値と、前
記水平位置記憶手段の記憶値との一致によって前記第１
の一致信号を発生するものであることを特徴とする請求
項３記載の映像データ転送装置。 - 【請求項５】 ＦＩＦＯメモリにおいて、映像データに
対する先入れ先出し転送の処理を行うとともに、保持デ
ータがフルに近くなったときニアリフル信号を出力し、
転送制御部において、前記ニアリフル信号の出力時、出
力イネーブル信号を停止することによって、前記ＦＩＦ
Ｏメモリからの出力を停止するとともに、前記ニアリフ
ル信号の消滅時、前記出力停止時のフレーム以後のフレ
ームにおいて、前記出力停止位置と同じ位置が出現した
とき、前記出力イネーブル信号を復旧して、前記ＦＩＦ
Ｏメモリにおける前記出力停止位置以降の映像データを
出力させるように制御することを特徴とする映像データ
の転送方法。 - 【請求項６】 出力イネーブル信号に応じて前記ＦＩＦ
Ｏメモリからの出力データに対するＤＭＡ転送の処理を
行うとともに、前記バスブリッジからのデータ要求信号
に応じて、前記ＦＩＦＯメモリの出力データを前記バス
ブリッジに転送することを特徴とする請求項５記載の映
像データの転送方法。 - 【請求項７】 前記ニアリフル信号の発生時、オフセッ
トラッチ信号を発生し、水平同期信号の発生ごとにピク
セルクロックを計数して、前記オフセットラッチ信号発
生時、前記ピクセルクロックの計数値を映像の水平位置
として記憶し、前記ピクセルクロックの計数値と、前記
水平位置の記憶値とが一致したとき第１の一致信号を発
生するとともに、垂直同期信号の発生ごとに前記水平同
期信号を計数して、前記オフセットラッチ信号発生時、
前記ライン数の計数値を映像の垂直位置として記憶し、
前記ライン数の計数値と、前記垂直位置の記憶値とが一
致したとき第２の一致信号を発生することによって、前
記転送制御部において、前記第１の一致信号と第２の一
致信号との発生に応じて、前記出力イネーブル信号の出
力を再開する制御を行うことを特徴とする請求項５記載
の映像データの転送方法。 - 【請求項８】 前記ピクセルクロックを分周して、該分
周クロックによって、水平同期信号の発生ごとに前記分
周クロックを計数し、前記オフセットラッチ信号発生
時、前記分周クロックの計数値を映像の水平位置として
記憶し、前記分周クロックの計数値と、前記水平位置の
記憶値との一致によって前記第１の一致信号を発生する
ことを特徴とする請求項７記載の映像データの転送方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067806A JP2001255860A (ja) | 2000-03-10 | 2000-03-10 | 映像データ転送装置及び映像データの転送方法 |
| US09/799,555 US20010020951A1 (en) | 2000-03-10 | 2001-03-07 | Apparatus and method for transferring video data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067806A JP2001255860A (ja) | 2000-03-10 | 2000-03-10 | 映像データ転送装置及び映像データの転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001255860A true JP2001255860A (ja) | 2001-09-21 |
Family
ID=18586943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000067806A Pending JP2001255860A (ja) | 2000-03-10 | 2000-03-10 | 映像データ転送装置及び映像データの転送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010020951A1 (ja) |
| JP (1) | JP2001255860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008413A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Semiconductor Ltd | 処理装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7338443B1 (en) * | 2002-04-29 | 2008-03-04 | Tucker Peter L | Secure patient data recorder for recording monitored vital sign data |
| KR100631780B1 (ko) | 2004-08-28 | 2006-10-11 | 삼성전자주식회사 | 오버레이 유닛 간의 통신 방법 및 이를 이용한 장치 |
| US7995143B2 (en) * | 2006-02-10 | 2011-08-09 | Qualcomm Incorporated | Wireless video link synchronization |
| US8223179B2 (en) * | 2007-07-27 | 2012-07-17 | Omnivision Technologies, Inc. | Display device and driving method based on the number of pixel rows in the display |
| KR101452972B1 (ko) * | 2008-02-13 | 2014-10-22 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러, 이를 구비한 표시 장치 및 이의신호처리방법 |
| US8228349B2 (en) * | 2008-06-06 | 2012-07-24 | Omnivision Technologies, Inc. | Data dependent drive scheme and display |
| US9024964B2 (en) * | 2008-06-06 | 2015-05-05 | Omnivision Technologies, Inc. | System and method for dithering video data |
| US8228350B2 (en) * | 2008-06-06 | 2012-07-24 | Omnivision Technologies, Inc. | Data dependent drive scheme and display |
| US10276125B2 (en) * | 2016-09-30 | 2019-04-30 | Arm Limited | Method of and apparatus for controlling overrun when writing data from a display controller to memory |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876663A (en) * | 1987-04-23 | 1989-10-24 | Mccord Donald G | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display |
| DE69521741T2 (de) * | 1994-05-03 | 2002-05-23 | Sun Microsystems Inc | Direktzugriffspeicher und System für Rasterpuffer |
| US5673416A (en) * | 1995-06-07 | 1997-09-30 | Seiko Epson Corporation | Memory request and control unit including a mechanism for issuing and removing requests for memory access |
| US6308237B1 (en) * | 1998-10-19 | 2001-10-23 | Advanced Micro Devices, Inc. | Method and system for improved data transmission in accelerated graphics port systems |
-
2000
- 2000-03-10 JP JP2000067806A patent/JP2001255860A/ja active Pending
-
2001
- 2001-03-07 US US09/799,555 patent/US20010020951A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008413A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Semiconductor Ltd | 処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010020951A1 (en) | 2001-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102117594B (zh) | 用于对齐帧数据的技术 | |
| JP2000076186A (ja) | 内部ル―プ同期部 | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| US10412320B1 (en) | Method and system for switching display from first video source to second video source | |
| JP2001255860A (ja) | 映像データ転送装置及び映像データの転送方法 | |
| JPH0814983B2 (ja) | 適合ｆｉｆｏメモリ・コントローラ | |
| JPS63279293A (ja) | 画像表示装置 | |
| US6948022B2 (en) | Digital image transfer controller | |
| US6717989B1 (en) | Video decoding apparatus and method for a shared display memory system | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| WO2002031769A1 (fr) | Procede et systeme de traitement de donnees, programme informatique, et support enregistre | |
| JPH09116827A (ja) | 縮小映像信号処理回路 | |
| US20060262107A1 (en) | System for operating display devices for image data via predetermined data bus configurations | |
| US6020900A (en) | Video capture method | |
| JP2002366082A (ja) | 表示装置および情報処理装置 | |
| US20040027356A1 (en) | Liquid crystal display control device | |
| US20100283789A1 (en) | Display apparatus having a plurality of controllers and video data processing method thereof | |
| CN116033205B (zh) | 可支持高刷新率视频源实时切换的显示控制方法及系统 | |
| JPH1153528A (ja) | デジタル画像処理装置及び方法 | |
| KR100606843B1 (ko) | Ｌｃｄ 인터페이스 장치 및 방법 | |
| JP4387488B2 (ja) | オーバフロー保護回路及びこれを用いた画像伝送装置 | |
| JP2001350461A (ja) | 画像処理方法及び装置 | |
| CN114153416A (zh) | 一种显示控制的方法及相关装置 | |
| JP3217551B2 (ja) | 静止画格納送出装置 | |
| JP3939078B2 (ja) | データ書き込み制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |