JPH09233436A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 表示画像のアスペクト比が標準ＴＶ信号のそ
れと等しいディスプレイを有し、標準ＴＶ信号の走査線
の数をＮ倍にして表示する画像表示装置において、ＶＴ
Ｒ等から再生されるジッタを含んだＴＶ信号でも画質の
劣化なく表示可能とする。 【解決手段】 Ｎ倍速手段（１０５）を有し該Ｎ倍速手
段において倍速変換動作兼ねて、書き込み、読み出し手
段（１１６，１２３，１２５，１１４）により、標準Ｔ
Ｖ信号を書き込み、読み出すことによりジッタを除去す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機，
モニタ、投射管等の画像表示装置に関するものである。

【０００２】

【従来の技術】画像表示装置として、例えば、近年のテ
レビジョン受像機においては、大画面化，高画質化によ
る迫力や臨場感などが求められている。一方、映像情報
としても迫力や臨場感を増すために、画面の上下に映像
情報がない（即ち、上下ブランクを持つ）横長の映画サ
イズのワイド画面情報が多く作られるようになってきて
いる。

【０００３】このような状況の中で、最近では、走査線
数を現行のＮＴＳＣ方式の約２倍にし、周波数帯域を広
帯域化して、高解像度化を図ると共に、表示される画像
のアスペクト比を現行の４：３よりも横長の、例えば、
１６：９にしたテレビジョン方式が提案され、この提案
を基に横長のディスプレイを有するテレビジョン受像機
が実用化されている。

【０００４】また、このような、表示される画像のアス
ペクト比が１６：９の横長のディスプレイを有するテレ
ビジョン受像機としては、アスペクト比が４：３の現行
のテレビジョン信号（以下、標準テレビジョン信号と言
う。）より得られる画像をも表示できる機能を備えたテ
レビジョン受像機も提案されている。

【０００５】しかしながら、このような機能を備えたテ
レビジョン受像機においては、現行のテレビジョン放送
を受信し、図７（ａ）に示すようなアスペクト比が４：
３の標準テレビジョン信号より得られる画像を、アスペ
クト比が１６：９の横長のディスプレイの画面全体に表
示すると、図７（ｂ）に示すように、画像が歪むという
問題があった。即ち、この場合、標準テレビジョン信号
より得られる画像のアスペクト比は４：３＝１２：９で
あるから、この画像の縦をあわせてアスペクト比１６：
９の横長のディスプレイに表示すると、表示される画像
は横方向に１６／１２＝４／３倍に引き伸ばされる。

【０００６】そこで、従来においては、偏向電流を制御
して、ディスプレイの画面の一部分のみを電子ビームで
走査するようにし、その部分にアスペクト比４：３の画
像を表示することによって、図７（ｃ）に示すように歪
のない画像を得るようにしていた。なお、このような従
来技術としては、例えば、特開昭６１−２０６３８１号
公報などが挙げられる。

【０００７】ところで、また、最近では、表示される画
像のアスペクト比が４：３の通常のディスプレイを有す
るテレビジョン受像機においても、標準テレビジョン信
号の走査線数を現行のＮＴＳＣ方式の約２倍にして、高
解像度化を図ったものがある。

【０００８】

【発明が解決しようとする課題】上記した様に、従来に
おいては、アスペクト比４：３の標準テレビジョン信号
より得られる画像をも表示できる機能を備えた、アスペ
クト比１６：９の横長のディスプレイを有するテレビジ
ョン受像機があり、そのテレビジョン受像機にてアスペ
クト比４：３の標準テレビジョン信号より得られる画像
を表示する場合、偏向電流を制御し、ディスプレイの画
面の一部分のみを電子ビームで走査するようにして、そ
の部分に画像を表示することにより、歪のない画像を得
るようにしていた。

【０００９】また、アスペクト比４：３の通常のディス
プレイを有するテレビジョン受像機においても、標準テ
レビジョン信号の走査線数を現行ＮＴＳＣ方式の約２倍
にして、高解像度化を図ったものがあった。

【００１０】前者のテレビジョン受像機においては、デ
ィスプレイの画面の一部分のみを電子ビームで走査する
ようにしているため、アスペクト比４：３の標準テレビ
ジョン信号より得られる画像ばかりを表示していると、
ディスプレイの画面の蛍光体においてその走査される部
分のみが走査されない部分に比べ早く劣化してしまうと
いう問題があった。また、偏向電流を制御するための回
路の構成が複雑になっていまうという問題もあった。

【００１１】一方、後者のテレビジョン受像機において
は、現行のテレビジョン放送を受信して、画像を表示す
る場合には問題はないが、ビデオテープレコーダ等から
再生された信号のような時間軸変動（ジッタ）を含んだ
テレビジョン信号を入力して、画像を表示する場合に
は、時間軸変動除去能力が低いために、画質が劣化して
しまうという問題があった。しかも、その問題を解決す
るために、新たに時間軸補正回路を設けたりした場合に
は、回路規模が大きくなってしまうという問題があっ
た。

【００１２】本発明は、上記した従来技術の問題点のう
ち、後者の問題点を解決するためになされたものであ
り、従って、本発明の目的は、表示される画像のアスペ
クト比が標準テレビジョン信号のアスペクト比と等しい
ディスプレイ（例えば、アスペクト比４：３の通常のデ
ィスプレイ）を有し、標準テレビジョン信号の走査線の
数をＮ(Ｎは２以上の整数)倍にして表示する画像表示装
置として、ビデオテープレコーダ等から再生された信号
のような時間軸変動を含んだテレビジョン信号を入力し
て画像を表示する場合でも、画質の劣化なく画像を表示
することができ、しかも、回路規模が増大することのな
い画像表示装置を提供することにある。

【００１３】

【課題を解決するための手段】上記した目的達成のた
め、本発明では、表示される画像のアスペクト比が標準
テレビジョン信号のアスペクト比と等しいディスプレイ
を有する画像表示装置において、

【００１４】第１の発振手段と、該第１の発振手段の発
振出力を基にして前記ディスプレイを駆動するための水
平駆動パルスを発生する水平駆動パルス発生手段と、入
力される前記標準テレビジョン信号に同期して発振する
第２の発振手段と、入力される前記標準テレビジョン信
号を取込み、該標準テレビジョン信号の走査線の数をＮ
（但しＮは２又は２を超える整数）倍にして出力するＮ
倍速手段と、

【００１５】前記Ｎ倍速手段において倍速変換に際して
用いられる記憶部に対し、入力される前記標準テレビジ
ョン信号を、倍速変換動作を兼ねて、前記第２の発振手
段からの発振出力に同期して書き込み、書き込まれた該
標準テレビジョン信号を前記第１の発振手段からの発振
出力に同期して、該記憶部より倍速変換動作を兼ねて読
み出すことにより、入力時に有していた時間軸変動を除
去されたＮ倍速の標準テレビジョン信号として前記記憶
部より出力させる書き込み、読み出し手段と、

【００１６】前記記憶部より出力された、時間軸変動を
除去されたＮ倍速標準テレビジョン信号を前記水平駆動
パルス発生手段からの水平駆動パルスに同期して前記デ
ィスプレイに入力して表示させる手段と、を具備するこ
ととした。

【００１７】

【作用】前記Ｎ倍速手段は、その内部に記憶部を有して
おり、入力される前記標準テレビジョン信号より得られ
る信号を前記第２の発振手段からの発振出力に同期して
前記記憶部に書き込む。そして、書き込まれた該信号を
前記第１の発振手段からの発振出力に同期して前記記憶
部より読み出すことにより、前記標準テレビジョン信号
の走査線の数をＮ倍にして出力する。

【００１８】こうして、前記Ｎ倍速手段における記憶部
から前記信号を読み出す際には、前記第１の発振手段か
らの非常に安定な発振出力に同期して読み出しているの
で、前記Ｎ倍速手段においては、倍速変換を行うと共
に、信号の時間軸補正をも行うことができる。

【００１９】従って、ビデオテープレコーダ等から再生
された時間軸変動を含んだ信号を、前記標準テレビジョ
ン信号として入力した場合でも、その時間軸変動を充分
除去して、時間軸変動のない倍速変換された信号を前記
ディスプレイに表示することができ、しかも、回路規模
が増大するということもない。

【００２０】

【実施例】以下、本発明の実施例を説明するわけである
が、その前に説明の都合上、本発明の実施例の理解に役
立つ回路例を説明する。図３は本発明の実施例の理解に
役立つ画像表示装置の一例を示すブロック図である。

【００２１】図３において、１０１はアスペクト比が
４：３である標準テレビジョン信号、１０２はアナログ
／ディジタル（以下、Ａ／Ｄと言う。）変換器、１０３
は動き適応型輝度信号／色信号（以下、Ｙ／Ｃと言
う。）分離回路、１０４は動き適応型走査線補間回路、
１０５は倍速変換回路である。

【００２２】この倍速変換回路１０５は、ラインメモリ
１０５ａ，１０５ｂと切換回路１０５ｃとにより構成さ
れ、動き適応型走査線補間回路１０４からの信号を入力
し、周波数を２倍にして出力する。また、１０６は標準
テレビジョン信号１０１から水平同期信号（以下、この
信号の周波数、即ち、水平周波数をｆ_H とする。）を分
離する同期分離回路、１０７はクロック発生回路、であ
る。

【００２３】このクロック発生回路１０７は、位相比較
器１０７ａ，ローパスフィルタ１０７ｂ，電圧制御発振
回路１０７ｃ，カウンタ１０７ｄから成る位相同期ルー
プ（以下、ＰＬＬと言う。）回路で構成され、同期分離
回路１０６からの水平同期信号に同期したクロックを発
生する。

【００２４】また、１０８は水晶発振回路、１０９は水
晶発振回路１０８からの発振出力を分周し、２ｆ_H の周
波数を持つ水平駆動パルスを発生する水平駆動パルス発
生回路、１１０は水晶発振回路１０８からの発振出力と
水平駆動パルス発生回路１０９からの水平駆動パルスと
を入力し、発振出力から水平駆動パルスに同期した各種
信号を作成するタイミング発生回路、１１１はゲート回
路、１１２はゲート回路１１１を制御する制御信号、で
ある。

【００２５】１１３は後述する圧縮回路１１７における
読み出しのタイミングを与えるクロック、１１４は後述
する圧縮回路１１７における読み出しの開始位置を示す
読み出しリセット信号（ＲＲ）、１１５は後述するゲー
ト回路１１９を制御するための制御信号、１１６は後述
する圧縮回路１１７における書き込みの開始位置を示す
書き込みリセット信号(ＷＲ)を作成するデコーダ、１１
７は信号を記憶するためのバッファメモリを有し、倍速
変換回路１０５からの信号を時間方向に圧縮する圧縮回
路、である。

【００２６】１１８はクロック発生回路１０７の出力の
一つである８ｆ_SC（ｆ_SCは色副搬送波周波数）の周波数
を持つクロック、１１９はゲート回路、１２０はディジ
タル／アナログ（以下、Ｄ／Ａと言う。）変換器、１２
１は表示される画像のアスペクト比が１６：９の横長の
ディスプレイ、である。

【００２７】以上が、本回路例の構成であり、次に、本
回路例の動作について説明する。図４は図３における要
部信号波形を示す波形図である。

【００２８】入力されたアスペクト比が４：３である標
準テレビジョン信号１０１は、同期分離回路１０６によ
り図４（ａ）に示すような水平同期信号が分離され、そ
の水平同期信号はクロック発生回路１０７へ入力され
る。

【００２９】入力された水平同期信号は、位相比較器１
０７ａにおいて、その水平同期信号の周波数ｆ_H と同じ
周波数を持つカウンタ１０７ｄからのクロックと位相比
較される。そして、その比較結果はローパスフィルタ１
０７ｂを介して電圧制御発振回路１０７ｃに入力され、
その発振周波数を制御し、電圧制御発振回路１０７ｃよ
り、図４（ｅ）に示すように、水平同期信号に同期し
た、水平同期信号の周波数ｆ_H の１８２０倍に当たる８
ｆ_SCの周波数を持つクロック１１８を発生させる。

【００３０】この８ｆ_SCの周波数を持つクロック１１８
は、書き込みクロックとして圧縮回路１１７に入力され
ると共に、カウンタ１０７ｄに入力される。カウンタ１
０７ｄに入力されたクロック１１８は、カウンタ１０７
ｄにて９１０分周され、２ｆ_H の周波数を持つクロック
として倍速変換回路１０５の切換回路１０５ｃに入力さ
れると共に、１８２０分周され、ｆ_H の周波数を持つク
ロックとしてデコーダ１１６及び前述した位相比較器１
０７ａに入力される。

【００３１】デコーダ１１６において、入力されたｆ_H
の周波数を持つクロックはデコードされ、図４（ｄ）に
示す様な垂直周期の書き込みリセット信号（ＷＲ）とし
て圧縮回路１１７へ送られる。

【００３２】また、標準テレビジョン信号１０１は、Ａ
／Ｄ変換器１０２により図４（ｂ）に示す様にディジタ
ル信号に変換され、動き適応型Ｙ／Ｃ分離回路１０３を
介して動き適応型走査線補間回路１０４に入力される。
なお、図４（ｂ）において、括弧内の数字はディジタル
信号内のデータの数であり、以下、同様である。

【００３３】動き適応型走査線補間回路１０４では、入
力された信号から実信号と補間信号とがそれぞれ作成さ
れる。作成された実信号と補間信号は、それぞれ、倍速
変換回路１０５に入力され、周波数を２倍に変換され
て、図４（ｃ）に示すように、１／２水平周期毎に交互
に出力される。こうして、倍速変換回路１０５より高画
質化された信号が出力される。なお、図４（ｃ）におい
て、Ｒは実信号、Ｉは補間信号であり、以下、同様であ
る。

【００３４】倍速変換回路１０５より出力された図４
（ｆ）に示す信号は、バッファメモリを有する圧縮回路
１１７に入力される。圧縮回路１１７では、先に入力さ
れたデコーダ１１６からの書き込みリセット信号（Ｗ
Ｒ）によってバッファメモリのリセットが行われ、その
行われた時点から、クロック発生回路１０７からの８ｆ
_SCの周波数を持つ書き込みクロック１１８に同期させ
て、入力された倍速変換回路１０５からの信号のバッフ
ァメモリへの書き込みが行われる。

【００３５】また、水晶発振回路１０８より出力される
発振出力は、図４（ｉ）に示すように、(３２／３) ｆ
_SCの周波数を持ち、水平駆動パルス発生回路１０９，タ
イミング発生回路１１０，ゲート回路１１１にそれぞれ
入力される。

【００３６】水平駆動パルス発生回路１０９では、入力
された発振出力を分周して、図４（ｎ）に示すような水
平駆動パルスを発生して、タイミング発生回路１１０と
ディスプレイ１２１にそれぞれ出力する。

【００３７】タイミング発生回路１１０では、入力され
た水晶発振回路１０８からの発振出力と水平駆動パルス
とを基に図４（ｇ）に示すような垂直周期の読み出しリ
セット信号（ＲＲ）１１４を作成し、圧縮回路１１７に
出力する。

【００３８】ここで、圧縮回路１１７におけるバッファ
メモリの読み出し時のリセットは、図４（ｇ）に示す読
み出しリセット信号（ＲＲ）１１４によって、図４
（ｄ）に示す書き込みリセット信号（ＷＲ）と同じ垂直
周期で行われるが、１／２水平周期分、位相をずらして
行われる。これは、バッファメモリに対する信号の書き
込みと読み出しとが互いに競合するのを防ぐためであ
る。

【００３９】また、タイミング発生回路１１０では、入
力された水晶発振回路１０８からの発振出力から、２ｆ
_H の周波数を持つ水平駆動パルスに同期した図４（ｈ）
に示すような制御信号１１２を作成し、ゲート回路１１
１に入力する。この制御信号１１２は、圧縮回路１１７
におけるバッファメモリの読み出し期間を指定する信号
である。

【００４０】ゲート回路１１１では、入力された水晶発
振回路１０８からの発振出力と制御信号１１２との論理
積をとり、図４（ｊ）に示すような読み出しクロック１
１３を得て、圧縮回路１１７に入力する。

【００４１】従って、圧縮回路１１７において、この読
み出しクロック１１３に従って、バッファメモリより信
号（データ）を読み出すと、図４（ｋ）に示す様に信号
が分かれて読み出される。なお、図４（ｋ）において、
Ａは映像期間部分、Ｂは黒レベル期間部分であり、残り
は非読み出し期間である。

【００４２】一方、タイミング発生回路１１０では、入
力された水晶発振回路１０８からの発振出力から、水平
駆動パルスに同期した、上記非読み出し期間と同じタイ
ミングを持つ図４（ｌ）に示すような制御信号１１５を
作成し、ゲート回路１１９に入力する。

【００４３】ゲート回路１１９は、圧縮回路１１７より
出力された信号を入力し、制御信号１１５に基づいて、
図４（ｍ）に示すように、非読み出し期間のみに、枠信
号、即ち、別の所定のレベルを持つ信号（斜線部分）を
付加して、出力する。

【００４４】ゲート回路１１９より出力された信号は、
その後、Ｄ／Ａ変換器１２０において、アナログ信号に
変換され、ディスプレイ１２１に入力される。そして、
ディスプレイ１２１では、Ｄ／Ａ変換器１２０から入力
された信号を、先に入力された水平駆動パルスに基づい
て表示する。

【００４５】以上説明したように、本回路例において
は、圧縮回路１１７におけるバッファメモリへの信号の
書き込みには、８ｆ_SCの周波数を持つ書き込みクロック
１１８を用い、バッファメモリからの信号の読み出しに
は、(３２／３)ｆ_SCの周波数を持つ読み出しクロック１
１３を用いており、バッファメモリにおける読み出し周
波数（３２／３)ｆ_SCは書き込み周波数８ｆ_SCの４／３
倍であるので、圧縮回路１１７により信号は時間方向に
３／４倍に圧縮される。

【００４６】従って、この圧縮された信号をディスプレ
イ１２１に表示する場合は、ディスプレイ１２１により
４／３倍に引き伸ばされるので、ディスプレイ１２１の
画面上では、図７（ｃ）に示した様な歪のない画像を表
示することができる。但し、図７（ｃ）において、従来
と異なる点は、本回路例では、画面の両端部分に、前述
した枠信号によって得られる画像、即ち、枠が表示さ
れ、この部分も電子ビームによって充分走査されている
点である。

【００４７】また、本回路例においては、圧縮回路１１
７におけるバッファメモリからの信号の読み出しには、
水晶発振回路１０８からの発振出力より得られる非常に
安定な読み出しクロック１１３を用いているので、圧縮
回路１１７においては、前述した信号の圧縮と共に、信
号の時間軸補正をも行うことができる。従って、ビデオ
テープレコーダ等から再生された時間軸変動を含んだ信
号を、標準テレビジョン信号１０１として入力した場合
でも、その時間軸変動を充分除去して、ディスプレイ１
２１に表示することができる。

【００４８】また、本回路例においては、圧縮回路１１
７におけるバッファメモリからの信号を読み出す際、映
像期間部分と黒レベル期間部分とに信号を分けて読み出
すことにより、映像期間部分がディスプレイ１２１にお
ける画面の中央に表示されるように信号を読み出した場
合でも、黒レベル期間部分は水平帰線期間内に含まれる
ように読み出すことができるので、黒レベルの再生を正
しく行うことができる。

【００４９】なお、本回路例においては、信号の読み出
しに用いられる読み出しクロック１１３は、水晶発振回
路１０８からの発振出力より得ているが、水晶発振回路
１０８から発振出力より得なくとも、例えば、ＰＬＬ回
路によって、標準テレビジョン信号１０１に含まれるカ
ラーバースト信号に同期した信号を発生させ、その発生
した信号より得るようにしても良い。

【００５０】また、本回路例においては、枠信号を、圧
縮回路１１７の後段においてディジタル処理により付加
しているが、Ｄ／Ａ変換器１２０の後段においてアナロ
グ処理により、所定の直流レベルと切り換えることで付
加するようにしても良い。

【００５１】次に、図５は本発明の実施例の理解に役立
つ画像表示装置の他の例を示すブロック図、図６は図５
における要部信号波形を示す波形図、である。図５にお
いて、１２２は分周回路、１２３は分周回路１２２より
出力される書き込みクロック、であり、その他、図３と
同一の構成要素には同一の符号を付した。

【００５２】本回路例においては、圧縮回路１１７で行
われていた信号の圧縮動作を、倍速変換回路１０５にお
いて倍速変換動作と併せて行うことにより、圧縮回路１
１７を削除した点に特徴がある。

【００５３】本回路例における動作は、基本的には図３
の回路例の動作と同じなので、主として異なる部分のみ
を説明する。分周回路１２２では、クロック発生回路１
０７から出力された８ｆ_SCの周波数を持つクロックを２
分周し、４ｆ_SCの周波数を持つ書き込みクロック１２３
として倍速変換回路１０５に出力する。また、デコーダ
１１６では、クロック発生回路１０７から出力されたｆ
_H の周波数を持つクロックを入力し、デコードして、垂
直周期の書き込みリセット信号（ＷＲ）として倍速変換
回路１０５に出力する。

【００５４】次に、倍速変換回路１０５では、動き適応
型走査線補間回路１０４にて作成された実信号と補間信
号を入力し、ラインメモリ１０５ａ，１０５ｂにそれぞ
れ書き込む。その時、各ラインメモリ１０５ａ，１０５
ｂは、それぞれ、デコーダ１１６より入力された図６
（ａ）に示すような垂直周期の書き込みリセット信号
（ＷＲ）でリセットされ、その時点から、分周回路１２
２より入力された図６（ｂ）に示すような４ｆ_SCの周波
数を持つ書き込みクロック１２３に同期して、動き適応
型走査線補間回路１０４からの実信号（図６（ｃ））と
補間信号が書き込まれる。

【００５５】そして、各ラインメモリ１０５ａ，１０５
ｂは、それぞれ、タイミング発生回路１１０より入力さ
れる垂直周期の読み出しリセット信号（ＲＲ）１１４で
リセットされ、その時点から、ゲート回路１１２より入
力される図６（ｄ）に示すような読み出しクロック１１
３に同期して読み出される。

【００５６】このように、各ラインメモリ１０５ａ，１
０５ｂより信号を読み出しクロック１１３に従って読み
出すと、図３の回路例にて説明した如く、映像期間部分
と黒レベル期間部分とに信号が分かれて読み出され、し
かも、黒レベル期間部分は水平帰線期間内に含まれるよ
うに読み出されて、図６（ｅ）に示すような信号として
出力される。

【００５７】以上のようにして、倍速変換回路１０５に
おいては、倍速変換動作と共に信号の圧縮動作が行われ
る。本回路例によれば、倍速変換回路１０５における前
述した信号の圧縮動作によって、図３の回路例と同様
に、信号は時間方向に３／４倍に圧縮される。そして、
この圧縮された信号をディスプレイ１２１に表示する
と、ディスプレイ１２１により４／３倍に引き伸ばされ
るので、ディスプレイ１２１の画面上では、歪のない画
像を表示することができる。

【００５８】また、本回路例においても、倍速変換回路
１０５における各ラインメモリ１０５ａ，１０５ｂから
の信号の読み出しには、水晶発振回路１０８からの発振
出力より得られる非常に安定な読み出しクロック１１３
を用いているので、倍速変換回路１０５においては、倍
速変換，信号の圧縮を行うと共に、信号の時間軸補正を
も行うことができる。また、本回路例においては、圧縮
回路が削除されるので、図３の回路例に比べ回路構成が
簡単になる。

【００５９】さて、以上の各回路例においては、表示さ
れる画像のアスペクト比が１６：９の横長のディスプレ
イを有するテレビジョン受像機を対象としてきたが、次
はアスペクト比が４：３の通常のディスプレイを有する
テレビジョン受像機を対象とするもので、いよいよ本発
明の実施例を説明する。

【００６０】図１は本発明の一実施例を示すブロック図
である。図１において、１２４は水晶発振回路、１２５
は水晶発振回路１２４の発振出力、１２６は表示される
画像のアスペクト比が４：３の通常のディスプレイ、で
あり、その他、図５と同一の構成要素には同一の符号を
付した。

【００６１】本実施例における動作は、基本的には図５
の回路例の動作と同じなので、主として異なる部分のみ
を説明する。分周回路１２２では、クロック発生回路１
０７から出力された８ｆ_SCの周波数を持つクロックを２
分周し、４ｆ_SCの周波数を持つ書き込みクロック１２３
として倍速変換回路１０５に入力する。また、デコーダ
１２６では、クロック発生回路１０７から出力されたｆ
_H の周波数を持つクロックを入力し、デコードして、垂
直周期の書き込みリセット信号（ＷＲ）として倍速変換
回路１０５に入力する。

【００６２】一方、水晶発振回路１２４より出力される
発振出力１２５は、８ｆ_SCの周波数を持ち、水平駆動パ
ルス発生回路１０９，タイミング発生回路１１０にそれ
ぞれ入力されると共に、読み出しクロックとして倍速変
換回路１０５にも入力される。

【００６３】水平駆動パルス発生回路１０９では、入力
された発振出力１２５を分周して、２ｆ_H の周波数を持
つ水平駆動パルスを発生して、タイミング発生回路１１
０とディスプレイ１２６にそれぞれ出力する。

【００６４】また、タイミング発生回路１１０では、発
振出力１０５と水平駆動パルスとを基に垂直周期の読み
出しリセット信号（ＲＲ）１１４を作成し、倍速変換回
路１０５に出力する。

【００６５】次に、倍速変換回路１０５では、動き適応
型走査線補間回路１０４にて作成された実信号と補間信
号を入力し、ラインメモリ１０５ａ，１０５ｂにそれぞ
れ書き込む。その時、各ラインメモリ１０５ａ，１０５
ｂは、それぞれ、デコーダ１１６より入力された垂直周
期の書き込みリセット信号（ＷＲ）でリセットされ、そ
の時点から、分周回路１２２より入力された４ｆ_SCの周
波数を持つ書き込みクロック１２３に同期して、動き適
応型走査線補間回路１０４からの実信号と補間信号が書
き込まれる。

【００６６】そして、各ラインメモリ１０５ａ，１０５
ｂは、それぞれ、タイミング発生回路１１０より入力さ
れる垂直周期の読み出しリセット信号（ＲＲ）１１４で
リセットされ、その時点から、水晶発振回路１２４の発
振出力１２５である読み出しクロックに同期して読み出
される。

【００６７】このように、本実施例によれば、倍速変換
回路１０５における各ラインメモリ１０５ａ，１０５ｂ
からの信号の読み出しには、水晶発振回路１２４の発振
出力１２５である非常に安定な読み出しクロックを用い
ているので、倍速変換回路１０５においては、倍速変換
を行うと共に、信号の時間軸補正をも行うことができ
る。

【００６８】従って、ビデオテープレコーダ等から再生
された時間軸変動を含んだ信号を、標準テレビジョン信
号１０１として入力した場合でも、その時間軸変動を充
分除去して、倍速変換された信号をディスプレイ１２６
に表示することができ、しかも、回路規模が増大すると
いうこともない。

【００６９】次に、図２は本発明の別の実施例を示すブ
ロック図である。図２において、１２７はバンドパスフ
ィルタ、１２８はクロック発生回路である。このクロッ
ク発生回路１２８は、位相比較器１２８ａ，ローパスフ
ィルタ１２８ｂ，電圧制御発振回路１２８ｃ，分周回路
１２８ｄから成るＰＬＬ回路で構成される。その他、図
１と同一の構成要素には同一の符号を付した。

【００７０】本実施例においては、水晶発振回路１２４
の代わりに、標準テレビジョン信号１０１に含まれるカ
ラーバースト信号に同期したクロックを発生するクロッ
ク発生回路１２８を用いた点に特徴がある。

【００７１】本実施例における動作は、基本的には図１
の実施例の動作と同じなので、主として異なる部分のみ
を説明する。入力された標準テレビジョン信号１０１
は、バンドパスフィルタ１２７により色信号帯域のみが
抽出され、その出力であるカラーバースト信号はクロッ
ク発生回路１２８へ入力される。

【００７２】入力されたカラーバースト信号は、位相比
較器１２８ａにおいて、そのカラーバースト信号の周波
数ｆ_SCと同じ周波数を持つ分周回路１２８ｄからのクロ
ックと位相比較される。そして、その比較結果はローパ
スフィルタ１２８ｂを介して電圧制御発振回路１２８ｃ
に入力され、その発振周波数を制御し、電圧制御発振回
路１２８ｃより、カラーバースト信号に同期した、８ｆ
_SCの周波数を持つクロックを発生させる。そして、この
クロックは分周回路１２８ｄに入力され、８分周され
て、カラーバースト信号の周波数ｆ_SCと同じ周波数を持
つクロックとして前述の如く位相比較器１２８ａに入力
される。

【００７３】一般に、ビデオテープレコーダ等から再生
された信号を含め、標準テレビジョン信号に含まれるカ
ラーバースト信号は、時間軸変動が少なく安定であるの
で、このように、標準テレビジョン信号１０１に含まれ
るたカラーバースト信号を基に、ＰＬＬ回路で構成され
るクロック発生回路１２８を用いてクロックを発生させ
ることにより、非常に安定なクロックを得ることができ
る。

【００７４】そして、このクロックを、倍速変換回路１
０５における各ラインメモリ１０５ａ，１０５ｂから信
号を読み出す際の読み出しクロックとして用いることに
より、前述の図１の実施例と同様、倍速変換回路１０５
においては、倍速変換を行うと共に、信号の時間軸補正
をも行うことができる。

【００７５】従って、ビデオテープレコーダ等から再生
された時間軸変動を含んだ信号を、標準テレビジョン信
号１０１として入力した場合でも、その時間軸変動を充
分除去して、倍速変換された信号をディスプレイ１２６
に表示することができ、しかも、回路規模が増大すると
いうこともない。

【００７６】なお、以上の各実施例においては、本発明
を画像表示装置のうちの一つであるテレビジョン受像機
に適用した場合を例に挙げ説明したが、本発明は、その
他の画像表示装置として、例えば、モニタや投射管など
にも適用することができる。

【００７７】

【発明の効果】以上説明したように、本発明によれば、
表示される画像のアスペクト比が標準テレビジョン信号
のアスペクト比と等しいディスプレイを有し、標準テレ
ビジョン信号の走査線の数をＮ（Ｎは２以上の整数）倍
にして表示する画像表示装置において、Ｎ倍速手段にお
ける記憶部から標準テレビジョン信号を読み出す際に、
水晶発振回路などからの非常に安定な発振出力に同期し
て読み出しているので、Ｎ倍速手段においては、倍速変
換を行うと共に、信号の時間軸補正をも行うことができ
る。

【００７８】従って、ビデオテープレコーダ等から再生
された時間軸変動を含んだ信号を、前記標準テレビジョ
ン信号として入力した場合でも、その時間軸変動を充分
除去して、時間軸変動のない倍速変換された信号を前記
ディスプレイに表示することができ、しかも、回路規模
が増大するということもない。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の別の実施例を示すブロック図である。

【図３】本発明の実施例の理解に役立つ画像表示装置の
一例を示すブロック図である。

【図４】図３における要部信号波形を示す波形図であ
る。

【図５】本発明の実施例の理解に役立つ画像表示装置の
他の例を示すブロック図である。

【図６】図５における要部信号波形を示す波形図であ
る。

【図７】従来例と本発明とにおいて、アスペクト比が
４：３の標準テレビジョン信号による画像をアスペクト
比が１６：９の横長のディスプレイに表示した場合の表
示結果を説明するための説明図である。

【符号の説明】

１０１…標準テレビジョン信号、１０２…Ａ／Ｄ変換
器、１０３…動き適応型Ｙ／Ｃ分離回路、１０４…動き
適応型走査線補間回路、１０５…倍速変換回路、１０６
…同期分離回路、１０７…クロック発生回路、１０８…
水晶発振回路、１０９…水平駆動パルス発生回路、１１
０…タイミング発生回路、１１１，１１９…ゲート回
路、１１６…デコーダ、１１７…圧縮回路、１２０…Ｄ
／Ａ変換器、１２４…水晶発振回路、１２６…ディスプ
レイ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 隆之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 鈴木 直 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表示される画像のアスペクト比が標準テ
   レビジョン信号のアスペクト比と等しいディスプレイ
   （１２６）を有する画像表示装置において、 第１の発振手段（１２４）と、該第１の発振手段の発振
   出力を基にして前記ディスプレイを駆動するための水平
   駆動パルスを発生する水平駆動パルス発生手段（１０
   ９）と、入力される前記標準テレビジョン信号に同期し
   て発振する第２の発振手段（１０７）と、入力される前
   記標準テレビジョン信号を取込み、該標準テレビジョン
   信号の走査線の数をＮ（但しＮは２又は２を超える整
   数）倍にして出力するＮ倍速手段（１０５）と、 前記Ｎ倍速手段において倍速変換に際して用いられる記
   憶部に対し、入力される前記標準テレビジョン信号を、
   倍速変換動作を兼ねて、前記第２の発振手段からの発振
   出力に同期して書き込み、書き込まれた該標準テレビジ
   ョン信号を前記第１の発振手段からの発振出力に同期し
   て、該記憶部より倍速変換動作を兼ねて読み出すことに
   より、入力時に有していた時間軸変動を除去されたＮ倍
   速の標準テレビジョン信号として前記記憶部より出力さ
   せる書き込み、読み出し手段（１１６，１２３，１２
   ５，１１４）と、 前記記憶部より出力された、時間軸変動を除去されたＮ
   倍速標準テレビジョン信号を前記水平駆動パルス発生手
   段からの水平駆動パルスに同期して前記ディスプレイに
   入力して表示させる手段と、を具備したことを特徴とす
   る画像表示装置。
2. 【請求項２】 請求項１に記載の画像表示装置におい
   て、前記第１の発振手段が、入力される前記標準テレビ
   ジョン信号から取り出されたカラーバースト信号に同期
   して発振する手段（１２８）から成ることを特徴とする
   画像表示装置。