JP2003304414A - 同期信号生成回路、映像信号処理回路、および映像表示装置 - Google Patents
同期信号生成回路、映像信号処理回路、および映像表示装置Info
- Publication number
- JP2003304414A JP2003304414A JP2002105606A JP2002105606A JP2003304414A JP 2003304414 A JP2003304414 A JP 2003304414A JP 2002105606 A JP2002105606 A JP 2002105606A JP 2002105606 A JP2002105606 A JP 2002105606A JP 2003304414 A JP2003304414 A JP 2003304414A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronizing
- synchronizing signal
- video
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 様々なフォーマットの映像信号に対応するこ
とができ、かつ回路構成を簡単なものとする。 【解決手段】 表示系基準クロック信号（Φ３Ａ）に基
づいて第２の同期信号（内部同期垂直パルスΦ３Ａ
Ｖ'）を発生させるための同期信号発生手段（内部垂直
同期パルス生成回路３１）と、入力された映像信号に含
まれる第１の同期信号（検出垂直同期信号Φ２Ｖ）と第
２の同期信号の位相を比較するための位相比較手段（同
期信号比較回路３４）と、位相比較手段における比較結
果に基づき、位相差が基準外になると第２の同期信号を
第１の同期信号に同期させるための同期手段（位相同期
回路３２）とを備える。第２の同期信号を第３の同期信
号（水平同期信号Φ３ＡＨ，垂直同期信号Φ３ＡＶ）と
して生成する。
とができ、かつ回路構成を簡単なものとする。 【解決手段】 表示系基準クロック信号（Φ３Ａ）に基
づいて第２の同期信号（内部同期垂直パルスΦ３Ａ
Ｖ'）を発生させるための同期信号発生手段（内部垂直
同期パルス生成回路３１）と、入力された映像信号に含
まれる第１の同期信号（検出垂直同期信号Φ２Ｖ）と第
２の同期信号の位相を比較するための位相比較手段（同
期信号比較回路３４）と、位相比較手段における比較結
果に基づき、位相差が基準外になると第２の同期信号を
第１の同期信号に同期させるための同期手段（位相同期
回路３２）とを備える。第２の同期信号を第３の同期信
号（水平同期信号Φ３ＡＨ，垂直同期信号Φ３ＡＶ）と
して生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号入力を表
示装置に対応した映像信号として信号処理するための映
像信号処理回路、当該映像信号処理回路で用いられる表
示系の同期信号を生成するための同期信号生成回路、お
よび当該映像信号処理回路を備えた映像表示装置に関す
る。
示装置に対応した映像信号として信号処理するための映
像信号処理回路、当該映像信号処理回路で用いられる表
示系の同期信号を生成するための同期信号生成回路、お
よび当該映像信号処理回路を備えた映像表示装置に関す
る。
【０００２】
【従来の技術】近年のデジタル映像処理技術の発達によ
り、例えばアメリカ合衆国では、地上波のデジタル放送
が開始されており、日本でもＢＳ衛星によるＨＤＴＶを
含めたデジタル放送が開始されている。こうしたＨＤＴ
Ｖに対応したデジタルテレビの放送開始により、テレビ
ジョン信号の映像出力フォーマットは多様化し、それぞ
れの映像出力フォーマットに対応したＴＶモニターも開
発されている。このような映像出力フォーマットの多様
化に伴い、テレビジョン受信機に対して各種映像出力方
式に対応した同期信号を生成する回路を備えることが要
求されている。また、パーソナルコンピュータ等の情報
機器の普及により、家庭のテレビジョン受信機にＰＣモ
ニター程度の解像度の表示能力を持たせることも必要と
なってきている。
り、例えばアメリカ合衆国では、地上波のデジタル放送
が開始されており、日本でもＢＳ衛星によるＨＤＴＶを
含めたデジタル放送が開始されている。こうしたＨＤＴ
Ｖに対応したデジタルテレビの放送開始により、テレビ
ジョン信号の映像出力フォーマットは多様化し、それぞ
れの映像出力フォーマットに対応したＴＶモニターも開
発されている。このような映像出力フォーマットの多様
化に伴い、テレビジョン受信機に対して各種映像出力方
式に対応した同期信号を生成する回路を備えることが要
求されている。また、パーソナルコンピュータ等の情報
機器の普及により、家庭のテレビジョン受信機にＰＣモ
ニター程度の解像度の表示能力を持たせることも必要と
なってきている。
【０００３】従来より、このような機能を実現するため
の方法として、以下のような手段が考え出されている。
特開平１０−２８２４５号公報には、各種映像出力に対
応した映像信号処理装置に関する技術が記載されてい
る。図４は、同公報に記載されている技術による映像信
号処理回路の構成例である。なお、図４において、後に
詳述する本発明に係る同期生成回路および映像信号処理
回路と同様の機能を有する部分には、同一の符号を付し
て説明を行う。
の方法として、以下のような手段が考え出されている。
特開平１０−２８２４５号公報には、各種映像出力に対
応した映像信号処理装置に関する技術が記載されてい
る。図４は、同公報に記載されている技術による映像信
号処理回路の構成例である。なお、図４において、後に
詳述する本発明に係る同期生成回路および映像信号処理
回路と同様の機能を有する部分には、同一の符号を付し
て説明を行う。
【０００４】この映像信号処理装置は、入力されたテレ
ビジョン映像信号を分離、抽出するための入力同期信号
再生回路１７と、映像信号を表示装置上に表示するため
の同期信号を生成するための出力同期信号生成回路１８
Ｂを備えることにより、入力側および出力側に異なった
システムクロック信号を供給し、メモリ１４を介して、
入力側のシステムクロック信号で処理した信号を、出力
側のシステムクロック信号で処理する構成となってい
る。
ビジョン映像信号を分離、抽出するための入力同期信号
再生回路１７と、映像信号を表示装置上に表示するため
の同期信号を生成するための出力同期信号生成回路１８
Ｂを備えることにより、入力側および出力側に異なった
システムクロック信号を供給し、メモリ１４を介して、
入力側のシステムクロック信号で処理した信号を、出力
側のシステムクロック信号で処理する構成となってい
る。
【０００５】これは、入力される映像信号に対して、例
えば、ＭＵＳＥ方式複合映像信号、ＮＴＳＣ方式複合映
像信号、ハイビジョンベースバンド信号（１１２５Ｉ、
７５０Ｐ）等のように、多種類の複合映像信号（同期信
号を含む）に対応した変換処理を行うことを想定してい
るため、同期信号の周波数と位相を変換する機能を併せ
持つことが要求されるからである。
えば、ＭＵＳＥ方式複合映像信号、ＮＴＳＣ方式複合映
像信号、ハイビジョンベースバンド信号（１１２５Ｉ、
７５０Ｐ）等のように、多種類の複合映像信号（同期信
号を含む）に対応した変換処理を行うことを想定してい
るため、同期信号の周波数と位相を変換する機能を併せ
持つことが要求されるからである。
【０００６】入力された映像信号は、まずクランプ回路
１１で直流レベルが調整され、Ａ／Ｄ変換器１２で、デ
ジタル映像信号に変換される。このデジタル映像信号
は、入力同期信号再生回路１７に供給される。また、入
力同期信号再生回路１７は、入力された映像信号から同
期信号を分離、再生する機能と、抽出された同期信号に
基づいて入力された映像信号の水平位相基準信号に位相
同期したクロック信号Φ２を発生する機能を備えてい
る。
１１で直流レベルが調整され、Ａ／Ｄ変換器１２で、デ
ジタル映像信号に変換される。このデジタル映像信号
は、入力同期信号再生回路１７に供給される。また、入
力同期信号再生回路１７は、入力された映像信号から同
期信号を分離、再生する機能と、抽出された同期信号に
基づいて入力された映像信号の水平位相基準信号に位相
同期したクロック信号Φ２を発生する機能を備えてい
る。
【０００７】次に、出力同期信号生成回路１８Ｂについ
て、図５を用いて説明する。出力同期信号生成回路１８
Ｂでは、入力同期信号再生回路１７で検出した水平同期
信号Φ２Ｈ、垂直同期信号Φ２Ｖを用いて、表示用の同
期信号を生成する。ＮＴＳＣ方式映像信号の場合は、水
平走査線（ライン）補間処理等のライン単位の映像処理
信号を行うため、ライン単位でクロックパルスの数を表
示幅（画素数）に合わせる必要があり、ライン周波数
（水平走査周波数）に位相同期したクロックパルスを発
生する必要がある。水平位相検出部４３では、約２８Ｍ
ｈｚのクロックを１／１８２０に分周する水平プログラ
マブルカウンタ４６により形成された水平同期パルス
と、検出した水平同期信号Φ２Ｈとの位相誤差を検出
し、検出結果をＣＰＵ２２で演算し、その演算結果を電
圧値に変換し、ＶＣＯ制御電圧として出力し、ＶＣＯ２
０Ｂの発振周波数を制御する。
て、図５を用いて説明する。出力同期信号生成回路１８
Ｂでは、入力同期信号再生回路１７で検出した水平同期
信号Φ２Ｈ、垂直同期信号Φ２Ｖを用いて、表示用の同
期信号を生成する。ＮＴＳＣ方式映像信号の場合は、水
平走査線（ライン）補間処理等のライン単位の映像処理
信号を行うため、ライン単位でクロックパルスの数を表
示幅（画素数）に合わせる必要があり、ライン周波数
（水平走査周波数）に位相同期したクロックパルスを発
生する必要がある。水平位相検出部４３では、約２８Ｍ
ｈｚのクロックを１／１８２０に分周する水平プログラ
マブルカウンタ４６により形成された水平同期パルス
と、検出した水平同期信号Φ２Ｈとの位相誤差を検出
し、検出結果をＣＰＵ２２で演算し、その演算結果を電
圧値に変換し、ＶＣＯ制御電圧として出力し、ＶＣＯ２
０Ｂの発振周波数を制御する。
【０００８】水平プログラマブルカウンタ４６には、Ｖ
ＣＯ２０Ｂから表示装置の水平走査周波数に同期したシ
ステムクロック信号Φ３Ｂが加えられているので、フィ
ードバックループが形成される。つまり、システムクロ
ック信号Φ３Ｂは、入力された映像信号から再生された
基準クロック信号Φ２との位相誤差を、ループフィルタ
演算によるフィードバックにより補正している。
ＣＯ２０Ｂから表示装置の水平走査周波数に同期したシ
ステムクロック信号Φ３Ｂが加えられているので、フィ
ードバックループが形成される。つまり、システムクロ
ック信号Φ３Ｂは、入力された映像信号から再生された
基準クロック信号Φ２との位相誤差を、ループフィルタ
演算によるフィードバックにより補正している。
【０００９】なお、出力同期信号生成回路１８Ｂは、シ
ステムクロック信号Φ３Ｂを基準クロックとして動作す
る。通常の場合、ループフィルタの時定数は非常に大き
く設定して、入力のライン周波数に同期し、かつ入力水
平同期信号のジッターの影響を受けない安定した出力シ
ステムクロックを生成するように設計する。
ステムクロック信号Φ３Ｂを基準クロックとして動作す
る。通常の場合、ループフィルタの時定数は非常に大き
く設定して、入力のライン周波数に同期し、かつ入力水
平同期信号のジッターの影響を受けない安定した出力シ
ステムクロックを生成するように設計する。
【００１０】フィードバックループで生成された水平同
期パルス出力は、パルス生成カウンタ４７により任意の
位相、パルス幅に調整され、出力系の水平同期信号とし
て出力する。同様に、検出した垂直同期信号Φ２Ｖも、
位相とパルス幅の調整がパルス生成カウンタ４７により
行われ、垂直同期信号として出力される。
期パルス出力は、パルス生成カウンタ４７により任意の
位相、パルス幅に調整され、出力系の水平同期信号とし
て出力する。同様に、検出した垂直同期信号Φ２Ｖも、
位相とパルス幅の調整がパルス生成カウンタ４７により
行われ、垂直同期信号として出力される。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、周波数の変換（フィールドレートも
しくはフレームレートの変換）が可能であるために、入
力映像信号の同期再生系と映像処理後の表示系の間で位
相を同期させるためのフィードバックループが必要であ
り、入力映像信号から再生された基準クロック信号Φ２
と表示系のシステムクロック信号Φ３Ｂとの位相誤差を
調整するために、表示系の回路においてループフィルタ
演算が必要となり、表示系の回路構成が複雑となってい
た。
た従来の技術では、周波数の変換（フィールドレートも
しくはフレームレートの変換）が可能であるために、入
力映像信号の同期再生系と映像処理後の表示系の間で位
相を同期させるためのフィードバックループが必要であ
り、入力映像信号から再生された基準クロック信号Φ２
と表示系のシステムクロック信号Φ３Ｂとの位相誤差を
調整するために、表示系の回路においてループフィルタ
演算が必要となり、表示系の回路構成が複雑となってい
た。
【００１２】すなわち、上述した出力同期信号生成回路
の構成では、ループフィルタ演算を使用するために、回
路設計が困難で構成も複雑となり、かつ入力同期信号の
ジッターの影響を受けにくいように時定数を設定するこ
とが困難であるという問題を有している。ところが、多
数の映像規格に対応する方式の変換を行うと言っても、
日本のデジタル放送のような分野で用いる場合には対象
となる方式が限定され、同期信号の位相のみを変換する
機能だけで充分な場合がある。
の構成では、ループフィルタ演算を使用するために、回
路設計が困難で構成も複雑となり、かつ入力同期信号の
ジッターの影響を受けにくいように時定数を設定するこ
とが困難であるという問題を有している。ところが、多
数の映像規格に対応する方式の変換を行うと言っても、
日本のデジタル放送のような分野で用いる場合には対象
となる方式が限定され、同期信号の位相のみを変換する
機能だけで充分な場合がある。
【００１３】本発明は、上述した事情に鑑みてなされた
もので、様々なフォーマットの映像信号に対応すること
ができ、かつ回路構成の簡単な同期信号生成回路、映像
信号処理回路、および映像表示装置を提供することを目
的とする。
もので、様々なフォーマットの映像信号に対応すること
ができ、かつ回路構成の簡単な同期信号生成回路、映像
信号処理回路、および映像表示装置を提供することを目
的とする。
【００１４】
【課題を解決するための手段】本発明に係る同期信号生
成回路は、映像信号入力を表示用に信号処理するための
映像信号処理回路において、表示系の同期信号である第
３の同期信号を生成するために用いられる同期信号生成
回路であって、表示系の基準クロック信号に基づいて第
２の同期信号を発生させるための同期信号発生手段と、
入力された映像信号に含まれる第１の同期信号と前記第
２の同期信号の位相を比較するための位相比較手段と、
前記位相比較手段における比較結果に基づき、位相差が
基準外になると前記第２の同期信号を前記第１の同期信
号に同期させるための同期手段とを備え、前記第２の同
期信号を前記第３の同期信号として生成することを特徴
とするものである。
成回路は、映像信号入力を表示用に信号処理するための
映像信号処理回路において、表示系の同期信号である第
３の同期信号を生成するために用いられる同期信号生成
回路であって、表示系の基準クロック信号に基づいて第
２の同期信号を発生させるための同期信号発生手段と、
入力された映像信号に含まれる第１の同期信号と前記第
２の同期信号の位相を比較するための位相比較手段と、
前記位相比較手段における比較結果に基づき、位相差が
基準外になると前記第２の同期信号を前記第１の同期信
号に同期させるための同期手段とを備え、前記第２の同
期信号を前記第３の同期信号として生成することを特徴
とするものである。
【００１５】この場合、前記位相比較手段における位相
差の比較基準を生成するための比較基準信号生成回路を
備えて構成することが可能である。
差の比較基準を生成するための比較基準信号生成回路を
備えて構成することが可能である。
【００１６】また、前記比較基準は、前記第２の同期信
号の位相に基づくことが可能である。
号の位相に基づくことが可能である。
【００１７】また、本発明に係る映像信号処理回路は、
前記同期信号生成回路を備えたことを特徴とするもので
ある。
前記同期信号生成回路を備えたことを特徴とするもので
ある。
【００１８】また、本発明に係る映像表示装置は、前記
映像信号処理回路を備えたことを特徴とするものであ
る。
映像信号処理回路を備えたことを特徴とするものであ
る。
【００１９】具体的には、図１、図２（ａ）に示すよう
に、比較基準信号生成回路３３により、内部垂直同期パ
ルスΦ３ＡＶ'に基づいて、位相誤差の許容範囲を決定
している比較基準信号を生成して、検出垂直同期パルス
Φ２Ｖ'（検出垂直同期信号Φ２Ｖを１クロック幅に切
り出したもの）が比較基準信号に対して許容範囲内であ
るか否かを比較する。
に、比較基準信号生成回路３３により、内部垂直同期パ
ルスΦ３ＡＶ'に基づいて、位相誤差の許容範囲を決定
している比較基準信号を生成して、検出垂直同期パルス
Φ２Ｖ'（検出垂直同期信号Φ２Ｖを１クロック幅に切
り出したもの）が比較基準信号に対して許容範囲内であ
るか否かを比較する。
【００２０】例えば、図２（ａ）に示す定常状態から、
図２（ｂ）に示す状態に変化した場合は、検出垂直同期
パルスΦ２Ｖ'が比較基準信号の許容範囲内なので、内
部垂直同期パルスΦ３ＡＶ'を、そのまま出力同期パル
スとして同期信号生成カウンタ３５に出力し、定常状態
となる。
図２（ｂ）に示す状態に変化した場合は、検出垂直同期
パルスΦ２Ｖ'が比較基準信号の許容範囲内なので、内
部垂直同期パルスΦ３ＡＶ'を、そのまま出力同期パル
スとして同期信号生成カウンタ３５に出力し、定常状態
となる。
【００２１】図２（ｃ）に示す状態に変化した場合は、
検出垂直同期パルスΦ２Ｖ'が許容範囲外となってしま
うので、内部垂直同期パルスΦ３ＡＶ'をリセットし
て、検出垂直同期パルスΦ２Ｖ'に強制同期させること
により、図２（ｄ）に示す状態に変化する。
検出垂直同期パルスΦ２Ｖ'が許容範囲外となってしま
うので、内部垂直同期パルスΦ３ＡＶ'をリセットし
て、検出垂直同期パルスΦ２Ｖ'に強制同期させること
により、図２（ｄ）に示す状態に変化する。
【００２２】したがって、検出垂直同期パルスΦ２Ｖ'
は、比較基準信号に対して許容範囲内となり、新しく生
成された内部垂直同期パルスΦ３ＡＶ'を同期信号生成
カウンタ３５に出力し、定常状態を維持する。本発明に
係る同期信号生成回路は、上述した回路構成を備えるこ
とにより、容易に、様々な映像信号規格に対応すること
が可能となる。
は、比較基準信号に対して許容範囲内となり、新しく生
成された内部垂直同期パルスΦ３ＡＶ'を同期信号生成
カウンタ３５に出力し、定常状態を維持する。本発明に
係る同期信号生成回路は、上述した回路構成を備えるこ
とにより、容易に、様々な映像信号規格に対応すること
が可能となる。
【００２３】
【発明の実施の形態】以下、図１〜図３に基づいて、本
発明に係る同期信号生成回路、映像信号処理回路、およ
び映像表示装置の実施形態を説明する。
発明に係る同期信号生成回路、映像信号処理回路、およ
び映像表示装置の実施形態を説明する。
【００２４】図３は、本発明に係る同期信号生成回路を
備えた映像信号処理回路の実施形態の概略構成を示すブ
ロック図である。なお、以下の説明において、入力され
る映像信号は、例えばＭＵＳＥ方式複合映像信号、ＮＴ
ＳＣ方式複合映像信号、ハイビジョン映像信号（１１２
５Ｉ，７５０Ｐ）、ＳＤ映像信号（４８０Ｐ，４８０
Ｉ）等多種類の複合映像信号（同期信号を含む）を想定
している。さらに、入力される映像信号と表示される映
像信号のフレーム周波数もしくはフィールド周波数は等
しいこととし、フレームレート変換（コマ数変換）は行
わないものとする。
備えた映像信号処理回路の実施形態の概略構成を示すブ
ロック図である。なお、以下の説明において、入力され
る映像信号は、例えばＭＵＳＥ方式複合映像信号、ＮＴ
ＳＣ方式複合映像信号、ハイビジョン映像信号（１１２
５Ｉ，７５０Ｐ）、ＳＤ映像信号（４８０Ｐ，４８０
Ｉ）等多種類の複合映像信号（同期信号を含む）を想定
している。さらに、入力される映像信号と表示される映
像信号のフレーム周波数もしくはフィールド周波数は等
しいこととし、フレームレート変換（コマ数変換）は行
わないものとする。
【００２５】本発明の実施形態に係る映像信号処理回路
では、図３に示すように、入力された映像信号は、ま
ず、クランプ回路１１で直流レベルが調整され、Ａ／Ｄ
変換器１２で、デジタル映像信号に変換される。デジタ
ル映像信号は、第１の演算回路１３と入力同期信号再生
回路１７に供給される。入力同期信号再生回路１７は、
入力された映像信号から同期信号を分離、再生する機能
と、入力された映像信号の水平位相基準信号に位相同期
した基準クロック信号Φ２を発生する機能を備えてい
る。
では、図３に示すように、入力された映像信号は、ま
ず、クランプ回路１１で直流レベルが調整され、Ａ／Ｄ
変換器１２で、デジタル映像信号に変換される。デジタ
ル映像信号は、第１の演算回路１３と入力同期信号再生
回路１７に供給される。入力同期信号再生回路１７は、
入力された映像信号から同期信号を分離、再生する機能
と、入力された映像信号の水平位相基準信号に位相同期
した基準クロック信号Φ２を発生する機能を備えてい
る。
【００２６】一方、第１の演算回路１３に入力されたデ
ジタル映像信号は、入力映像信号の種類に対応して各種
の必要なデジタル映像処理が施される。ここで実施され
る処理は、ＹＣ分離処理、色信号復調処理、ＡＣＣ処
理、水平補強信号（ＨＨ）信号処理、画質補正処理、解
像度変換処理等である。
ジタル映像信号は、入力映像信号の種類に対応して各種
の必要なデジタル映像処理が施される。ここで実施され
る処理は、ＹＣ分離処理、色信号復調処理、ＡＣＣ処
理、水平補強信号（ＨＨ）信号処理、画質補正処理、解
像度変換処理等である。
【００２７】次に、第１の演算回路１３でデジタル映像
処理された信号は、表示系基準クロック信号Φ３Ａに同
期させるため、メモリ１４に書き込まれる。非同期処
理、同期処理を問わず、異なるシステムクロックで動作
する回路間におけるデジタル信号の送受信には、一般的
に、読み込み、書き込みを交互に行うことが可能なメモ
リを使用する。メモリ１４の書き込みアドレスは、入力
同期信号、およびそれに同期した各種パルスを発生する
入力同期信号再生回路１７で発生される基準クロック信
号Φ２により形成される。
処理された信号は、表示系基準クロック信号Φ３Ａに同
期させるため、メモリ１４に書き込まれる。非同期処
理、同期処理を問わず、異なるシステムクロックで動作
する回路間におけるデジタル信号の送受信には、一般的
に、読み込み、書き込みを交互に行うことが可能なメモ
リを使用する。メモリ１４の書き込みアドレスは、入力
同期信号、およびそれに同期した各種パルスを発生する
入力同期信号再生回路１７で発生される基準クロック信
号Φ２により形成される。
【００２８】次に、図１を用いて、出力同期信号生成回
路１８Ａについて説明する。ＶＣＯ２０Ａは、ＣＰＵ２
２により表示フォーマットのサンプリング周波数、もし
くはその逓倍の周波数が設定され、表示系基準クロック
信号Φ３Ａとして出力同期信号生成回路１８Ａに供給さ
れる。このクロック信号は、入力映像信号から再生され
た基準クロック信号Φ２とは位相同期していないものと
する（すなわち、入力同期信号再生回路１７から再生さ
れた検出垂直同期信号Φ２Ｖとも位相同期していな
い）。
路１８Ａについて説明する。ＶＣＯ２０Ａは、ＣＰＵ２
２により表示フォーマットのサンプリング周波数、もし
くはその逓倍の周波数が設定され、表示系基準クロック
信号Φ３Ａとして出力同期信号生成回路１８Ａに供給さ
れる。このクロック信号は、入力映像信号から再生され
た基準クロック信号Φ２とは位相同期していないものと
する（すなわち、入力同期信号再生回路１７から再生さ
れた検出垂直同期信号Φ２Ｖとも位相同期していな
い）。
【００２９】内部垂直同期パルス生成回路３１では、表
示系基準クロック信号Φ３Ａと同様に、ＣＰＵ２２から
設定された各表示フォーマットに対応した垂直同期パル
スを生成している（入力された映像信号と同じフレーム
周波数、もしくはフィールド周波数とする）。さらに、
内部垂直同期パルス生成回路３１により生成される内部
垂直同期パルスΦ３ＡＶ'から、比較基準信号生成回路
３３により任意のパルス幅の比較基準信号を生成する。
示系基準クロック信号Φ３Ａと同様に、ＣＰＵ２２から
設定された各表示フォーマットに対応した垂直同期パル
スを生成している（入力された映像信号と同じフレーム
周波数、もしくはフィールド周波数とする）。さらに、
内部垂直同期パルス生成回路３１により生成される内部
垂直同期パルスΦ３ＡＶ'から、比較基準信号生成回路
３３により任意のパルス幅の比較基準信号を生成する。
【００３０】比較基準信号生成回路３３では、ここで生
成された比較基準信号と、入力同期信号再生回路１７か
ら再生された検出垂直同期信号Φ２Ｖから切り出された
検出垂直同期パルスΦ２Ｖ'とを比較する。そして、比
較基準信号の許容範囲内であった場合には、内部垂直同
期パルス生成回路３１で生成された内部垂直同期パルス
Φ３ＡＶ'に基づいて、同期信号生成カウンタ３５によ
り任意の位相、パルス幅に調整し、出力系の垂直同期信
号Φ３ＡＶとして出力する。同様にして、水平同期信号
Φ３ＡＨも出力される。また、表示フォーマットは、Ｃ
ＰＵ２２から設定される。
成された比較基準信号と、入力同期信号再生回路１７か
ら再生された検出垂直同期信号Φ２Ｖから切り出された
検出垂直同期パルスΦ２Ｖ'とを比較する。そして、比
較基準信号の許容範囲内であった場合には、内部垂直同
期パルス生成回路３１で生成された内部垂直同期パルス
Φ３ＡＶ'に基づいて、同期信号生成カウンタ３５によ
り任意の位相、パルス幅に調整し、出力系の垂直同期信
号Φ３ＡＶとして出力する。同様にして、水平同期信号
Φ３ＡＨも出力される。また、表示フォーマットは、Ｃ
ＰＵ２２から設定される。
【００３１】一方、比較結果が比較基準信号の範囲外で
あった場合には、検出垂直同期パルスΦ２Ｖ'に基づい
て、内部垂直同期パルスΦ３ＡＶ'の位相が調整され、
その後に、前述した場合と同様に、出力系の垂直同期信
号Φ３ＡＶ、水平同期信号Φ３ＡＨが出力される。当然
のことながら、比較基準信号も内部垂直同期パルスΦ３
ＡＶ'とともに、検出垂直同期パルスΦ２Ｖ'に位相が合
うように調整されるので、次回の比較結果が比較基準信
号の範囲内に納まるようになる。このような位相の状態
変化が起こり得る場合は、入力される映像信号のフォー
マットもしくは表示フォーマットが変更された時のみで
ある。
あった場合には、検出垂直同期パルスΦ２Ｖ'に基づい
て、内部垂直同期パルスΦ３ＡＶ'の位相が調整され、
その後に、前述した場合と同様に、出力系の垂直同期信
号Φ３ＡＶ、水平同期信号Φ３ＡＨが出力される。当然
のことながら、比較基準信号も内部垂直同期パルスΦ３
ＡＶ'とともに、検出垂直同期パルスΦ２Ｖ'に位相が合
うように調整されるので、次回の比較結果が比較基準信
号の範囲内に納まるようになる。このような位相の状態
変化が起こり得る場合は、入力される映像信号のフォー
マットもしくは表示フォーマットが変更された時のみで
ある。
【００３２】メモリ１４の読み出しアドレスは、出力同
期信号生成回路１８Ａにおいて形成される。ラインメモ
リを使用する映像処理の場合は、映像信号はライン単位
で処理され、表示系基準クロック信号Φ３Ａに基づいて
読み出されることにより、位相および水平周波数の変換
が行われる。
期信号生成回路１８Ａにおいて形成される。ラインメモ
リを使用する映像処理の場合は、映像信号はライン単位
で処理され、表示系基準クロック信号Φ３Ａに基づいて
読み出されることにより、位相および水平周波数の変換
が行われる。
【００３３】第２の演算回路１５では、表示系基準クロ
ック信号Φ３Ａと、出力水平同期信号Φ３ＡＨおよび出
力垂直同期信号Φ３ＡＶを用いてデジタル映像処理を行
う。ここで実施される処理は、走査線補間処理、画質補
正処理、解像度変換処理等である。映像処理の終了した
映像信号は、Ｄ／Ａ変換器１６でアナログ信号に変換さ
れ、映像信号出力として出力される。
ック信号Φ３Ａと、出力水平同期信号Φ３ＡＨおよび出
力垂直同期信号Φ３ＡＶを用いてデジタル映像処理を行
う。ここで実施される処理は、走査線補間処理、画質補
正処理、解像度変換処理等である。映像処理の終了した
映像信号は、Ｄ／Ａ変換器１６でアナログ信号に変換さ
れ、映像信号出力として出力される。
【００３４】このような、同期信号生成回路を用いるこ
とにより、同期信号周波数、サンプリング（量子化）周
波数等が異なる多種類の放送方式の映像信号の映像処理
において、容易に表示用の同期信号を生成することが可
能となる。
とにより、同期信号周波数、サンプリング（量子化）周
波数等が異なる多種類の放送方式の映像信号の映像処理
において、容易に表示用の同期信号を生成することが可
能となる。
【００３５】
【発明の効果】以上説明したように、本発明に係る同期
信号生成回路によれば、複雑なループフィルタ演算を必
要とせず、回路構成を簡単なものとすることができる。
さらに、回路規模の削減により、大幅なコストダウンを
図ることができる。
信号生成回路によれば、複雑なループフィルタ演算を必
要とせず、回路構成を簡単なものとすることができる。
さらに、回路規模の削減により、大幅なコストダウンを
図ることができる。
【００３６】また、本発明に係る同期信号生成回路を、
映像信号処理回路、および映像表示装置に適用すること
により、映像信号処理回路、および映像表示装置おいて
も上述した効果を奏することができる。
映像信号処理回路、および映像表示装置に適用すること
により、映像信号処理回路、および映像表示装置おいて
も上述した効果を奏することができる。
【図１】本発明に係る同期信号生成回路の構成を示すブ
ロック図である。
ロック図である。
【図２】出力垂直同期パルスの選択基準を説明するため
の説明図である。
の説明図である。
【図３】本発明に係る同期信号生成回路を備えた映像信
号処理回路の構成を示すブロック図である。
号処理回路の構成を示すブロック図である。
【図４】従来の同期信号生成回路を備えた映像信号処理
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図５】従来の同期信号生成回路の構成を示すブロック
図である。
図である。
１１ クランプ回路
１２ Ａ／Ｄ変換器
１３ 第１の演算回路
１４ メモリ
１５ 第２の演算回路
１６ Ｄ／Ａ変換器
１７ 入力同期信号再生回路
１８Ａ，１８Ｂ 出力同期信号生成回路
１９ ＶＣＯ
２０Ａ，２０Ｂ ＶＣＯ
２１ 偏向出力生成回路
２２ ＣＰＵ
２３ ＲＯＭ
２４ ＲＡＭ
３１ 内部垂直同期パルス生成回路
３２ 位相同期回路
３３ 比較基準信号生成回路
３４ 同期信号比較回路
３５ 同期信号生成カウンタ
４３ 水平位相検出部
４５ 水平同期ループフィルタ演算部
４６ 水平プログラマブルカウンタ
４７ パルス生成カウンタ
Φ２ 基準クロック信号
Φ２Ｈ 水平同期信号
Φ２Ｖ 垂直同期信号
Φ２Ｖ' 検出垂直同期パルス
Φ３Ａ 表示系基準クロック信号
Φ３ＡＨ 表示系水平同期信号
Φ３ＡＶ 表示系垂直同期信号
Φ３ＡＶ' 内部垂直同期パルス
Φ３Ｂ 従来のシステムクロック信号
Φ３ＢＨ 従来の表示系水平同期信号
Φ３ＢＶ 従来の表示系垂直同期信号
Claims (5)
- 【請求項１】 映像信号入力を表示用に信号処理するた
めの映像信号処理回路において、表示系の同期信号であ
る第３の同期信号を生成するために用いられる同期信号
生成回路であって、 表示系の基準クロック信号に基づいて第２の同期信号を
発生させるための同期信号発生手段と、 入力された映像信号に含まれる第１の同期信号と前記第
２の同期信号の位相を比較するための位相比較手段と、 前記位相比較手段における比較結果に基づき、位相差が
基準外になると前記第２の同期信号を前記第１の同期信
号に同期させるための同期手段とを備え、 前記第２の同期信号を前記第３の同期信号として生成す
ることを特徴とする同期信号生成回路。 - 【請求項２】 前記位相比較手段における位相差の比較
基準を生成するための比較基準信号生成回路を備えたこ
とを特徴とする請求項１記載の同期信号生成回路。 - 【請求項３】 前記比較基準は、前記第２の同期信号の
位相に基づいていることを特徴とする請求項２記載の同
期信号生成回路。 - 【請求項４】 請求項１〜３のうちのいずれか１項記載
の同期信号生成回路を備えたことを特徴とする映像信号
処理回路。 - 【請求項５】 請求項４記載の映像信号処理回路を備え
たことを特徴とする映像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002105606A JP2003304414A (ja) | 2002-04-08 | 2002-04-08 | 同期信号生成回路、映像信号処理回路、および映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002105606A JP2003304414A (ja) | 2002-04-08 | 2002-04-08 | 同期信号生成回路、映像信号処理回路、および映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003304414A true JP2003304414A (ja) | 2003-10-24 |
Family
ID=29390237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002105606A Pending JP2003304414A (ja) | 2002-04-08 | 2002-04-08 | 同期信号生成回路、映像信号処理回路、および映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003304414A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196986A (ja) * | 2005-01-11 | 2006-07-27 | Sharp Corp | ゲンロック装置 |
| JP2012075156A (ja) * | 2004-07-22 | 2012-04-12 | Microsoft Corp | ビデオパラメータを調整することによるビデオ同期化 |
| CN103425006A (zh) * | 2012-05-22 | 2013-12-04 | 上海微电子装备有限公司 | 用于光刻设备的对准信号处理装置及对准装置 |
-
2002
- 2002-04-08 JP JP2002105606A patent/JP2003304414A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012075156A (ja) * | 2004-07-22 | 2012-04-12 | Microsoft Corp | ビデオパラメータを調整することによるビデオ同期化 |
| JP2006196986A (ja) * | 2005-01-11 | 2006-07-27 | Sharp Corp | ゲンロック装置 |
| JP4646637B2 (ja) * | 2005-01-11 | 2011-03-09 | シャープ株式会社 | ゲンロック装置 |
| CN103425006A (zh) * | 2012-05-22 | 2013-12-04 | 上海微电子装备有限公司 | 用于光刻设备的对准信号处理装置及对准装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0806867B1 (en) | Video signal processing apparatus | |
| EP0913053B1 (en) | Synchronization of multiple video and graphic sources with a display using a slow pll approach | |
| KR19990087869A (ko) | 동기제어회로 | |
| US6037994A (en) | Sync signal processing device for combined video appliance | |
| JP2001078115A (ja) | デジタル映像機器のためのクロック供給装置 | |
| US6674482B1 (en) | Apparatus for generating sync of digital television | |
| JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP2006227442A (ja) | 映像信号処理装置、及び該装置を備えた映像表示装置 | |
| KR100504497B1 (ko) | 디지털 티브이의 클럭 신호 발생 장치 | |
| JP3638443B2 (ja) | ディジタル放送用テレビジョン受信機 | |
| JP4639433B2 (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| KR200274172Y1 (ko) | 디지털 그래픽 기능을 이용한 온스크린 디스플레이출력장치 | |
| JPH1028245A (ja) | 映像信号処理装置 | |
| JP2002016819A (ja) | ビデオデコーダ | |
| JP3138148B2 (ja) | 映像信号変換装置 | |
| JP3544198B2 (ja) | 映像表示装置 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JP3138670B2 (ja) | 同期信号調整機能付き映像記憶再生装置 | |
| JP2604265B2 (ja) | テレビジョン受像機 | |
| JP2010035092A (ja) | 映像信号処理方法、映像信号処理装置 | |
| JPH05103260A (ja) | 映像信号合成装置 | |
| JP2003169229A (ja) | テレビジョン映像表示装置及び表示方法 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |