JPH1028245A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 多様な映像信号に対して、映像信号処理の処
理プログラムの変更のみで、フレキシブルに対応できる
映像信号処理装置を提供する。 【解決手段】 プロブラマブル演算回路４と入力同期信
号再生回路８及びプログラマブル演算回路６と出力同期
パルス発生回路９を備えることにより、入力及び出力に
異なったシステムクロック信号を供給し、映像信号の処
理は、プログラマブル演算回路の信号処理プログラムを
変更することのみで、フレキシブルに対応する。さら
に、メモリ５を介して、入力側のシステムクロック信号
で処理した信号を、出力側のシステムクロック信号で処
理することにより、周波数と位相の変換を行う機能を併
せ持つことにより、多くの異なる信号規格の映像信号の
処理を行うことが可能であり、回路の共通化により大幅
なコスト削減と生産工数削減を図ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプログラマブル演算
手段を用いて映像信号を再生処理する映像信号処理装置
に関する。

【０００２】

【従来の技術】近年、テレビジョン信号の放送方式は多
様化してきており、現在では地上波を用いたＮＴＳＣ方
式による現行テレビジョン放送（以下ＮＴＳＣ方式放送
と記す）だけでなく、放送衛星を用いたＮＴＳＣ方式放
送や高品位テレビジョン放送が実現されている。このよ
うに放送方式の多様化に伴いテレビジョン受信機には各
種放送方式により放送されるテレビジョン信号を受信で
きる機能を備えることが要求されている。また、パーソ
ナルコンピュータ等の情報機器の普及により、家庭のテ
レビジョン受信機にいわゆるＶＧＡクラスの解像度の表
示能力を持たせることも必要となってきている。

【０００３】６は現行のＮＴＳＣ方式放送信号とＭＵＳ
Ｅ方式により放送されているテレビジョン信号（以下Ｍ
ＵＳＥ方式放送信号と記す）を受信するテレビジョン受
信機の映像信号処理回路の構成例である。ＮＴＳＣ方式
放送信号とＭＵＳＥ方式放送信号は、チューナ、ＶＩＦ
及び検波回路により、それぞれベースバンドのＮＴＳＣ
方式複合映像信号、ＭＵＳＥ方式複合映像信号となり入
力端子７１、７２に加えられる。一般的に、ＮＴＳＣ方
式複合映像信号とＭＵＳＥ方式複合映像信号のデコード
は互いに処理内容が異なるため、それぞれ専用の処理回
路を用いる。デコードされたＮＴＳＣ方式映像信号（輝
度信号と色信号）信号及びＭＵＳＥ方式映像信号（輝度
信号と色信号）は、それぞれに対応する表示のための処
理が行われ、表示装置に供給される。

【０００４】また、ＮＴＳＣ方式映像信号の拡張規格の
１つである第２世代クリアビジョン（以下ＥＤ２と記
す）方式で放送された信号は、ＥＤ２方式に対応するデ
コード処理が行われ、水平同期周波数が３１．５ＫＨｚ
に変換され、ＭＵＳＥ方式放送信号の水平同期周波数３
３．７５ＫＨｚと近い周波数になるので、同期系、出力
表示系の処理回路を共通化できる。それぞれの同期信号
は切り替えられて、表示装置の処理回路に供給される。
また、このような機能を有するテレビジョン受信機では
ＥＤ２方式以外の通常のＮＴＳＣ方式の映像信号の処理
も、水平同期周波数を３１．５ＫＨｚに変換する場合が
ある。この場合も同期系、出力表示系の処理回路を共通
化できることは云うまでもない。

【０００５】まずはじめに、ＮＴＳＣ方式映像信号のデ
コードについて、その動作を説明する。チューナ、ＩＦ
回路及び検波回路で復調されたベースバンドのＮＴＳＣ
方式映像信号は、ＮＴＳＣ方式複合映像信号入力端子７
２に供給される。クランプ回路８２は入力されたＮＴＳ
Ｃ方式複合映像信号の直流レベルを適当なレベルに調整
し、Ａ／Ｄ変換器８３はＮＴＳＣ方式複合映像信号を量
子化（２値化）しデジタル複合映像信号に変換する。な
お、量子化周波数は、色副搬送波に位相同期した色副搬
送波の４倍の周波数即ち約１４．３ＭＨｚを使用する。
デジタル化されたベースバンドのＮＴＳＣ方式複合映像
信号は、ＮＴＳＣ方式デコード回路７６Ｎに供給され
る。デコード回路７６Ｎは輝度信号処理、色信号処理、
プログレッシブ走査変換処理等を行う。また、ＥＤ２方
式のベースバンドの複合映像信号（以下ＥＤ２方式複合
映像信号と記す）は、ＥＤ２方式複合映像信号デコード
回路７６Ｅに供給される。デコード回路７６Ｅは輝度信
号処理、色信号処理、水平高域補強信号再生処理、垂直
補強信号再生処理等を行う。なお７６Ｎの輝度信号処
理、色信号処理と７６Ｅの輝度信号処理、色信号処理を
共通の回路で行うことも可能である。

【０００６】一方、ＮＴＳＣ方式複合映像信号の同期信
号再生回路７５では、量子化されたデジタルＮＴＳＣ方
式複合映像信号から、水晶共振子１０２を含む共振回路
を用いて、色副搬送波に位相同期したクロック信号Φ91
を再生する。また、同期信号再生回路７５では、クロッ
ク信号Φ91を用いて量子化したデジタルＮＴＳＣ方式複
合映像信号の同期信号成分も検出し、水平同期信号、垂
直同期信号を再生し、入力の水平同期信号に位相同期し
たクロック信号Φ92、クランプパルス等必要なパルス信
号を発生する。ＮＴＳＣ方式複合映像信号のデコード回
路７６Ｎでは、輝度信号処理、色信号処理をクロック信
号Φ91、クロック信号Φ92及び水平同期信号等を用いて
ＮＴＳＣ方式複合映像信号のデコードを行う。ＥＤ２方
式複合映像信号のデコード回路７６Ｅでは、前記７６Ｎ
での処理に加えて、ＥＤ２方式複合映像信号に対して、
水平高域補強信号再生処理をクロック信号Φ91及びΦ91
と同期したクロック信号、同期信号等を用いて行う。

【０００７】以上の処理を行った映像信号を出力系の水
平、垂直同期パルスに同期したクロック信号Φ95を用い
てサンプリングし、出力系の水平、垂直同期パルスに同
期させる。なお、クロック信号Φ95は水晶１０３を含む
共振回路で形成され出力系の垂直、水平同期パルスに同
期している。前記処理後の映像信号に対して、ＥＤ２方
式映像信号の場合は、垂直補強信号再生処理がクロック
信号Φ95及び、Φ95に同期したクロックを用いて行われ
る。なお、プログレッシブ走査表示のための変換処理
は、ＮＴＳＣ方式映像信号とＥＤ２方式映像信号に対
し、クロック信号Φ95及びΦ95に同期したクロックを用
いて共通に行うことができる。

【０００８】次に、ＭＵＳＥ方式テレビジョン映像信号
（以下ＭＵＳＥ方式複合映像信号と記す）のデコード処
理について、その動作を説明する。チューナ、ＩＦ回路
及び検波回路で復調されたベースバンドのＭＵＳＥ方式
映像信号は、ＭＵＳＥ方式複合映像信号入力端子７１に
供給される。入力されたＭＵＳＥ方式複合映像信号の直
流レベルは、クランプ回路９２でで適当なレベルに調整
され、Ａ／Ｄ変換器９３で量子化（２値化）されデジタ
ル映像信号に変換される。なお、量子化周波数は、水平
位相基準信号に位相同期した約１６．２ＭＨｚを使用す
る。デジタル化されたＭＵＳＥ方式複合映像信号は、Ｍ
ＵＳＥ方式複合映像信号デコード回路７４に供給され
る。デコード回路７４ではフィールド内、フィールド
間、或いはフレーム間内挿を用いて、伝送されていない
標本点情報を近似的に補間することにより、広帯域な高
品位映像信号を再生する。

【０００９】一方、ＭＵＳＥ方式テレビジョン信号の同
期信号再生回路７３では、デジタル化されたＭＵＳＥ方
式複合映像信号から、水平位相基準信号、水平同期信
号、垂直位相基準信号、垂直同期信号を再生するととも
に、ＭＵＳＥ方式複合映像信号のデコード処理回路を動
作させるために必要となるクロック信号Φ95を水晶共振
子１００を含む共振回路から再生し、各種入力処理用制
御信号を発生する。また、ＭＵＳＥ方式複合映像信号で
は水平走査期間内の映像信号を１１／１２に圧縮して送
信しており、デコード側で伸長する必要があり、表示装
置の水平走査周期パルスに位相同期する約４４ＭＨｚの
クロック信号Φ98を、水晶共振子１０１を含む共振回路
から発生させる。デコードされた映像信号は、ＭＵＳＥ
方式複合映像信号のデコード処理回路の最終段で、約４
４ＭＨｚのクロック信号Φ98によりサンプリングされ、
水平走査周期パルスに同期する。

【００１０】ＮＴＳＣ方式複合映像信号デコード回路７
６Ｎ，ＥＤ２方式複合映像信号デコード回路７６Ｅ，Ｍ
ＵＳＥ方式複合映像信号デコード回路７４の出力は、そ
れぞれＤ／Ａ変換器８７、９７によりアナログ信号に変
換され、スイッチ回路８０で、いずれかの信号が選択さ
れ出力される。また同様に同期信号もスイッチ回路７９
で選択され出力される。

【００１１】

【発明が解決しようとする課題】このように映像信号処
理装置を用いて、多数の異なるフォーマットのテレビジ
ョン映像信号入力を、デコード処理するためには、入力
信号フォーマットの種類に対応して、複数の専用デコー
ド回路と同期再生回路及びクロック発生素子が必要とな
り、回路規模が増大するとともに、コスト、生産性の面
でも不利になるという課題を有していた。

【００１２】

【課題を解決するための手段】前記課題を解決するため
に、本発明の映像信号処理装置は、入力される異なる方
式の映像信号に応じた信号処理プログラムが入力される
複数のプログラマブル演算手段をクロック変更を行うた
めの記憶手段を介して接続し、各プログラマブル演算手
段を異なるクロック信号で制御し映像信号処理すること
を特徴とする映像信号処理装置であり、具体的には、入
力されたテレビジョン映像信号の同期信号を分離、抽出
する同期信号再生手段と、前記映像信号に含まれる水平
位相基準信号に位相同期したクロック信号Φ15を発生す
るクロック信号発生手段と、前記映像信号のデコード処
理を行う第１のプログラマブル演算手段と、前記第１の
プログラマブル演算手段の出力信号を入力し記憶する記
憶手段と、映像信号を表示装置上に表示するための同期
パルスを発生させる同期パルス発生手段と、前記記憶手
段の出力信号を入力し前記第１のプログラマブル演算手
段で行われる第１のデコード処理以降の映像信号の第２
のデコード処理及び出力処理を行う第２のプログラマブ
ル演算手段と、映像信号のデコード処理又は出力処理と
クロック信号再生等の映像信号処理を実行するための複
数のプログラムが格納されたメモリと、入力されたテレ
ビジョン映像信号の方式に対応して、上記複数のプログ
ラムが格納されたメモリから選択的にプログラムを読み
出す制御手段とを備えたことを特徴とするものである。

【００１３】本発明によれば、演算回路を動作させるプ
ログラムの書き換えにより多数の異なる信号フォーマッ
ト（放送方式）の入力テレビジョン信号に対し、同一の
ハードウエアにてプログラマブルに対応でき、コスト
面、生産性の面で優れた映像信号処理装置を提供でき
る。

【００１４】

【発明の実施の形態】本発明の映像信号処理装置は、入
力されたテレビジョン映像信号の同期信号を分離、抽出
する同期信号再生手段と、前記映像信号に含まれる水平
位相基準信号に位相同期したクロック信号Φ15を発生す
るクロック信号発生手段と、前記映像信号のデコード処
理を行う第１のプログラマブル演算手段と、前記第１の
プログラマブル演算手段の出力信号を入力し記憶する記
憶手段と、映像信号を表示装置上に表示するための同期
パルスを発生させる同期パルス発生手段と、前記記憶手
段の出力信号を入力し前記第１のプログラマブル演算手
段で行われる第１のデコード処理以降の映像信号の第２
のデコード処理及び出力処理を行う第２のプログラマブ
ル演算手段と、映像信号のデコード処理又は出力処理と
クロック信号発生等の映像信号処理を実行するための複
数のプログラムが格納されたメモリと、入力されたテレ
ビジョン映像信号の方式に対応して、上記複数のプログ
ラムが格納されたメモリから選択的にプログラムを読み
出す制御手段とを備えたことを特徴とするものであり、
プログラマブル演算手段とクロック信号発生手段とを入
力映像信号の種類に応じてプログラマブルに切り替える
ことにより多数の異なる信号フォーマットの入力映像信
号を同一のハードウエアで処理することができる。

【００１５】本発明の映像信号処理装置は、第１の複合
映像信号入力の同期信号とは同期していない外部入力同
期信号に位相同期したクロック信号を発生し、かつ表示
装置に映像を表示するための同期パルスΦ21（水平同期
パルスΦ35及び垂直同期パルスΦ36で構成されている）
に前記クロック信号の位相を同期させる第１のクロック
信号発生手段を有することを特徴とし、互いに異なる信
号フォーマットの入力複合映像信号を同一の画面に表示
する場合に、一方即ち第１の入力複合映像信号から第１
の同期信号を分離、抽出し、他方即ち第２の複合映像信
号を表示するための表示パルス発生のために同期信号は
外部より供給して、第２のクロック信号発生を行い、映
像メモリを介し、メモリに記憶されている第１、第２の
映像信号を同一のクロック信号即ち表示装置に映像を表
示するための表示同期パルスに位相同期したクロック信
号により、読み出し表示することにより、互いに非同期
でかつ信号フォーマットの異なる２種類の映像信号の全
部又は一部を同一の画面に表示することが可能になる。

【００１６】本発明の映像信号処理装置は、入力された
複合映像信号の水平位相基準信号に位相同期したクロッ
ク信号を発生するクロック信号発生手段と、映像信号を
表示装置上に表示するために、表示装置を駆動する表示
同期パルスに位相同期したクロック信号を発生させるク
ロック信号発生手段とは、それぞれ複数の周波数のクロ
ック信号を出力することが可能なＶＣＯ回路を構成を有
することを特徴とする。ＶＣＯ（電圧制御発振器）を用
いることにより、複数の信号フォーマットの入力映像信
号に対応し、広範囲の発振周波数を出力することができ
る。

【００１７】本発明の請求項６に記載した発明は、テレ
ビジョン映像信号表示装置がＣＲＴであって、テレビジ
ョン映像信号をデコードした信号を表示するための同期
パルス発生手段から得られる同期信号を基準として、テ
レビジョン映像信号を記憶しているメモリからの読み出
し処理を行う前記第２のプログラマブル演算手段と、第
２のプログラマブル演算手段を制御する複数のプログラ
ムが格納されたメモリと、入力されたテレビジョン映像
信号のフォーマットに応じて、選択的に上記メモリに格
納されているプログラムを読み出し、プログラマブル演
算手段内のメモリに書き込む制御手段とを備えたことを
特徴とし、映像信号表示用同期パルスを基準として、表
示する映像信号のフォーマットに対応した偏向系の処理
を、プログラマブル演算手段により任意に選択し、複数
の出力表示形式に対応させることができる。

【００１８】（実施の形態１）以下に、本発明の映像信
号処理装置の実施の形態例について、図１〜図６を用い
て説明する。

【００１９】図１は本発明の映像信号処理装置の構成を
示すブロック図である。入力される映像信号は、例えば
ＭＵＳＥ方式複合映像信号、ＮＴＳＣ方式複合映像信
号、ハイビジョンベースバンド信号、等多種類の複合映
像信号（同期信号を含む）を想定している。

【００２０】まず、選択回路１において、１つの映像信
号が選択され、クランプ回路２で直流レベルが調整さ
れ、Ａ／Ｄ変換器３で、デジタル映像信号に変換され
る。デジタル映像信号は第１のプログラマブル演算回路
４と入力同期信号再生回路８に供給される。入力同期信
号再生回路８は、入力された映像信号から同期信号を分
離、再生する機能と、入力された映像信号の水平位相基
準信号に位相同期したクロック信号を発生する機能を備
えている。

【００２１】図２に入力同期信号再生回路８のブロック
図を示す。入力同期信号再生回路８は複数の入力複合映
像信号に対応するため、プログラマブルカウンターを含
む構成となっているが、複数の入力複合映像信号に対応
して、回路を構成する各ブロックの機能及び動作を切り
替える構成にすることも可能である。先ず、同期信号検
出部２０において、デジタル映像信号中の水平同期信号
成分及び、垂直同期信号成分を分離、抽出する。例え
ば、ＮＴＳＣ方式複合映像信号の場合には同期信号が、
映像信号の黒レベルよりも低いレベルと規定されている
ので、同期信号分離回路のスライスレベルを適当な値に
設定し、スライス後の出力を積分することにより、水平
同期信号成分及び垂直同期信号成分を分離、抽出でき
る。また、ＭＵＳＥ方式テレビジョン信号の場合は垂直
同期信号成分であるフレーム同期パルスを時間的な自己
相関をとることにより検出する。水平同期信号は前記フ
レームパルスにより起動されるカウンタにより発生でき
る。

【００２２】デジタル映像信号は同期基準信号取り込み
メモリ２５に入力される。２５は、ＭＵＳＥ方式複合映
像信号の場合は混合されている水平位相基準信号の波形
を抽出し、ＮＴＳＣ方式複合映像信号の場合は色副搬送
波を再生するためのカラーバースト信号を抽出する。抽
出したデジタル信号波形をＣＰＵ１２へ転送し、ＣＰＵ
１２でループフィルタ演算を行いＶＣＯの制御電圧端子
２８の制御電圧Ｖ28を算出し、ＶＣＯ１１ａに供給して
フィードバックループを形成する。

【００２３】ＶＣＯ１１ａは、電圧制御型の周波数可変
クロックパルス発生器で、例えばリング発振器を発振源
とし、ＭＵＳＥ方式複合映像信号用の約３２ＭＨｚのク
ロックパルス、または、ＮＴＳＣ方式複合映像信号用の
約２８ＭＨｚのクロックパルス，或いはＶＧＡ信号用の
約５０ＭＨｚのクロックパルス等広い周波数範囲のクロ
ックパルスを発生し得るものを使用する。

【００２４】ＶＣＯ１１ａの出力のクロックパルスは、
Ａ／Ｄ変換器３、プログラマブル演算回路４、入力同期
信号再生回路８に供給され、入力信号処理回路のシステ
ムクロックパルスとして使用される。

【００２５】同期信号検出部２０から出力される水平同
期信号（パルス）は、ＶＴＲの再生出力信号のような非
標準ＮＴＳＣ方式複合映像信号等を処理するために、そ
のままでは使用せず、ループフィルターを用いて安定化
する必要がある。水平位相検出回路２１ａでは、発生さ
せた水平同期パルスと、水平位相検出部２１ａで検出し
た水平同期信号との位相誤差を検出する。検出結果は、
ＣＰＵ１２に転送され、位相誤差を打ち消すような水平
プログラマブルカウンタ２３ａの分周比を演算し、その
演算結果を水平プログラマブルカウンタ２３ａに設定
し、フィードバックループを形成する。ここで、前記演
算結果は１水平走査期間内の入力システムクロックパル
スの個数を示している。水平プログラマブルカウンタ２
３ａの分周出力はメモリ５の書き込みアドレス信号とし
て、メモリ５へ出力される。システムクロックの繰り返
し周期以下の位相誤差は水平スキュー量としてＣＰＵ１
２で検出でき、プログラマブル演算回路４で、スキュー
量を打ち消す様な位相補正をかけることにより位相誤差
を吸収する。

【００２６】また、水平プログラマブルカウンタ２３ａ
の分周出力を、パルス生成カウンタ２４ａを用いて任意
の位相、パルス幅に調整し、検出した水平同期信号Φ31
として出力同期パルス発生回路９に供給する。図２の２
０により検出された垂直同期信号もパルス生成カウンタ
２４ａにて任意の位相、パルス幅に調整し、検出垂直同
期信号Φ32として出力する。

【００２７】一方、プログラマブル演算回路４に入力さ
れたデジタル映像信号は入力映像信号の種類に対応して
各種の必要なデコード処理が施される。図５にプログラ
マブル演算回路の構成例を示す。ＭＩＤＩ（Ｍｕｌｔｉ
ｐｌｅ ＩＮｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ
Ｄａｔａ ｓｔｒｅａｍ）方式で、演算素子ＰＥ５０を
マトリクス状に配置し、各ＰＥは格子状に結ばれたネッ
トワーク配線により結合される。ＰＥ５０は数式演算ユ
ニットＡＬＵと、ＡＬＵを制御する命令レジスタ、及び
数値入力用のデータレジスタにより構成さている。各種
レジスタは、専用の配線を通してＣＰＵ１２と接続され
ており、各種入力映像信号または、各種デコードモード
に対応して書き換えることが可能にとなり、動的に信号
処理内容を変更できる。

【００２８】

【表１】

【００２９】（表１）に示すように、ＮＴＳＣ方式テレ
ビジョン信号をデコードする場合には、プログラマブル
演算回路４がＹＣ分離処理、色信号復調処理、ＡＣＣ処
理等を行い、ＥＤ２方式テレビジョン信号をデコードす
る場合には、演算回路４がＹＣ分離処理、色信号復調処
理、ＡＣＣ処理、水平補強信号（ＨＨ）処理等を行う。
入力システムクロックパルスΦ29を用いてこれらの処理
を行う。またＭＵＳＥ方式テレビジョン信号デコード処
理の場合は、演算回路４が静止領域内挿処理、動領域内
挿処理、動き検出処理、線順次デコード処理等を行う。

【００３０】次に、演算回路４でデコード処理された信
号は、表示系のシステムクロックパルスに同期させるた
め、メモリ５に書き込まれる。非同期処理、同期処理を
問わず、異なるシステムクロックで動作する回路間での
デジタル信号の送受信には、一般的に、読み込み、書き
込みが交互に行える（いわゆるｒｅａｄ ｍｏｄｉｆｉ
ｅｄ ｗｒｉｔｅ）メモリを使用する。メモリ５の書き
込みアドレスは、入力同期信号、およびそれに同期した
各種パルスを発生する入力同期信号再生回路８で発生さ
れる入力システムクロックパルスΦ29により形成され
る。

【００３１】次に、出力同期信号演算回路９について図
３を用いて説明する。入力同期信号演算回路８で検出し
た水平同期信号Φ31、垂直同期信号Φ32、外部同期信号
Φ16を用いてＰＬＬループを形成し、出力（表示）系の
システムクロックを外部同期信号Φ16に同期させる。

【００３２】外部同期信号Φ16は、例えば２画面表示テ
レビジョンの場合に、表示同期パルスの基準を主画面に
表示される映像信号の同期信号とし、副画面に表示され
る映像信号の書き込み時のメモリ５のアドレス形成に用
いられる。図２、図３では外部同期信号入力時の信号処
理を省略しているが、メモリ５を外部同期信号に同期さ
せる場合は、書き込みアドレスを切り替えればよい。外
部同期入力時にはフィールド単位で書き込みアドレス回
路を動作させ、フレーム周波数の差を吸収する。内部入
力同期時にはフレーム単位で書き込みアドレス回路を動
作させる。外部同期信号Φ16とΦ16に同期した入力シス
テムクロックパルスΦ69と内部入力システムクロックパ
ルスΦ29を用いて、メモリ５に非同期の２種類のデジタ
ル映像信号を書き込み、同一の表示系のシステムクロッ
クを用いて、メモリ５からデジタル映像信号を読み出す
ことにより、表示装置上にいわゆる２画面表示を行うこ
とができる。

【００３３】ＮＴＳＣ方式映像信号の場合は、水平走査
線（ライン）補間処理等のライン単位の映像信号処理を
行うため、ライン単位でクロックパルスの数を表示幅
（画素数）に合わせる必要が有り、ライン周波数（水平
走査周波数）に位相同期したクロックパルスを発生する
必要がある。水平位相検出部２１ｂでは、約２８ＭＨｚ
のクロックを１／１８２０に分周する水平プログラマブ
ルカウンタ２３ｂにより形成された水平同期パルスΦ30
と、検出した水平同期信号Φ31との位相誤差を検出し、
検出結果をＣＰＵ１２で演算し、その演算結果を電圧値
に変換し、端子２８よりＶ28として出力し、ＶＣＯ１１
（ｂ）の発振周波数を制御する。ＶＣＯ１１（ｂ）から
表示装置の水平走査周波数に同期した出力システムクロ
ックΦ33が水平プログラマブルカウンタ２３ｂに加えら
れているので、フィードバックループが形成される。な
お、出力同期生成回路９はすべて出力システムクロック
Φ33を基準クロックとして動作する。通常、ループフィ
ルタの時定数は非常に大きく設定し、入力のライン周波
数に同期し、かつ入力水平同期信号のジッターの影響を
受けない安定した出力システムクロックを生成する。

【００３４】水平同期パルスで制御されるプログラマブ
ルカウンタ２３ｂの水平周期パルス出力をパルス生成カ
ウンタ２４ｂにより任意の位相、パルス幅に調整し、出
力系の水平同期パルスΦ35として出力する。同様に、検
出した垂直同期パルスも位相とパルス幅の調整がパルス
生成カウンタ２４ｂにより行われ，垂直同期パルスΦ36
として出力される。

【００３５】また、ＭＵＳＥ方式複合映像信号の場合
は、出力系のシステムクロックΦ33の周波数は約４４Ｍ
Ｈｚであり、水平同期パルスで制御されるプログラマブ
ルカウンタ２３ｂの分周比は１／１３２０となる。

【００３６】なお、ＶＣＯ１１ａ，ＶＣＯ１１ｂは広範
囲の出力信号周波数に対応するため、約１０ＭＨｚ〜約
５０ＭＨｚ程度までの広範囲な周波数可変範囲を有する
発振器である。

【００３７】メモリ５の読み出しアドレスは、出力同期
生成回路９において形成される。ＮＴＳＣ方式複合映像
信号やＭＵＳＥ方式複合映像信号の場合は、ラインメモ
リを使用し、映像信号はライン単位で処理され出力シス
テムクロックΦ33により読み出され位相及び周波数の変
換が行われる。

【００３８】プログラマブル演算回路６では、出力シス
テムクロックΦ33と、出力同期パルスを用いて映像信号
のデコード処理を行う。表１に示すように、例えばＮＴ
ＳＣ方式テレビジョン信号のデコード処理の場合には、
走査線補間処理、字幕挿入処理、画質補正処理等を行
う。ＥＤ２信号のデコード処理の場合には、走査線補間
処理、ＶＴ／ＶＨ再生処理、字幕挿入処理、画質補正処
理等を行う。ＮＴＳＣ方式複合映像信号のデコード処理
の場合には、走査線補間処理、字幕挿入処理、画質補正
処理等を行う。ＥＤ２方式複合映像信号のデコード処理
の場合には、走査線補間処理、ＶＴ／ＶＨ再生処理、字
幕挿入処理、画質補正処理等を行う。ＣＰＵ１２は、複
数の信号処理プログラムが記憶されているＲＯＭから、
映像信号を処理するために必要なプログラムを、プログ
ラマブル演算回路の命令レジスタにロードすることによ
り各種入力映像信号に対応する。デコード処理の終了し
た映像信号はＤ／Ａ変換器７でアナログ信号に変換さ
れ、映像信号出力として出力される。また、出力同期パ
ルス発生回路９から、パルス波形に整形された同期パル
スΦ18が得られる。

【００３９】次に、図４を用いて偏向出力発生回路１０
について説明する。映像出力表示装置がＣＲＴの場合
は、ＣＲＴ固有の水平偏向系の特性安定化のため、水平
偏向ドライブパルスを水平位相検出部２１ｃへフィード
バックし、水平ループフィルタ（ＰＬＬ回路）を形成す
る。出力水平同期パルスΦ35と偏向系からの水平偏向ド
ライブパルスΦ41との周波数誤差、位相誤差を水平位相
差検出回路２１ｃで検出する。検出結果がＣＰＵ１２に
より構成されている水平同期ループフィルター演算回路
へ入力され、位相差が計算され、算出された位相誤差を
補償するような値を水平プログラマブルカウンタ２３ｃ
の分周比として設定する。次に、水平プログラマブルカ
ウンタ２３ｃの出力はパルス発生カウンタ２４ｃにて、
位相、パルス幅が調整される。以上の処理は、出力系の
システムクロック単位で行われるため、出力系のシステ
ムクロックΦ33のクロックレート以下の位相差は無視さ
れる（言い換えると、位相差には応答しない）。クロッ
クスキュー補正回路４０では、１２の水平同期ループフ
ィルター演算回路で、位相差が計算され、算出された位
相誤差をアナログ的に補償し，得られた水平周期のパル
ス波形を増幅し、水平偏向出力パルスΦ42として出力す
る。垂直同期出力パルスΦ36はパルス生成カウンタ２４
ｃで波形整形され、垂直偏向出力パルスΦ43として出力
される。水平偏向出力パルスΦ42と垂直偏向出力パルス
Φ43とに基づき、表示する映像信号に対応した偏向系の
処理をプログラマブルに切り替えることにより、複数の
出力形式に対応することができる。

【００４０】このように、メモリの入力段と出力段にプ
ログラマブル演算回路を接続する構成をとることによ
り、同期信号周波数、フィールド周波数、サンプリング
（量子化）周波数等が異なる多種類の放送方式の映像信
号，または複合同期信号を含む量子化周波数の異なるデ
ータ信号を，同一の信号処理回路で処理することが可能
になる。

【００４１】

【発明の効果】以上のように、本発明によれば、プログ
ラマブル演算回路と、同期信号再生回路及び出力同期信
号発生回路を備えることにより、ＣＰＵプログラムの変
更のみで広範囲の映像信号処理に柔軟に対応することが
可能になり、更に、回路の合理化により大幅なコストダ
ウンを図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における映像信号処理装
置のブロック図

【図２】本発明の実施の形態１における入力同期信号再
生回路のブロック図

【図３】本発明の実施の形態１における出力同期信号発
生回路のブロック図

【図４】本発明の実施の形態１における偏向出力生成回
路のブロック図

【図５】本発明の実施の形態１におけるプログラマブル
演算回路の構成図

【図６】従来の映像信号処理装置のブロック図

【符号の説明】

１ 選択回路 ２ クランプ回路 ３ Ａ／Ｄ変換器 ４ プログラマブル演算回路Ａ ５ メモリ ６ プログラマブル演算回路Ｂ ７ Ｄ／Ａ変換器 ８ 入力同期信号再生回路 ９ 出力同期パルス発生回路 １０ 偏向出力生成回路 １１（ａ） ＶＣＯ １１（ｂ） ＶＣＯ １２ ＣＰＵ １３ ＲＯＭ １４ ＲＡＭ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力される異なる方式の映像信号に応じ
   た信号処理プログラムが入力される複数のプログラマブ
   ル演算手段をクロック変更を行うための記憶手段を介し
   て接続し、各プログラマブル演算手段を異なるクロック
   信号で制御し映像信号処理することを特徴とする映像信
   号処理装置。
2. 【請求項２】 入力された映像信号の同期成分を分離す
   る同期再生手段と、前記映像信号の基準信号に位相同期
   したクロックを再生する同期再生手段と、前記映像信号
   のデコード処理を行う第１のプログラマブル演算手段
   と、前記第１のプログラマブル演算手段からの信号を入
   力する記憶手段と、映像信号を出画するための同期信号
   を作成およびこの同期信号に位相同期したクロックを生
   成する同期生成手段と、前記記憶手段の出力信号を入力
   し前記第１のプログラマブル演算手段におけるデコード
   処理以降の映像デコード及び出力処理を行う第２のプロ
   グラマブル演算手段と、映像デコード処理または出力処
   理とクロック再生等の映像信号処理を実行するための複
   数のプログラムが格納されたメモリと、入力された映像
   信号に応じ選択的に上記メモリを対応づける制御手段と
   を備えたことを特徴とする映像信号処理装置。
3. 【請求項３】 多数の異なる方式の同期信号成分を有す
   る入力映像信号に対応して、信号処理内容を設定できる
   ２個以上のプログラマブル演算手段と、１個以上の記憶
   手段と、各プログラマブル演算手段に異なるクロック信
   号を供給する手段とを構成要素とする映像信号処理装置
   であって、少なくとも１個以上の前記記憶手段の入力側
   に、少なくとも１個以上のプログラマブル演算手段（第
   １のプログラマブル演算手段）を接続し、前記記憶手段
   の出力側に少なくとも１個以上のプログラマブル演算手
   段（第２のプログラマブル演算手段）を接続し、前記入
   力映像信号の方式に対応した信号処理プログラムを前記
   第１のプログラマブル演算手段と前記第２のプログラマ
   ブル演算手段に入力して信号処理することを特徴とする
   映像信号処理装置。
4. 【請求項４】 多数の異なる方式の入力映像信号に含ま
   れている同期信号成分（Φ11）を分離する同期信号分離
   ・再生手段と、前記映像信号の同期位相を示す位相基準
   信号に位相同期したクロック信号（Φ15）を発生するク
   ロック信号発生手段と、前記入力映像信号のデコード処
   理を行う第１のプログラマブル演算手段と、前記第１の
   プログラマブル演算手段の出力を入力し記憶する記憶手
   段と、映像信号を表示装置上に表示するための同期パル
   スΦ21を発生させ、前記同期パルス（Φ21）に位相同期
   した出力システムクロック信号（Φ33）を発生する出力
   システムクロック信号発生手段と、前記記憶手段の出力
   信号を入力し、前記第１のプログラマブル演算手段にお
   けるデコード処理以降の映像信号デコード処理及び映像
   信号出力処理を行う第２のプログラマブル演算手段と、
   映像信号デコード処理または映像信号出力処理とクロッ
   ク信号発生等の映像信号処理を実行するための複数のプ
   ログラムが格納されたメモリと、入力された映像信号に
   応じて選択的に上記メモリに記憶されているプログラム
   を対応づける制御手段とをそなえたことを特徴とする映
   像信号処理装置。
5. 【請求項５】 出力システムクロック信号発生手段は、
   入力された映像信号の同期信号とは非同期な外部同期信
   号に位相同期したクロック信号を発生することを特徴と
   する請求項４記載の映像信号処理装置。
6. 【請求項６】 入力された映像信号の位相基準信号に位
   相同期したクロック信号を発生するクロック信号発生手
   段は、それぞれ複数の周波数のクロック信号を出力する
   ことが可能なＶＣＯ（電圧制御発振器）を含むことを特
   徴とするとする請求項４記載の映像信号処理装置。
7. 【請求項７】 映像信号表示装置が陰極線管であって、
   映像デコード信号を表示装置上に表示するための表示ク
   ロック信号発生手段から得られる表示クロック信号を基
   準として、偏向出力処理を行うプログラマブル演算手段
   と、複数のプログラムが格納されたメモリと、入力され
   た映像信号に応じて選択的に上記メモリに記憶されてい
   るプログラムを対応づける制御手段を備えたことを特徴
   とする請求項４記載の映像信号処理装置。