JP2001078115A - デジタル映像機器のためのクロック供給装置 - Google Patents
デジタル映像機器のためのクロック供給装置Info
- Publication number
- JP2001078115A JP2001078115A JP2000202396A JP2000202396A JP2001078115A JP 2001078115 A JP2001078115 A JP 2001078115A JP 2000202396 A JP2000202396 A JP 2000202396A JP 2000202396 A JP2000202396 A JP 2000202396A JP 2001078115 A JP2001078115 A JP 2001078115A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- display
- format
- video signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 入力映像フォーマットに適するディスプレー
クロックを供給するためのデジタル映像機器のためのク
ロック供給装置を提供する。 【解決手段】 本発明は相異なるフォーマットを有する
映像信号のディスプレーのためのクロックの一定倍周波
数にクロックを発生し、発生されるクロックを分周して
安定した周波数を得て位相同期させ該当するディスプレ
ークロックを供給するように構成される。従って、画質
の劣化なく相異なるフォーマットの映像信号を一つのデ
ィスプレーフォーマットにディスプレーできる。
クロックを供給するためのデジタル映像機器のためのク
ロック供給装置を提供する。 【解決手段】 本発明は相異なるフォーマットを有する
映像信号のディスプレーのためのクロックの一定倍周波
数にクロックを発生し、発生されるクロックを分周して
安定した周波数を得て位相同期させ該当するディスプレ
ークロックを供給するように構成される。従って、画質
の劣化なく相異なるフォーマットの映像信号を一つのデ
ィスプレーフォーマットにディスプレーできる。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル映像信号及
びアナログ映像信号の両方を受信することができるデジ
タルTVに係り、特に受信される映像信号の各フォーマッ
トに適するディスプレークロックを供給する装置に関す
る。
びアナログ映像信号の両方を受信することができるデジ
タルTVに係り、特に受信される映像信号の各フォーマッ
トに適するディスプレークロックを供給する装置に関す
る。
【０００２】
【従来の技術】近年、デジタルTVの商用化に伴い各デジ
タル映像のフォーマットに適するディスプレーの必要性
が高まっている。また、現在通常のNTSC放送の受信及び
ディスプレーを並行しながら、デジタルセットトップボ
ックス、デジタルVCRなどの他の受信装置から信号をア
ナログとして入力されオンスクリーンディスプレーを実
現しなければならない。
タル映像のフォーマットに適するディスプレーの必要性
が高まっている。また、現在通常のNTSC放送の受信及び
ディスプレーを並行しながら、デジタルセットトップボ
ックス、デジタルVCRなどの他の受信装置から信号をア
ナログとして入力されオンスクリーンディスプレーを実
現しなければならない。
【０００３】米国の標準デジタルTV規格は１８種のフォ
ーマットに定義される。それで、デジタル放送受信機は
伝送可能な１８種のフォーマットの映像信号を受信して
復元した後ディスプレーする。この時、相異なるフォー
マットの映像信号を一つのディスプレー機器にディスプ
レーしなければならない制約のため、入力映像フォーマ
ットをディスプレー機器に適するフォーマットに変換し
た後ディスプレーする。現在採択されたディスプレー映
像フォーマットは１９２０(H; 水平画素数)×１０８０
(V; 垂直走査線数)インターレース方式であり、実際信
号は２２００(H)×１１２５(V)×６０(F; フィールド)
になる。この時、映像信号ディスプレーのために必要な
クロック周波数は74.25MHzになり、主にクリスタル発振
器(X-TAL)を利用して発振し必要な周波数のクロックを
供給する。
ーマットに定義される。それで、デジタル放送受信機は
伝送可能な１８種のフォーマットの映像信号を受信して
復元した後ディスプレーする。この時、相異なるフォー
マットの映像信号を一つのディスプレー機器にディスプ
レーしなければならない制約のため、入力映像フォーマ
ットをディスプレー機器に適するフォーマットに変換し
た後ディスプレーする。現在採択されたディスプレー映
像フォーマットは１９２０(H; 水平画素数)×１０８０
(V; 垂直走査線数)インターレース方式であり、実際信
号は２２００(H)×１１２５(V)×６０(F; フィールド)
になる。この時、映像信号ディスプレーのために必要な
クロック周波数は74.25MHzになり、主にクリスタル発振
器(X-TAL)を利用して発振し必要な周波数のクロックを
供給する。
【０００４】前述したようなディスプレーフォーマット
に定義されたデジタル放送受信機はデジタル映像信号に
対して６０フィールドと59.94フィールドを並行して受
信ディスプレーすることができる。また、59.94Hzが標
準のアナログNTSC映像信号もディスプレー可能である。
これによって、１０００フレーム毎に１フレームが足り
なくなって、信号のスキップまたは反復現象が起きて画
面が劣化する。
に定義されたデジタル放送受信機はデジタル映像信号に
対して６０フィールドと59.94フィールドを並行して受
信ディスプレーすることができる。また、59.94Hzが標
準のアナログNTSC映像信号もディスプレー可能である。
これによって、１０００フレーム毎に１フレームが足り
なくなって、信号のスキップまたは反復現象が起きて画
面が劣化する。
【０００５】一方、従来にはオンスクリーンディスプレ
ー(OSD ; オンスクリーンディスプレイ)のためのグラフ
ィック発生器を別途に設けたが、デジタルTVではグラフ
ィック機能を内蔵したビデオプロセッサーにより電子プ
ログラムガイド(EPG; エレクトロニックプログラムガイ
ド)、プログラム仕様情報(PSI; プログラムスペシフィ
ックインフォメーション）のディスプレーが可能であ
る。したがって、セットトップボックス等の外部映像信
号受信機で１０８０インターレースフォーマットのアナ
ログ映像信号を入力されディスプレーしようとする時、
オンスクリーンディスプレーを行うのに制約が伴われう
る。
ー(OSD ; オンスクリーンディスプレイ)のためのグラフ
ィック発生器を別途に設けたが、デジタルTVではグラフ
ィック機能を内蔵したビデオプロセッサーにより電子プ
ログラムガイド(EPG; エレクトロニックプログラムガイ
ド)、プログラム仕様情報(PSI; プログラムスペシフィ
ックインフォメーション）のディスプレーが可能であ
る。したがって、セットトップボックス等の外部映像信
号受信機で１０８０インターレースフォーマットのアナ
ログ映像信号を入力されディスプレーしようとする時、
オンスクリーンディスプレーを行うのに制約が伴われう
る。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は前述した点に鑑みて、相異なるフォーマットに受信さ
れる映像信号の各フォーマットに適するディスプレーク
ロックを供給する装置を提供するところにある。
は前述した点に鑑みて、相異なるフォーマットに受信さ
れる映像信号の各フォーマットに適するディスプレーク
ロックを供給する装置を提供するところにある。
【０００７】
【課題を解決するための手段】前述したような目的を達
成するための本発明のデジタル映像機器のためのクロッ
ク供給装置は、相異なるフォーマットを有する映像信号
を既設定されたディスプレーフォーマットにディスプレ
ーするためのデジタル映像機器において、デジタル及び
アナログ放送受信される相異なるフォーマットの映像信
号をディスプレーするために必要な周波数のクロックを
発生する第１クロック発生手段と、前記ディスプレーフ
ォーマットと同一なフォーマットの受信される外部アナ
ログ映像信号をディスプレーするために必要な周波数の
クロックを発生する第２クロック発生手段と、前記第１
及び第２クロック発生手段から発生されるクロックのう
ち現在受信される映像信号フォーマットに対応するクロ
ックに位相同期させて前記映像信号のフォーマットに適
するディスプレーのためのクロックを供給するPLL手段
と、前記PLL手段から供給されるディスプレークロック
によって受信される映像信号をフォーマット変換してデ
ィスプレーするディスプレー手段とを含む。
成するための本発明のデジタル映像機器のためのクロッ
ク供給装置は、相異なるフォーマットを有する映像信号
を既設定されたディスプレーフォーマットにディスプレ
ーするためのデジタル映像機器において、デジタル及び
アナログ放送受信される相異なるフォーマットの映像信
号をディスプレーするために必要な周波数のクロックを
発生する第１クロック発生手段と、前記ディスプレーフ
ォーマットと同一なフォーマットの受信される外部アナ
ログ映像信号をディスプレーするために必要な周波数の
クロックを発生する第２クロック発生手段と、前記第１
及び第２クロック発生手段から発生されるクロックのう
ち現在受信される映像信号フォーマットに対応するクロ
ックに位相同期させて前記映像信号のフォーマットに適
するディスプレーのためのクロックを供給するPLL手段
と、前記PLL手段から供給されるディスプレークロック
によって受信される映像信号をフォーマット変換してデ
ィスプレーするディスプレー手段とを含む。
【０００８】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施例を詳細に説明する。
明の望ましい実施例を詳細に説明する。
【０００９】図１は本発明に係るデジタル映像機器のた
めのクロック供給装置の構成図である。図に示した装置
は、デジタル放送信号及びNTSCアナログ放送信号を各々
受信するためのデジタル信号受信部１０とアナログ信号
受信部１１を備える。デジタル信号受信部１０は６０Hz
及び59.94Hzのデジタル映像信号を受信し、アナログ信
号受信部１１は59.94HzのNTSCアナログ映像信号を受信
する。又、図の装置は、受信される60Hzのデジタル映像
信号のディスプレーのために必要なクロックの周波数よ
り一定倍高い周波数のクロックを発生する第１クロック
発生部１２と、59.94Hzのデジタル映像信号及び59.94Hz
のNTSCアナログ映像信号のディスプレーのために必要な
クロックの周波数より一定倍高い周波数のクロックを発
生する第２クロック発生部１３を備える。そして、第１
及び第２クロック発生部１２、１３から各々発生される
クロックのうち一つのクロックを選択して出力する第１
マルチプレクサ(MUX１)１４と、第１MUX１４から出力さ
れるクロックを１/１００に分周する分周器１５を備え
る。ここで、第１及び第２クロック発生部１２、１３を
高い周波数に設定し、分周器１５で分周することは、ク
ロックを発生するクリスタル発振器の安定動作点を確保
して安定した周波数を得るためである。第２マルチプレ
クサ(MUX２)１６は分周器１５で分周されたクロックと
偏向回路１８の水平フライバックパルス(H-FBT)のうち
一つを選択して後段のPLL手段２０に出力する。PLL手段
２０は位相検出器２１、電圧制御発振器(VCO)２２及び
同期発生器２３とからなる。一方、図の装置は、同期発
生器２３から発生される垂直周波数Vと偏向回路１８の
垂直-フライバックパルス(V-FBP)のうち一つを選択して
出力する第３マルチプレクサ(MUX３)１７と、VCO２２で
発振されるクロックCLKと同期発生器２３から発生され
る水平周波数H及び第３MUX１７の出力によって現在受信
される映像信号を既設定されたディスプレーフォーマッ
トに変換するD/A変換器を内蔵したビデオ/グラフィック
プロセッサー３０とを備える。そして、セットトップボ
ックス(set-top box）などの外部機器からアナログ信号
を受信するための外部アナログ信号受信部１９と、受信
された外部アナログ信号で同期分離を行い、偏向信号処
理してディスプレー用信号を出力するアナログディスプ
レープロセッサー４０を備える。このような構成を有す
るデジタル映像機器における受信される映像信号フォー
マットに適するクロック供給に対する動作を具体的に説
明する。
めのクロック供給装置の構成図である。図に示した装置
は、デジタル放送信号及びNTSCアナログ放送信号を各々
受信するためのデジタル信号受信部１０とアナログ信号
受信部１１を備える。デジタル信号受信部１０は６０Hz
及び59.94Hzのデジタル映像信号を受信し、アナログ信
号受信部１１は59.94HzのNTSCアナログ映像信号を受信
する。又、図の装置は、受信される60Hzのデジタル映像
信号のディスプレーのために必要なクロックの周波数よ
り一定倍高い周波数のクロックを発生する第１クロック
発生部１２と、59.94Hzのデジタル映像信号及び59.94Hz
のNTSCアナログ映像信号のディスプレーのために必要な
クロックの周波数より一定倍高い周波数のクロックを発
生する第２クロック発生部１３を備える。そして、第１
及び第２クロック発生部１２、１３から各々発生される
クロックのうち一つのクロックを選択して出力する第１
マルチプレクサ(MUX１)１４と、第１MUX１４から出力さ
れるクロックを１/１００に分周する分周器１５を備え
る。ここで、第１及び第２クロック発生部１２、１３を
高い周波数に設定し、分周器１５で分周することは、ク
ロックを発生するクリスタル発振器の安定動作点を確保
して安定した周波数を得るためである。第２マルチプレ
クサ(MUX２)１６は分周器１５で分周されたクロックと
偏向回路１８の水平フライバックパルス(H-FBT)のうち
一つを選択して後段のPLL手段２０に出力する。PLL手段
２０は位相検出器２１、電圧制御発振器(VCO)２２及び
同期発生器２３とからなる。一方、図の装置は、同期発
生器２３から発生される垂直周波数Vと偏向回路１８の
垂直-フライバックパルス(V-FBP)のうち一つを選択して
出力する第３マルチプレクサ(MUX３)１７と、VCO２２で
発振されるクロックCLKと同期発生器２３から発生され
る水平周波数H及び第３MUX１７の出力によって現在受信
される映像信号を既設定されたディスプレーフォーマッ
トに変換するD/A変換器を内蔵したビデオ/グラフィック
プロセッサー３０とを備える。そして、セットトップボ
ックス(set-top box）などの外部機器からアナログ信号
を受信するための外部アナログ信号受信部１９と、受信
された外部アナログ信号で同期分離を行い、偏向信号処
理してディスプレー用信号を出力するアナログディスプ
レープロセッサー４０を備える。このような構成を有す
るデジタル映像機器における受信される映像信号フォー
マットに適するクロック供給に対する動作を具体的に説
明する。
【００１０】第１クロック発生部１２は受信される60Hz
のデジタル放送信号をディスプレーするために、3.375M
Hzの周波数を有するクロックを発生する。第２クロック
発生部１３は受信される59.94Hzのデジタル放送信号及
び59.94HzのNTSCアナログ放送信号をディスプレーする
ために、3.3716MHzの周波数を有するクロックを発生す
る。
のデジタル放送信号をディスプレーするために、3.375M
Hzの周波数を有するクロックを発生する。第２クロック
発生部１３は受信される59.94Hzのデジタル放送信号及
び59.94HzのNTSCアナログ放送信号をディスプレーする
ために、3.3716MHzの周波数を有するクロックを発生す
る。
【００１１】第１及び第２クロック発生部１２、１３か
ら発生されたそれぞれのクロックは第１MUX１４に入力
される。第１MUX１４は入力される3.375MHzと3.3716MHz
のそれぞれの周波数を有するクロックのうち一つのクロ
ックを、制御部(図示せず)から印加されるMUX選択信号
に応じて選択して分周器１５に出力する。MUX選択信号
は現在受信される映像フォーマットによって決定され
る。
ら発生されたそれぞれのクロックは第１MUX１４に入力
される。第１MUX１４は入力される3.375MHzと3.3716MHz
のそれぞれの周波数を有するクロックのうち一つのクロ
ックを、制御部(図示せず)から印加されるMUX選択信号
に応じて選択して分周器１５に出力する。MUX選択信号
は現在受信される映像フォーマットによって決定され
る。
【００１２】まず、受信される60Hzのデジタル映像フォ
ーマットに適するクロック発生に対する動作を説明す
る。
ーマットに適するクロック発生に対する動作を説明す
る。
【００１３】デジタル信号受信部１０は２２００(H)×
１１２５(V)×６０(F）のフォーマットを有する60Hzの
デジタル映像信号を受信する。この受信される映像フォ
ーマットに適する水平周波数クロックは33.75kHzであ
り、垂直周波数クロックは60Hzであり、ディスプレーク
ロックは74.25MHzである。
１１２５(V)×６０(F）のフォーマットを有する60Hzの
デジタル映像信号を受信する。この受信される映像フォ
ーマットに適する水平周波数クロックは33.75kHzであ
り、垂直周波数クロックは60Hzであり、ディスプレーク
ロックは74.25MHzである。
【００１４】第１MUX１４はMUX選択信号に応じて第１ク
ロック発生部１２から発生される3.375MHzの周波数を有
するクロックを選択して分周器１５に出力する。分周器
１５は第１MUX１４で選択された3.375MHzの周波数を有
するクロックを１／１００に分周し、33.75kHz周波数の
クロックを第２MUX１６に出力する。第２MUX１６は制御
部（図示せず）から印加されるMUX選択信号に応じて入
力される33.75kHz周波数のクロックをPLL手段２０の位
相検出器２１に出力する。位相検出器２１は第２MUX１
６から33.75MHz周波数のクロックを入力され、同期発生
器２３から発生される水平周波数Hを入力される。位相
検出器２１は入力された二つの信号間の位相差を検出し
て電圧制御発振器(VCO)２２に出力する。VCO２２は検出
された位相差だけ電圧制御発振を行って現在受信される
映像信号のフォーマットに適用されるディスプレークロ
ックCLKを発生させる。即ち、74.25MHzのクロックを発
生させる。同期発生器２３は分周回路よりなり、VCO２
２から供給されるクロックCLKの２２００クロック毎に
４４クロック間ほどの水平同期を発生し、１１２５水平
同期毎に４５水平同期ほどの垂直同期を発生する。同期
発生器２３から発生される水平周波数Hは位相検出器２
１とビデオ/グラフィックプロセッサー３０に入力され
る。また、同期発生器２３で発生される垂直周波数Vは
第３MUX１７に入力される。第３MUX１７は制御部(図示
せず)から印加されるMUX選択信号に応じて同期発生器２
３で発生される垂直周波数Vをビデオ/グラフィックプロ
セッサー３０へ供給する。ビデオ/グラフィックプロセ
ッサー３０は内蔵されたD/A変換器を通じてPLL手段２０
のVCO２２で発振される74.25MHz周波数のクロックCLKに
よりデジタル信号受信部１０で受信される60Hzデジタル
映像信号を１０８０インターレースフォーマットのアナ
ログ信号に変換する。この信号はアナログディスプレー
プロセッサー４０を通じてCRT上にディスプレーされ
る。
ロック発生部１２から発生される3.375MHzの周波数を有
するクロックを選択して分周器１５に出力する。分周器
１５は第１MUX１４で選択された3.375MHzの周波数を有
するクロックを１／１００に分周し、33.75kHz周波数の
クロックを第２MUX１６に出力する。第２MUX１６は制御
部（図示せず）から印加されるMUX選択信号に応じて入
力される33.75kHz周波数のクロックをPLL手段２０の位
相検出器２１に出力する。位相検出器２１は第２MUX１
６から33.75MHz周波数のクロックを入力され、同期発生
器２３から発生される水平周波数Hを入力される。位相
検出器２１は入力された二つの信号間の位相差を検出し
て電圧制御発振器(VCO)２２に出力する。VCO２２は検出
された位相差だけ電圧制御発振を行って現在受信される
映像信号のフォーマットに適用されるディスプレークロ
ックCLKを発生させる。即ち、74.25MHzのクロックを発
生させる。同期発生器２３は分周回路よりなり、VCO２
２から供給されるクロックCLKの２２００クロック毎に
４４クロック間ほどの水平同期を発生し、１１２５水平
同期毎に４５水平同期ほどの垂直同期を発生する。同期
発生器２３から発生される水平周波数Hは位相検出器２
１とビデオ/グラフィックプロセッサー３０に入力され
る。また、同期発生器２３で発生される垂直周波数Vは
第３MUX１７に入力される。第３MUX１７は制御部(図示
せず)から印加されるMUX選択信号に応じて同期発生器２
３で発生される垂直周波数Vをビデオ/グラフィックプロ
セッサー３０へ供給する。ビデオ/グラフィックプロセ
ッサー３０は内蔵されたD/A変換器を通じてPLL手段２０
のVCO２２で発振される74.25MHz周波数のクロックCLKに
よりデジタル信号受信部１０で受信される60Hzデジタル
映像信号を１０８０インターレースフォーマットのアナ
ログ信号に変換する。この信号はアナログディスプレー
プロセッサー４０を通じてCRT上にディスプレーされ
る。
【００１５】それから、デジタル信号受信部１０あるい
はアナログ信号受信部１１で59.94Hzのデジタル映像信
号あるいはNTSCアナログ映像信号を受信する場合、その
フォーマットに適するクロック発生に対する動作を説明
する。
はアナログ信号受信部１１で59.94Hzのデジタル映像信
号あるいはNTSCアナログ映像信号を受信する場合、その
フォーマットに適するクロック発生に対する動作を説明
する。
【００１６】59.94Hzの時は２２００(H)×１１２５(V)
×５９.９４(F）のフォーマットを有し、水平周波数ク
ロックは33.716kHz、垂直周波数クロックは59.94Hz、デ
ィスプレークロックは74.175824MHzである。
×５９.９４(F）のフォーマットを有し、水平周波数ク
ロックは33.716kHz、垂直周波数クロックは59.94Hz、デ
ィスプレークロックは74.175824MHzである。
【００１７】第１MUX１４はMUX選択信号に応じて第２ク
ロック発生部１３から発生する3.3716MHz周波数のクロ
ックを選択して分周器１５に出力する。分周器１５は第
１MUX１４で選択された3.3716MHz周波数のクロックを１
/１００に分周し、33.716kHz周波数のクロックを第２MU
X１６に出力する。第２MUX１６はMUX選択信号に応じて
入力される33.716kHz周波数のクロックをPLL手段２０の
位相検出器２１に出力する。以後の動作は、前述した60
Hzの時と同一である。即ち、位相検出器２１は第２MUX
１６から入力される33.716kHz周波数のクロックと同期
発生器２３で帰還入力される水平周波数クロック間の位
相差を検出する。VCO２２は検出された位相差だけ電圧
制御発振を行って74.175824MHzのディスプレー用クロッ
クCLKを供給する。同期発生器２３はVCO２２から供給さ
れる74.175824MHz周波数のクロックCLKを２２００クロ
ック毎に４４クロック間ほどの水平同期を発生する。
又、同期発生器２３は１１２５水平同期毎に４５水平同
期だけの垂直同期を発生する。VCO２２から供給される7
4.175824MHz周波数のクロックCLKを利用して受信される
デジタル映像信号あるいはNTSCアナログ映像信号を１０
８０インターレースフォーマットに変換してディスプレ
ーする動作は前述した説明に基づき、ここでは省略す
る。
ロック発生部１３から発生する3.3716MHz周波数のクロ
ックを選択して分周器１５に出力する。分周器１５は第
１MUX１４で選択された3.3716MHz周波数のクロックを１
/１００に分周し、33.716kHz周波数のクロックを第２MU
X１６に出力する。第２MUX１６はMUX選択信号に応じて
入力される33.716kHz周波数のクロックをPLL手段２０の
位相検出器２１に出力する。以後の動作は、前述した60
Hzの時と同一である。即ち、位相検出器２１は第２MUX
１６から入力される33.716kHz周波数のクロックと同期
発生器２３で帰還入力される水平周波数クロック間の位
相差を検出する。VCO２２は検出された位相差だけ電圧
制御発振を行って74.175824MHzのディスプレー用クロッ
クCLKを供給する。同期発生器２３はVCO２２から供給さ
れる74.175824MHz周波数のクロックCLKを２２００クロ
ック毎に４４クロック間ほどの水平同期を発生する。
又、同期発生器２３は１１２５水平同期毎に４５水平同
期だけの垂直同期を発生する。VCO２２から供給される7
4.175824MHz周波数のクロックCLKを利用して受信される
デジタル映像信号あるいはNTSCアナログ映像信号を１０
８０インターレースフォーマットに変換してディスプレ
ーする動作は前述した説明に基づき、ここでは省略す
る。
【００１８】次いで、ディスプレーフォーマットと同一
な１０８０インターレースフォーマットの外部アナログ
映像信号を受信する場合、そのフォーマットに適するク
ロック発生に対する動作を説明する。
な１０８０インターレースフォーマットの外部アナログ
映像信号を受信する場合、そのフォーマットに適するク
ロック発生に対する動作を説明する。
【００１９】外部アナログ信号受信部１９はセットトッ
プボックスなどの外部機器から１０８０のインタレース
フォーマットのアナログ映像信号を赤(R)、緑(G)、青
(B）の色信号形態あるいは輝度信号Yと二つの色差信号P
b、Pr形態に受信する。アナログディスプレープロセッ
サー４０は受信される１０８０インターレースフォーマ
ットの外部アナログ信号を入力され水平及び垂直同期
(H、V)信号を分離して偏向回路１８に供給する。
プボックスなどの外部機器から１０８０のインタレース
フォーマットのアナログ映像信号を赤(R)、緑(G)、青
(B）の色信号形態あるいは輝度信号Yと二つの色差信号P
b、Pr形態に受信する。アナログディスプレープロセッ
サー４０は受信される１０８０インターレースフォーマ
ットの外部アナログ信号を入力され水平及び垂直同期
(H、V)信号を分離して偏向回路１８に供給する。
【００２０】偏向回路１８は供給される水平及び垂直同
期(H、V)信号に同期して偏向動作し、第２MUX１６に水
平フライバックパルス(H-FBP)を、第３MUX１７に垂直フ
ライバックパルス(V-FBP)を出力する。第２MUX１６はMU
X選択信号に応じて偏向回路１８から印加される水平フ
ライバックパルス(H-FBP)を選択してPLL手段２０の位相
検出器２１に出力する。以後、PLL手段２０の動作は前
述した通りなので、ここでは省略する。第３MUX１７はM
UX選択信号に応じて偏向回路１８から印加される垂直フ
ライバックパルス(V-FBP)を選択してビデオ/グラフィッ
クプロセッサー３０に出力する。ビデオ/グラフィック
プロセッサー３０はビデオプロセシングをせず、グラフ
ィックだけ発生してアナログディスプレープロセッサー
４０に出力する。アナログディスプレープロセッサー４
０はビデオ/グラフィックプロセッサー３０から印加さ
れるブランク信号BLKを利用して外部アナログ信号受信
部１９から印加される輝度信号及び色信号にグラフィッ
クをミキシングする。このような外部アナログ信号の入
力時には、外部入力信号に適する同期信号と、その同期
にロッキングされるクロックを供給することを目的と
し、外部入力信号と内部グラフィックの同期を一致させ
るべきである。
期(H、V)信号に同期して偏向動作し、第２MUX１６に水
平フライバックパルス(H-FBP)を、第３MUX１７に垂直フ
ライバックパルス(V-FBP)を出力する。第２MUX１６はMU
X選択信号に応じて偏向回路１８から印加される水平フ
ライバックパルス(H-FBP)を選択してPLL手段２０の位相
検出器２１に出力する。以後、PLL手段２０の動作は前
述した通りなので、ここでは省略する。第３MUX１７はM
UX選択信号に応じて偏向回路１８から印加される垂直フ
ライバックパルス(V-FBP)を選択してビデオ/グラフィッ
クプロセッサー３０に出力する。ビデオ/グラフィック
プロセッサー３０はビデオプロセシングをせず、グラフ
ィックだけ発生してアナログディスプレープロセッサー
４０に出力する。アナログディスプレープロセッサー４
０はビデオ/グラフィックプロセッサー３０から印加さ
れるブランク信号BLKを利用して外部アナログ信号受信
部１９から印加される輝度信号及び色信号にグラフィッ
クをミキシングする。このような外部アナログ信号の入
力時には、外部入力信号に適する同期信号と、その同期
にロッキングされるクロックを供給することを目的と
し、外部入力信号と内部グラフィックの同期を一致させ
るべきである。
【００２１】
【発明の効果】以上述べたように、本発明に係るデジタ
ル映像機器のためのクロック供給装置は、受信可能な全
ての映像信号フォーマットの各々に対応して一定倍の周
波数に発生されるクロックを分周して受信される映像フ
ォーマットに適するクロックに供給することにより、画
質の劣化を招かずディスプレーできる効果を奏する。
ル映像機器のためのクロック供給装置は、受信可能な全
ての映像信号フォーマットの各々に対応して一定倍の周
波数に発生されるクロックを分周して受信される映像フ
ォーマットに適するクロックに供給することにより、画
質の劣化を招かずディスプレーできる効果を奏する。
【図１】本発明に係るデジタル映像機器のためのクロッ
ク供給装置を表す構成図である。
ク供給装置を表す構成図である。
１０、１１、１９ 信号受信部 １２、１３ クロック発生部 １４、１６、１７ マルチプレクサ（ＭＵＸ） １５ 分周器 １８ 偏向回路 ２０ PLL手段 ２１ 位相検出器 ２２ 電圧制御発振器（VCO） ２３ 同期発生器 ３０ ビデオ/グラフィックプロセッサー ４０ アナログディスプレープロセッサー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 9/475 Ｈ０４Ｌ 7/02 Ｂ
Claims (13)
- 【請求項１】 相異なるフォーマットを有する映像信号
を既設定されたディスプレーフォーマットにディスプレ
ーするためのデジタル映像機器において、 デジタル及びアナログ放送受信される相異なるフォーマ
ットの映像信号をディスプレーするために必要な周波数
のクロックを発生する第１クロック発生手段と、 前記ディスプレーフォーマットと同一なフォーマットの
受信される外部アナログ映像信号をディスプレーするた
めに必要な周波数のクロックを発生する第２クロック発
生手段と、 前記第１及び第２クロック発生手段から発生されるクロ
ックのうち現在受信される映像信号フォーマットに対応
するクロックに位相同期させ前記映像信号のフォーマッ
トに適するディスプレーのためのクロックを供給するPL
L手段と、 前記PLL手段から供給されるディスプレークロックによ
って受信される映像信号をフォーマット変換してディス
プレーするディスプレー手段とを含むクロック供給装
置。 - 【請求項２】 前記第１クロック発生手段は、 第１フォーマットを有する映像信号のディスプレーのた
めの第１クロックを発生する第１クロック発生部と、 第２フォーマット及び第３フォーマットを有する映像信
号のディスプレーのための第２クロックを発生する第２
クロック発生部と、 現在受信される映像フォーマットによって、前記第１及
び第２クロック発生部から発生されるクロックのうち一
つのクロックを選択して出力する第１マルチプレクサを
備えることを特徴とする請求項１に記載のクロック供給
装置。 - 【請求項３】 前記第１クロック発生手段は前記必要な
クロックの一定倍の周波数にクロックを発生することを
特徴とする請求項２に記載のクロック供給装置。 - 【請求項４】 前記第１クロック発生手段は安定した周
波数を得るため、前記第１マルチプレクサで選択される
クロックを一定比に分周する分周器をさらに含む請求項
３に記載のクロック供給装置。 - 【請求項５】 前記第１クロック発生部は６０Hzのデジ
タル映像信号のディスプレーのために3.375MHz周波数の
クロックを発生することを特徴とする請求項４に記載の
クロック供給装置。 - 【請求項６】 前記第2クロック発生部は59.94Hzのデジ
タル映像信号及び59.94HzのNTSCアナログ映像信号のデ
ィスプレーのために3.3716MHz周波数のクロックを発生
することを特徴とする請求項５に記載のクロック供給装
置。 - 【請求項７】 前記分周器は１/１００に分周すること
を特徴とする請求項６に記載のクロック供給装置。 - 【請求項８】 前記第２クロック発生手段は受信される
外部アナログ映像信号の水平及び垂直偏向同期信号を発
生することを特徴とする請求項１に記載のクロック供給
装置。 - 【請求項９】 前記PLL手段は現在受信される映像フォ
ーマットによって、前記第１マルチプレクサで選択され
るクロックと第２クロック発生手段から発生されるクロ
ックのうち一つのクロックを選択して出力する第２マル
チプレクサを備えることを特徴とする請求項２に記載の
クロック供給装置。 - 【請求項１０】 前記PLL手段は、 前記第２マルチプレクサで選択されるクロックと帰還入
力される水平周波数クロックとの位相差を検出する位相
検出器と、 前記位相検出器で検出された位相差だけ電圧制御発振し
てディスプレークロックを供給する電圧制御発振器と、 前記電圧制御発振器から供給されるディスプレークロッ
クに同期して受信される映像信号の該当フォーマットに
適する水平周波数クロックと垂直周波数クロックを発生
する同期発生器とを備えることを特徴とする請求項９に
記載のクロック供給装置。 - 【請求項１１】 前記PLL手段は現在受信される映像フ
ォーマットによって、前記同期発生器から発生される垂
直周波数クロックと前記第２クロック発生手段から発生
されるクロックのうち一つのクロックを選択して出力す
る第３マルチプレクサを備えることを特徴とする請求項
１０に記載のクロック供給装置。 - 【請求項１２】 前記ディスプレー手段は、 前記ディスプレークロックを印加され受信される映像信
号をディスプレーフォーマットに変換して出力するビデ
オ／グラフィックプロセッサーと、 受信される外部アナログ映像信号から同期を分離し、偏
向信号処理してディスプレーするアナログディスプレー
プロセッサーを備えることを特徴とする請求項１１に記
載のクロック供給装置。 - 【請求項１３】 前記アナログディスプレープロセッサ
ーは受信される外部アナログ映像信号の同期にロッキン
グされたグラフィックをオンスクリーンにディスプレー
することを特徴とする請求項１２に記載のクロック供給
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028696A KR100312710B1 (ko) | 1999-07-15 | 1999-07-15 | 디지탈 영상기기를 위한 클럭공급장치 |
| KR28696/1999 | 1999-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001078115A true JP2001078115A (ja) | 2001-03-23 |
| JP3357028B2 JP3357028B2 (ja) | 2002-12-16 |
Family
ID=19602056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000202396A Expired - Fee Related JP3357028B2 (ja) | 1999-07-15 | 2000-07-04 | デジタル映像機器のためのクロック供給装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6532042B1 (ja) |
| JP (1) | JP3357028B2 (ja) |
| KR (1) | KR100312710B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9686578B2 (en) | 2005-06-27 | 2017-06-20 | Hitachi Maxell, Ltd. | Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388840B1 (ko) * | 2001-02-19 | 2003-06-25 | 이디텍 주식회사 | 디스플레이 처리장치 및 그 제어방법 |
| US6806755B1 (en) * | 2001-04-23 | 2004-10-19 | Quantum 3D | Technique for glitchless switching of asynchronous clocks |
| US6943844B2 (en) * | 2001-06-13 | 2005-09-13 | Intel Corporation | Adjusting pixel clock |
| US6967688B1 (en) * | 2001-07-13 | 2005-11-22 | National Semiconductor Corporation | Method and apparatus that reduces jitter in a display by providing temporal hysteresis |
| US6912012B2 (en) * | 2001-07-20 | 2005-06-28 | Texas Instruments Incorporated | Video decoder having lock algorithm that distinguishes between a noisy television signal input and a video recorder signal |
| TW536870B (en) * | 2002-01-25 | 2003-06-11 | Via Tech Inc | Device and method for generating clock signals |
| US7268825B2 (en) * | 2003-04-01 | 2007-09-11 | Thomson Licensing Llc | Digital synchronizing generator |
| US20050161883A1 (en) * | 2004-01-27 | 2005-07-28 | World Poker Tour, Llc | Constant pace card game |
| JP2006085145A (ja) * | 2004-08-17 | 2006-03-30 | Sony Corp | 画像信号処理装置および位相同期方法 |
| US20060095811A1 (en) * | 2004-09-15 | 2006-05-04 | Damon Afualo | Apparatus and method for graphics memory controlling hub (GMCH) clocking support for dual television encoders |
| TWI250801B (en) * | 2004-11-17 | 2006-03-01 | Realtek Semiconductor Corp | Method for generating a video clock and an associated target image frame |
| KR100622351B1 (ko) * | 2005-01-07 | 2006-09-19 | 삼성전자주식회사 | 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 |
| US7903172B2 (en) * | 2005-03-29 | 2011-03-08 | Snell Limited | System and method for video processing |
| US7852408B2 (en) * | 2006-05-16 | 2010-12-14 | Lsi Corporation | Fractional phase-locked loop for generating high-definition and standard-definition reference clocks |
| JP5194564B2 (ja) * | 2007-05-29 | 2013-05-08 | ソニー株式会社 | 画像処理装置および方法、プログラム、並びに記録媒体 |
| KR101727940B1 (ko) | 2015-01-08 | 2017-04-18 | 한국과학기술연구원 | 생체신호를 이용한 심리상태 판단 장치 및 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962427A (en) * | 1989-04-20 | 1990-10-09 | Motorola Inc. | TV receiver including multistandard OSD |
| GB9113922D0 (en) * | 1991-06-27 | 1991-08-14 | Thomson Consumer Electronics | Television sync disable circuit |
| JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| US6014176A (en) * | 1995-06-21 | 2000-01-11 | Sony Corporation | Automatic phase control apparatus for phase locking the chroma burst of analog and digital video data using a numerically controlled oscillator |
| JPH1028256A (ja) * | 1996-07-11 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 映像信号変換装置とテレビジョン信号処理装置 |
| KR100223644B1 (ko) * | 1997-01-14 | 1999-10-15 | 윤종용 | 개인용 컴퓨터 모니터 겸용 멀티시스템 텔레비젼 수상기 |
| US5914757A (en) * | 1997-04-21 | 1999-06-22 | Philips Electronics North America Corporation | Synchronization of multiple video and graphic sources with a display using a slow PLL approach |
| US6037994A (en) * | 1997-05-09 | 2000-03-14 | Lg Electronics, Inc. | Sync signal processing device for combined video appliance |
| KR100238673B1 (ko) * | 1997-05-30 | 2000-01-15 | 윤종용 | 고선명 텔레비젼 수상기의 모니터 출력장치 |
| KR100249232B1 (ko) * | 1997-12-31 | 2000-03-15 | 구자홍 | 디티브이의 영상 표시용 클럭 및 동기신호 발생장치 |
| US6091458A (en) * | 1998-01-22 | 2000-07-18 | Samsung Electronics Co., Ltd. | Receiver having analog and digital video modes and receiving method thereof |
| US6069666A (en) * | 1998-03-13 | 2000-05-30 | Sarnoff Corporation | Broadcast studio synchronization distribution system and method |
| JP3464924B2 (ja) * | 1998-03-13 | 2003-11-10 | 株式会社東芝 | 同期制御回路 |
-
1999
- 1999-07-15 KR KR1019990028696A patent/KR100312710B1/ko not_active IP Right Cessation
-
2000
- 2000-07-04 JP JP2000202396A patent/JP3357028B2/ja not_active Expired - Fee Related
- 2000-07-17 US US09/617,835 patent/US6532042B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9686578B2 (en) | 2005-06-27 | 2017-06-20 | Hitachi Maxell, Ltd. | Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals |
| US9906828B2 (en) | 2005-06-27 | 2018-02-27 | Hitachi Maxell, Ltd. | Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals |
| US9942596B2 (en) | 2005-06-27 | 2018-04-10 | Hitachi Maxell, Ltd. | Video processing system for demultiplexing received compressed and non- compressed video signals and transmitting demultiplexed signals |
| US10750227B2 (en) | 2005-06-27 | 2020-08-18 | Maxell, Ltd. | Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals |
| US11297375B2 (en) | 2005-06-27 | 2022-04-05 | Maxell, Ltd. | Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals |
| US11863812B2 (en) | 2005-06-27 | 2024-01-02 | Maxell, Ltd. | Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3357028B2 (ja) | 2002-12-16 |
| US6532042B1 (en) | 2003-03-11 |
| KR20010010023A (ko) | 2001-02-05 |
| KR100312710B1 (ko) | 2001-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3357028B2 (ja) | デジタル映像機器のためのクロック供給装置 | |
| US6441860B1 (en) | Video signal processing apparatus | |
| US6037994A (en) | Sync signal processing device for combined video appliance | |
| US6515708B1 (en) | Clock generator, and image displaying apparatus and method | |
| US5896177A (en) | Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver | |
| JP2001069423A (ja) | 表示フレームレートの適合方法及び受像機 | |
| US20060017853A1 (en) | Method of composing video signal, apparatus to compose video signal, display system, display apparatus and control method of display apparatus | |
| EP1665775B1 (en) | Display synchronization signal generation apparatus in digital broadcast receiver and decoder | |
| KR960007545B1 (ko) | 주화면위치 보상회로 및 그 방법 | |
| US5912714A (en) | Clock generator for a video signal processing apparatus | |
| KR100405275B1 (ko) | 문자표시장치 | |
| JP2006227442A (ja) | 映像信号処理装置、及び該装置を備えた映像表示装置 | |
| JP3638443B2 (ja) | ディジタル放送用テレビジョン受信機 | |
| KR100504497B1 (ko) | 디지털 티브이의 클럭 신호 발생 장치 | |
| JP3291190B2 (ja) | Ｔｖ受像機の複数の多画面準動画ディスプレイ装置 | |
| JP3381097B2 (ja) | スーパーインポーズ装置 | |
| KR200274172Y1 (ko) | 디지털 그래픽 기능을 이용한 온스크린 디스플레이출력장치 | |
| JPH1028245A (ja) | 映像信号処理装置 | |
| JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
| JPH05207395A (ja) | 映像表示装置 | |
| JPH05143040A (ja) | 映像合成方法および外部同期表示装置 | |
| JPH0376493A (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| JPH05103260A (ja) | 映像信号合成装置 | |
| JPH06217221A (ja) | 文字放送受信機 | |
| JPH0527739A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |