JP3310143B2 - 映像圧縮伸張処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばワイドＴＶ
受信機に用いられ、映像の圧縮、伸張処理を行う映像圧
縮伸張処理装置に関する。

【０００２】

【従来の技術】近年、従来の４：３のアスペクト比を有
するＴＶ受信機から、１６：９の横に広いアスペクト比
を有するいわゆるワイドＴＶ受信機が増えている。しか
し、放送はまだ従来の４：３の放送が多いのが実状であ
る。そのため、ワイドＴＶ受信機では、４：３の画像を
１６：９の画面全体に表示する数種の表示方法が用いら
れている。図７（ａ）に４：３の表示例を示し、（ｂ）
〜（ｄ）に各種表示方法による１６：９の表示例を示
す。

【０００３】図７において、（ｂ）では、（ａ）に示す
４：３の画像をそのまま広げて表示するモード（以下、
フルモードと称する）を示している。この表示手法で
は、画像をそのまま横方向に広げた表示になっているた
め、画像の欠落はないが不自然な画像となっている。

【０００４】（ｃ）では、横に広がった分だけ垂直に引
き延ばして表示するモード（以下、垂直伸張モードと称
する）を示している。この場合は、横に広がった分を同
様に縦にも広げているため、真円率は１となっている。
但し、画像としては自然ではあるが、縦に引き延ばされ
た分だけ上下に画像が切れてしまうことになる。

【０００５】（ｄ）では、水平の圧縮・伸張率を変化さ
せて自然に広がって見えるようにしたモード（以下、ラ
イブモードと称する）である。この場合は、画像の中心
部を圧縮し、両サイドにいくに従って伸張していくよう
にすることにより、見かけ上不自然さがないように見せ
ている。さらに、この場合では、垂直にもやや引き延ば
している。

【０００６】表示画像としては、（ｂ）から（ｄ）の中
では（ｄ）のライブモードが一番不自然さが少ない。し
たがって、多くの場合にはライブモードで４：３の放送
を見ることになる。

【０００７】従来のワイドＴＶ受信機では、水平偏向の
走査速度を変化することにより、ライブモード特性を実
現している。図８に水平偏向パルスの例を示す。すなわ
ち、通常の水平偏向パルスが図８（ａ）に示すようにほ
ぼ一定の傾きを有するランプ波形となっているのに対
し、ライブモードでの水平偏向パルスは図８（ｂ）に示
すように緩やかな傾きから中心付近で傾きが急峻とな
り、最後にまた緩やかになる波形となっている。

【０００８】このようなライブモード特性を実現するた
めには、アナログ処理での微妙な調整が必要となる。し
たがって、特性の経年変化や温度変化は免れず、工場出
荷時にも特性の合わせ込みが必要となる。また、この手
法では、信号自身は変化していないため、偏向走査速度
を変えることのできない液晶ＴＶやプロジェクションＴ
Ｖなどには適用することができない。

【０００９】

【発明が解決しようとする課題】以上述べたように、ワ
イドＴＶ受信機のライブモードのように、映像を連続的
に圧縮、伸張させて表示する場合、従来では、水平偏向
の走査速度を変化させることでを実現しているが、この
手法では偏向走査機能を持たない、あるいは偏向走査速
度を可変できない機種の場合には、そのような表示形態
を実現することができないという問題があった。

【００１０】本発明の課題は、上記の問題を解決し、偏
向走査可変機能の有無によらず、簡易な構成で映像を連
続的に圧縮、伸張して表示することのできる映像圧縮伸
張処理装置を提供することにある。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
めに本発明は、 （１）入力映像信号を当該映像信号のアスペクト比以上
のワイドアスペクト比でかつ任意の圧縮伸張比を有する
映像信号に変換する映像圧縮伸張処理装置において、前
記入力映像信号の水平走査周波数のＭ倍（Ｍは整数）の
周波数の第１のクロックによりサンプリングするサンプ
リング手段と、前記サンプリング手段でサンプリングさ
れた各シンボル列を前記圧縮伸張比に合わせて補間する
補間手段と、この手段で補間されたシンボル列を前記第
１のクロックを書込みクロックとしてメモリに書込み、
前記入力映像信号の水平走査周波数のＮ倍（Ｎは整数、
Ｍ＞Ｎ）の周波数の第２のクロックを読出しクロックと
して前記メモリから読み出すことで前記圧縮伸張比を有
する映像信号のシンボル列に並べ替える映像並べ替え手
段とを具備することを特徴とする。

【００１２】（２）（１）の構成において、前記補間手
段は、前記シンボル列を１シンボル分遅延して遅延前後
のシンボル列を生成する遅延手段と、前記圧縮伸張比に
応じた前記遅延前後の各シンボル列それぞれに対応する
第１の係数列と第２の係数列を生成する係数列生成手段
と、前記遅延前のシンボル列と前記第１の係数列を順次
乗算し、前記遅延後のシンボル列と前記第２の係数列を
順次乗算する第１及び第２の乗算器と、前記第１及び第
２の乗算器の各乗算結果を加算して補間出力とする加算
器とを備えることを特徴とする。

【００１３】（３）（２）の構成において、前記係数列
生成手段は、前記圧縮伸張比から前記第１及び第２の係
数列を演算する演算処理装置と、この装置で演算される
第１及び第２の係数列を記憶する記憶手段とを備え、こ
の記憶手段から前記第１及び第２の係数列を前記第１の
クロックのタイミングで順次読出して前記第１及び第２
の乗算器に出力するようにしたことを特徴とする。

【００１４】（４）（１）の構成において、前記サンプ
リング手段の出力の水平高域成分を補正して前記補間手
段に出力する水平高域成分補正手段を備えることを特徴
とする。

【００１５】（５）（１）の構成において、前記入力映
像信号のアスペクト比が４：３、前記出力映像信号のア
スペクト比が１６：９であるとき、前記第１のクロック
と第２のクロックの周波数比を３：２とすることを特徴
とする。

【００１６】（６）（１）の構成において、前記入力映
像信号が色差信号であるとき、前記補間手段は、前記シ
ンボル列を２シンボル間隔で補間することを特徴とす
る。すなわち、ワイドＴＶ受信機等において、従来では
水平偏向パルスを操作して、４：３画像を１６：９表示
していたが、本発明は、ＣＲＴ以外の液晶ディスプレイ
やプロジェクション等の水平偏向処理が困難なＴＶでも
不自然さの少ない１６：９表示を実現するために、今ま
での水平偏向パルスによる圧縮伸張処理を止め、信号自
身を圧縮・伸張することにより前記課題を実現する。

【００１７】また、ハードウェアの削減を図るために、
補間回路を１系統にする。そのために、入力のサンプリ
ング周波数を出力のサンプリング周波数よりも高くし、
補間を行った後にメモリに記録し、低いクロックで並び
替えて出力する。

【００１８】通常、伸張時には隣り合う２点間で同時に
２点以上のサンプルを生成する処理が必要となり、その
ために補間回路が２つ以上必要となる。前記手法によれ
ば、伸張率よりも入力クロックと出力クロックの比が大
きければ２点間で同時に２サンプル以上の信号を生成す
る必要がなくなり、１系統の補間回路だけで実現可能と
なる。

【００１９】

【発明の実施の形態】以下、図１乃至図６を参照して本
発明の実施形態を詳細に説明する。尚、ここでは前述の
ワイド映像を、液晶ＴＶのように偏向走査機能を持たな
い、あるいは偏向走査速度を可変できないＴＶにライブ
モードで表示する場合を想定する。

【００２０】図１は本発明に係る第１の実施形態とし
て、映像圧縮伸張処理装置のＹ（輝度）信号処理構成を
示すもので、端子１０００には走査線数５２５本、アス
ペクト比４：３のＹ信号が供給される。また、端子２０
００には、制御バス（例えばＩＩＣバス）を通じてＴＶ
受信機内に搭載されるプロセッサ（図示せず）から制御
情報信号が供給され、端子３０００，４０００にはそれ
ぞれ同期再生回路（図示せず）から周波数ｆｈの水平同
期信号、周波数ｆｖの垂直同期信号が供給される。

【００２１】端子１０００に供給されるＹ信号はＡ／Ｄ
（アナログ／デジタル）変換器１０に供給され、サンプ
リング周波数１３６８ｆｈ＝６ｆｓｃ（ｆｈは水平周波
数）でサンプリングされる。

【００２２】また、端子３０００，４０００に供給され
る水平同期信号と垂直同期信号は共にメモリ制御信号発
生回路１１０と係数発生回路１２０に入力され、メモリ
制御信号、係数の発生に供される。

【００２３】さらに、端子２０００に供給される制御バ
スからの制御情報信号はデコーダ１００に入力される。
このデコーダ１００は、制御情報信号から例えば前述の
フルモード、垂直伸張モード、ライブモードの指定をデ
コードするもので、そのデコード結果はメモリ制御信号
発生回路１１０及び係数発生回路１２０に供給され、そ
れぞれの信号発生に供される。

【００２４】上記Ａ／Ｄ変換器１０の出力（８ビット）
は、第１の乗算器２０に供給されると共に、ラッチ回路
３０で１クロック分遅延されて乗算器４０に供給され
る。また、係数発生回路１２０の出力は、第１の乗算器
２０に供給されると共に、減算器１３０で固定値“１”
から減算されて第２の乗算器４０に供給される。

【００２５】第１及び第２の乗算器２０，４０の乗算器
結果（共に１０ビット）は加算器５０で加算された後
（１１ビット）、四捨五入フロー処理回路６０で四捨五
入処理によりビットの丸め込み（１１ビット→１０ビッ
ト）が施される。この回路６０の出力はＲＡＭ（ランダ
ム・アクセス・メモリ：１ライン７６８画素＊１０ビッ
ト相当の記憶容量を有する）を記憶媒体とするメモリ回
路７０に供給される。

【００２６】このメモリ回路７０はメモリ制御信号発生
回路１２０で発生されたメモリ制御信号に応じて信号の
並び替えを行う。ここで、ＲＡＭ７０の書き込みクロッ
クは、Ａ／Ｄ変換器１０と同じ１３６８ｆｈであるが、
読み出しクロックは９１２ｆｈ＝４ｆｓｃとすること
で、ライブ特性を実現している。

【００２７】このメモリ回路７０の出力は、Ｄ／Ａ（デ
ジタル／アナログ）変換器８０でサンプリングクロック
９１２ｆｈに基づいてアナログ信号に変換され、アスペ
クト比１６：９表示の映像信号として端子５０００から
出力される。

【００２８】上記構成において、以下、図２及び図３を
参照してその制御処理内容を説明する。映像信号自身を
圧縮・伸張するためには、並べ替え処理と補間処理が必
要となる。並べ替え処理は、メモリ回路７０を用いて圧
縮率、伸張率に応じた並べ替えを行う。補間処理は、圧
縮、伸張によって生じる位相のずれを補うために補間を
行う。

【００２９】ここで、問題となるのは、伸張時に入力の
２点間で２点以上のサンプルを生成する必要が生じるこ
とである。この場合には、同時に補間処理を行う必要が
あるため、補間回路を２つ以上持つ必要が生じ、ハード
規模の増加を招く。そこで、本発明では、少ないハード
量で自由度の高い連続的な可変圧縮・伸張特性（ここで
はライブモード特性）を実現する。

【００３０】本発明の特徴とする点は、入力のサンプリ
ングクロックを出力のサンプリングクロックよりも高く
設定することにより、圧縮処理における補間処理を１系
統のみで実現している点にある。

【００３１】図２及び図３に本発明による圧縮・伸張処
理の概念図を示す。図２は伸張の場合、図３は圧縮の場
合を示している。図２において、（ａ）は入力Ｙ信号の
波形とＡ／Ｄ変換器１０にて１３６８ｆｈのクロックで
サンプリングした点（以下、シンボルと称する）を示し
ている。（ｂ）は（ａ）に示すＹ信号を仮想的に引き延
ばした波形と、１３６８ｆｈのクロックでサンプリング
したシンボルを示している。（ｃ）は最終的にＲＡＭ７
０から読み出されるＹ信号のシンボルとそのアナログ変
換波形を示している。この場合の読出しクロックは９１
２ｆｈで、書込みクロック（サンプリングクロック１３
６８ｆｈ）の２／３倍の周波数である。

【００３２】図２からわかるように、伸張処理におい
て、一般的な補間処理では、入力Ｙ信号を仮想的に引き
延ばした波形の２つの補間シンボルｙi ，ｙi+1 を、入
力Ｙ信号の２つのシンボルｘi ，ｘi+1 から生成しなけ
ればならないため、補間回路が２系統必要となる。しか
し、読出しクロックの周波数を入力サンプリング位相の
２／３倍に合わせれば、シンボルｘi ，ｘi+1 から１つ
の補間シンボルｚを生成すればよい。したがって、この
関係を利用すれば、伸張時の補間回路は１系統で実現で
きる。

【００３３】また、図３において、（ａ）は入力Ｙ信号
の波形とＡ／Ｄ変換器１０にて１３６８ｆｈのクロック
でサンプリングしたシンボル、（ｂ）は（ａ）に示すＹ
信号を仮想的に圧縮した波形と１３６８ｆｈのクロック
でサンプリングしたシンボル、（ｃ）は最終的にメモリ
回路７０から読み出されるＹ信号のシンボルとそのアナ
ログ変換波形を示している。この場合も、読出しクロッ
クは９１２ｆｈで、書込みクロック（サンプリングクロ
ック１３６８ｆｈ）の２／３倍の周波数である。

【００３４】図３からわかるように、圧縮処理の場合に
は、仮想的な圧縮波形のサンプリング間隔が詰まってい
るため、伸張時のように２つのシンボル間で同時に２つ
のシンボルを生成する必要がない。したがって、圧縮時
の補間回路も１系統で実現できる。

【００３５】図１の構成は上記の手法を実現したもので
あり、ラッチ回路３０、第１及び第２の乗算器２０，４
０、加算器１１、四捨五入フロー処理回路６０が補間回
路を構成している。

【００３６】ここで、係数発生回路１２０は、例えば
４：３表示モード、ライブモードの係数列を格納してお
り、デコーダ１００でデコードされたモードに応じて係
数列を切り替え、水平及び垂直同期信号のタイミングで
設定された係数列を出力する。各出力係数は減算器１３
０で順次固定値“１”から減算される。これにより、２
つの直交係数列が生成される。

【００３７】Ａ／Ｄ変換器１０にて得られたＹ信号（ア
スペクト比４：３）のシンボル（１３６８ｆｈのサンプ
リングクロックでサンプリングされた値）は第１の乗算
器２０で一方の係数列と乗算されると共に、ラッチ回路
３０で１シンボル遅延された後、第２の乗算器４０で他
方の係数列と乗算される。両乗算結果は加算器５０で加
算され、これによって前後のシンボルから補間シンボル
が生成される。

【００３８】但し、補間処理されたシンボル列は乗算及
び加算によりビット数が奇数個となっている。そこで、
四捨五入フロー処理によって１ビット削減し、偶数ビッ
トの状態でメモリ回路７０に出力する。

【００３９】メモリ回路７０のＲＡＭにはメモリ制御信
号により１３６８ｆｈのタイミングで補間処理されたシ
ンボル列が書き込まれ、９１２ｆｈのタイミングで格納
されたシンボル列が読み出される。これにより、シンボ
ル列はアスペクト比１６：９のＹ信号に並べ替えられ、
Ｄ／Ａ変換されて出力される。

【００４０】したがって、上記構成によれば、１系統の
補間回路のみで圧縮伸張処理を実現でき、ハード規模の
増加を抑えることができる。図４は本発明に係る第２の
実施形態の構成を示すもので、ここでは、図１の実施形
態と基本的な構成は同じで、水平帯域補償と色信号処理
の構成を追加している。尚、図４において、図１と同一
部分には同一符号を付して示し、重複する説明を省略す
る。

【００４１】図４において、輝度信号処理系の構成は図
１の構成とほぼ同じであるが、Ａ／Ｄ変換後の輝度信号
（Ｙ）を水平帯域補償回路１４０に通す点が異なる。こ
の水平帯域補償回路１４０は、簡単な水平高域成分の補
償を行うことで、直線補間による帯域劣化を補正する役
割を果たしている。

【００４２】端子６０００には色信号６０００が入力さ
れる。この色信号（Ｃ）は、輝度信号系と同様にＡ／Ｄ
変換器１５０により１３６８ｆｈでＡ／Ｄ変換された
後、補間フィルタ１６０、乗算器１７０，１８０及び加
算器１９０で構成される補間回路に供給される。

【００４３】ここで、色信号は色差信号Ιと色差信号Ｑ
が時分割多重されているため、補間フィルタ（ＩＰＦ：
インターポレーションフィルタ）１６０により２サンプ
ル間隔で隣り合うシンボルから中間のシンボルを生成す
る。これにより、輝度信号で用いている補間係数を共有
して使用することができる。その後、四捨五入フロー処
理回路２００とメモリ回路（ＲＡＭ）２１０を用いて、
輝度信号系と同様の処理で圧縮伸張特性を実現する。

【００４４】この際、圧縮伸張特性によっては、Ｉ信
号、Ｑ信号の連続性が崩れる場合が発生する。そのた
め、色差信号をＩ信号とＱ信号に分けるために、メモリ
回路１８０の出力をそれぞれ直接及び補間フィルタ（Ｉ
ＰＦ）２２０，２３０を介してセレクタ回路２４０，２
５０に入力し、メモリ制御信号発生回路１１０で発生さ
れる読出しクロックに同期したセレクト信号により、セ
レクタ回路２４０，２５０から交互に選択出力する。こ
れらの選択信号をＤ／Ａ変換器２６０，２７０を入力
し、サンプリング周波数９１２ｆｈのタイミングでＤ／
Ａ変換することにより、端子７０００，８０００から圧
縮伸張処理されたＩ信号、Ｑ信号が得られる。

【００４５】ところで、上記の実施形態では、メモリ回
路２１０による圧縮伸張処理を行ってからＩ信号、Ｑ信
号を分ける場合の構成について説明したが、先にＩ信
号、Ｑ信号に分けてから圧縮伸張処理を行うようにして
も同様に実施可能である。図５にその構成を示す。尚、
図５において、図４と同一部分には同一符号を付して示
し、ここでは重複する説明を省略する。

【００４６】まず、四捨五入フロー処理回路２００の出
力段階では、まだＩ、Ｑ信号の連続性は保たれている。
そこで、ここでは四捨五入フロー処理回路２００の出力
を直接及び補間フィルタ（ＩＰＦ）２８０を介してセレ
クタ回路２９０，３００に入力し、各セレクタ回路２９
０，３００から１３６８ｆｈレートで選択的に導出す
る。これによって得られたＩ信号、Ｑ信号は、それぞれ
メモリ回路（ＲＡＭ）３１０，３２０に入力され、前述
の並び替え処理により圧縮伸張処理が施された後、Ｄ／
Ａ変換回路２６０，２７０に供給される。

【００４７】この構成では、メモリ回路が増えるもの
の、複雑な補間出力とスルー出力の切り替えタイミング
を発生しないですむという効果がある。図６に係数発生
部の回路構成例を示す。ライブモードのように画素位置
に応じて、圧縮・伸張特性を画素毎に切り替えるために
は、前後関係と圧縮・伸張率に応じた位相計算が必要と
なる。これらの特性を自由に設定できるようにするに
は、さらに複雑な回路構成が必要となる。

【００４８】そこで、ここでは、これらのモード特性を
プロセッサ５００で計算し、ＩＩＣデータ発生回路５１
０でモード特性に応じたＩＩＣデータを発生し、ＩＩＣ
バスを通じてＩＩＣデコーダ（前述の制御デコーダ）１
００でモード特性データ復調し、この復調データを係数
発生回路１３０を構成する１ライン分のメモリ回路に書
き込み、このメモリ回路の出力をモード特性別の係数発
生出力としている。

【００４９】この構成によれば、ハード規模の削減と自
由なモード特性の設定を実現することができる。また、
実際には、設定を変更した場合には、図１、図４及び図
５のメモリ制御信号発生回路１１０の特性も、ＩＩＣデ
コーダ１００によって同時に制御することになる。

【００５０】以上のように、本実施形態による映像圧縮
伸張処理回路は、デジタル信号処理によって映像圧縮処
理を行っているため、偏向走査可変処理が不要であり、
特に補間回路の簡略化を実現しているので、簡易な構成
で映像を連続的に圧縮、伸張して表示することができ
る。

【００５１】

【発明の効果】以上のように本発明によれば、偏向走査
可変機能の有無によらず、簡易な構成で映像を連続的に
圧縮、伸張して表示することのできる映像圧縮伸張処理
装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る映像圧縮伸張処理装置の第１の実
施形態を示す回路構成図。

【図２】同実施形態の伸張処理を説明するための波形
図。

【図３】本実施形態の圧縮処理を説明するための波形
図。

【図４】本発明に係る映像圧縮伸張処理装置の第２の実
施形態を示す回路構成図。

【図５】同実施形態の変形例を示す回路構成図。

【図６】上記第１、第２の実施形態の係数発生部の具体
的な構成を示す回路構成図。

【図７】本発明の技術分野に関わるワイドＴＶ受信機の
各種表示モードを示す図。

【図８】上記ワイドＴＶ受信機におけるライブモード時
の水平偏向の走査速度変化の様子を示す波形図。

【符号の説明】

１０００…輝度信号入力端子 ２０００…制御情報入力端子 ３０００…水平同期信号入力端子 ４０００…垂直同期信号入力端子 ５０００…輝度信号出力端子 １０…Ａ／Ｄ変換器 ２０，４０…乗算器 ３０…ラッチ回路 ５０…加算器 ６０…四捨五入フロー処理回路 ７０…メモリ回路（ＲＡＭ） ８０…Ｄ／Ａ変換器 １００…デコーダ １１０…メモリ制御信号発生回路 １２０…係数発生回路 １３０…減算器 １４０…水平帯域補償回路 １５０…Ａ／Ｄ変換器 １６０…補間フィルタ １７０，１８０…乗算器 １９０…加算器 ２００…四捨五入フロー処理回路 ２１０…メモリ回路（ＲＡＭ） ２２０，２３０…補間フィルタ（ＩＰＦ） ２４０，２５０…セレクタ回路 ２６０，２７０…Ｄ／Ａ変換器 ２８０…補間フィルタ（ＩＰＦ） ２９０，３００…セレクタ回路 ５００…プロセッサ ５１０…ＩＩＣデータ発生回路 ６０００…色信号入力端子 ７０００…Ｉ信号出力端子 ８０００…Ｑ信号出力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤松 直樹 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝マルチメディア技術研究所 内 (56)参考文献 特開 平６−245195（ＪＰ，Ａ) 特開 平７−7723（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/01 H04N 5/46

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 入力映像信号を当該映像信号のアスペク
   ト比よりワイドなアスペクト比でかつ任意の連続して変
   化する圧縮・伸張特性を有する出力映像信号に変換する
   映像圧縮伸張処理装置において、 前記入力映像信号をその水平走査周波数のＭ倍（Ｍは２
   以上の整数）の周波数の第１のクロックによりサンプリ
   ングするサンプリング手段と、 前記サンプリング手段でサンプリングされた各シンボル
   列を入力し、前記出力映像信号の画素に相当する補間シ
   ンボルをその前後の入力シンボルから作成して前記圧縮
   ・伸張特性に合致したシンボル列を作成する補間手段
   と、 この手段で作成されたシンボル列を前記第１のクロック
   を書込みクロックとしてメモリに書込み、前記入力映像
   信号の水平走査周波数のＮ倍（Ｎは整数、Ｍ＞Ｎ）の周
   波数の第２のクロックを読出しクロックとして前記メモ
   リから読み出すことで前記圧縮・伸張特性を有する出力
   映像信号のシンボル列に並べ替える映像並べ替え手段と
   を具備することを特徴とする映像圧縮伸張処理装置。
2. 【請求項２】 前記補間手段は、 前記シンボル列を１シンボル分遅延して遅延前後のシン
   ボル列を生成する遅延手段と、 前記圧縮・伸張特性に応じた前記遅延前後の各シンボル
   列それぞれに対応する第１の係数列と第２の係数列を生
   成する係数列生成手段と、 前記遅延前のシンボル列と前記第１の係数列を順次乗算
   し、前記遅延後のシンボル列と前記第２の係数列を順次
   乗算する第１及び第２の乗算器と、 前記第１及び第２の乗算器の各乗算結果を加算して補間
   出力とする加算器とを備えることを特徴とする請求項１
   記載の映像圧縮伸張処理装置。
3. 【請求項３】 前記係数列生成手段は、 前記圧縮・伸張特性から求められた前記第１及び第２の
   係数列を記憶する記憶手段とを備え、 この記憶手段から前記第１及び第２の係数列を前記第１
   のクロックのタイミングで順次読出して前記第１及び第
   ２の乗算器に出力するようにしたことを特徴とする請求
   項２記載の映像圧縮伸張処理装置。
4. 【請求項４】 さらに、前記サンプリング手段の出力の
   水平高域成分を補正して前記補間手段に出力する水平高
   域成分補正手段を備えることを特徴とする請求項１記載
   の映像圧縮伸張処理装置。
5. 【請求項５】 前記入力映像信号のアスペクト比が４：
   ３、前記出力映像信号のアスペクト比が１６：９である
   とき、前記第１のクロックと第２のクロックの周波数比
   を３：２とすることを特徴とする請求項１記載の映像圧
   縮伸張処理装置。
6. 【請求項６】 前記入力映像信号が色差信号であると
   き、前記補間手段は、前記シンボル列を２シンボル間隔
   で補間することを特徴とする請求項１記載の映像圧縮伸
   張処理装置。