KR100490701B1 - 영상정보저장방법및그장치와영상처리장치 - Google Patents

영상정보저장방법및그장치와영상처리장치 Download PDF

Info

Publication number
KR100490701B1
KR100490701B1 KR1019980703409A KR19980703409A KR100490701B1 KR 100490701 B1 KR100490701 B1 KR 100490701B1 KR 1019980703409 A KR1019980703409 A KR 1019980703409A KR 19980703409 A KR19980703409 A KR 19980703409A KR 100490701 B1 KR100490701 B1 KR 100490701B1
Authority
KR
South Korea
Prior art keywords
image information
org
motion
memory
memory device
Prior art date
Application number
KR1019980703409A
Other languages
English (en)
Other versions
KR19990067399A (ko
Inventor
게라르트 드 하안
폴 빌렘 알버트 코넬리스 비젬
오루카요데 안토니 오조
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR19990067399A publication Critical patent/KR19990067399A/ko
Application granted granted Critical
Publication of KR100490701B1 publication Critical patent/KR100490701B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/911—Line doubler adapted for reproducing program originally from film, e.g. 24 frame per second

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

메모리 장치(FMORG)에 이미 저장된 영상 정보의 움직임 상과는 다른 움직임 상으로부터의 영상 정보만이 메모리 장치(FMORG)에 저장되는 방식으로 제어되는 메모리 장치(FMORG)에 영상 정보가 저장되며, 메모리 장치(FMORG)는 영상 정보가 반복된 움직임 상들을 포함하는 경우에도 고정된 개수의 움직임 상들만큼 영상 정보의 움직임 상과는 다른 움직임 상으로부터의 영상 정보를 제공한다.

Description

영상 정보 저장 방법 및 그 장치와 영상 처리 장치
본 발명은 움직임 벡터 추정, 움직임 벡터 보상 보간 또는 움직임 보상 노이즈 감소와 같은 움직임 보상 처리 동작들에 사용되는 적응형 화상 지연에 관한 것이다.
EP-A-0,514,012 호 공보에는 영상 신호의 표준 변환 방법 및 장치가 공개되어 있다. 영상들(images)은 필름, 또는 TV/비디오 규격들 중 하나에 저장될 수 있다. 영화 필름은 24Hz 속도의 프레임들의 시퀀스를 포함하며, 각 필름 프레임은 일정한 움직임 상(movement phase)을 나타낸다. 그러나, 비디오는 50Hz나 60Hz 속도의 인터레이스 필드들(interlaced fields)의 시퀀스를 포함하고, 각 필드는 일정한 움직임 상을 나타낸다. 이 고유의 차이점들로 인해, 필름으로부터 TV 규격들 중 하나로 또는 TV 규격들 사이에서 변환할 때나, 영상의 적어도 일부분이 필름으로부터 얻어질 때, 특히 영상 내에 움직이는 물체들이 존재하는 경우에 일그러짐들(distortions)이 도입된다.
필름 상에 기록된 영상들은 초당 24 프레임들의 속도로 저장된다. 이와 같은 영상들은 약간 더 빠른 속도, 즉 초당 25 프레임들의 속도로 재생되면, 초당 50 개의 인터레이스 필드들을 사용하는 PAL 규격에 쉽게 사용될 수 있으며, 각 필름 프레임은 2개의 비디오 필드들을 형성하기 위해 반복된다.
변환 처리는 영상들이 초당 24 프레임들의 프레임 속도로 필름에 초기에 저장될 때 더 복잡해지며, 그러한 영상들을 초당 60 인터레이스 필드들로 NTSC 규격으로 변환하는 것이 바람직하며, 이는 60 대 24의 불완전한(non-integral) 관계 때문이다. 일반적으로, 1개의 필름 프레임으로부터 3개의 연속 비디오 필드들을 취하고 다음 필름 프레임으로부터 2개의 연속 비디오 필드들을 취함으로써 2개의 필름 프레임들로부터 5 개의 비디오 필드들이 만들어져야 한다. 이는 통상 3-2 풀다운 변환으로 알려져 있다.
움직이는 물체들에 대해 수용하기 위해, 움직임 벡터 추정기는 물체의 움직임을 나타내며 표준 컨버터를 조작하는데 사용되는 움직임 벡터들을 제공한다. NTSC 신호를 얻기 위해 이전에 3-2 풀다운 변환된 영상들을 PAL 규격으로 전송할 때 가장 큰 에러들이 발생되었다. 이 문제를 극복하기 위해, EP-A-0,514,012 호 공보에는 출력 비디오 신호의 각 필드가 4개의 입력 필드들로부터의 기여(contribution)를 갖는 기술이 개시되어 있다. 움직임 추정기는 3-2 풀다운 변환의 상(phase)을 검출할 수 있기 때문에, 정확한 입력 필드들이 각 출력 필드에 기여한다. 종래의 바람직한 실시예에서는, 4 필드 저장 수단들이 사용된다. 또한, 구현하기에 실제로 더 간단한 2 개의 필드 메모리들만이 존재할 수도 있지만, 변환은 휘도 변화 및 벡터 부정확성의 동일 성능을 갖지 않는다. 영상들을 변환할 때 너무 복잡해지는 표준 컨버터와 충분한 해상도간의 최적의 절충은 표준 컨버터에서 한번에 저장된 4개의 필드들이 존재할 때 발견되었다.
도 1a 내지 도 1c는 60 Hz 영화 필름 및 비디오 카메라 자료에 대해 도시된 입력 자료에 적응된 필드 메모리 제어를 나타낸 도면.
도 2는 본 발명에 따른 메모리 장치의 제1 실시예를 나타낸 도면.
도 3은 본 발명에 따른 메모리 장치의 제2 실시예를 나타낸 도면.
도 4는 본 발명에 따른 메모리 장치의 제3 실시예를 나타낸 도면.
도 5는 본 발명에 따른 영상 처리 장치의 실시예를 나타낸 도면.
특히, 본 발명의 목적은 품질의 눈에 띄는 감소 없이 필요한 메모리 용량을 줄일 수 있는 메모리 제어를 제공하는 데 있다. 이 목적을 위해, 본 발명의 제1 측면은 청구항 1에 정의된 영상 정보 저장 방법을 제공한다. 본 발명의 제2 측면은 청구항 9에 정의된 영상 정보 저장 장치를 제공한다. 본 발명의 제3 측면은 그와 같은 영상 정보 저장 장치를 포함하는 영상 처리 장치를 제공한다. 바람직한 실시예들은 종속항들에 정의된다.
본 발명에 따라, 메모리 장치에 미리 저장된 영상 정보의 움직임 상과는 다른 움직임 상으로부터의 영상 정보만이 메모리 장치에 저장되는 방식으로 제어되는 메모리 장치에 영상 정보가 저장되며, 이에 의해 메모리 장치는 영상 정보가 반복된 움직임 상을 포함할 때, 예를 들면 영상 정보가 영화 필름으로부터 발생할 때라도 고정된 개수의 움직임 상들만큼 영상 정보의 움직임 상과는 다른 움직임 상으로부터의 영상 정보를 제공한다. 본 발명은 텔레비전 수상기, 디지털 비디오 디스크(DVD) 플레이어, 영상 처리를 갖춘 PC 등의 영상 처리 장치에 바람직하게 적용된다.
본 발명의 이러한 또는 다른 측면은 이하에서 설명되는 실시예를 참조함으로써 명확해진다.
비디오 신호들에서, 가끔, 예컨대 (영화) 필름 기반 화상 자료의 경우에, 새로운 필드들이 반드시 새로운 움직임 정보를 가져오는 것은 아니며, 단일 화상들이 1 필드 이상 동안에 전송된다. 본 발명의 목적은 단일 필드나 프레임 메모리를 이용하여 움직임 추정기나 보상 장치 또는 이들의 조합된 구조에 2개의 연속 화상들로부터의 정보를 연속으로 제공하는 데 있다.
화상 소스들(picture sources)은 상이한 화상 속도들로 존재한다. 화상 속도의 통상적인 값은 예를 들면 16, 24, 25, 30, 50, 60 화상/초이다. 높은 화상 주파수를 가진 (텔레비전, 또는 디스플레이) 시스템 상에서 "낮은 갱신 속도 소스"로부터의 화상을 보여주는 통상의 방법은 새로운 화상이 (그 공칭 속도로) 이용 가능해질 때까지 화상들을 반복하는 것이다. 예를 들면, 50 Hz TV 방송 시스템에서, 필름 화상(25 Hz에 근접한 24 Hz)은 모든 화상을 2번(명료성을 위해 인터레이스를 무시함) 보여줌으로써 전송된다. 유사하게, 60 Hz의 TV 방송에서, 필름 화상(24 Hz)은 화상을 2번이나 3번(편의상 인터레이스를 무시함) 보임으로써 전송된다. 깜빡임 없는 (예를 들면 100Hz) 디스플레이의 경우, 동일 화상들이 훨씬 더 빈번하게 반복되게 된다. 전송 또는 디스플레이 시스템에서 화상을 처리하는 움직임 추정기는 1개 화상으로부터의 정보를 1 번 이상 수신할 것이며, 다른 "움직임 상", 즉 바로 직전 또는 다음의 상이한 화상으로부터의 필드를 동시에 액세스하면 현재 필드의 물체의 속도를 가장 정확하게 추정할 수 있다. 유사하게, 필드 속도 변환 알고리즘(필요한 경우, 대리인 참조 번호 PHN 13,442인 EP-B-0,475,499호 참조)은 종종 2 개의 인접 움직임 상들에 대한 액세스를 필요로 한다. 본 발명의 목적은 단일 필드나 프레임 메모리를 이용하여 2개의 인접 움직임 상들로부터의 정보를 움직임 추정기나 보상 장치 또는 이들의 조합된 구조에 연속으로 제공하는데 있다.
움직임 추정기나 움직임 보상 보간기(interpolator)나, 움직임 추정 및 보상이 조합된 구조에서는, 2개의 연속적인 "움직임 상들", 즉 2개의 상이한 원래 화상들로부터의 정보가 동시에 이용 가능해야 한다. 본 발명의 바람직한 실시예에서, 이는 1개 필드 또는 프레임의 용량을 가진 단일 지연 소자에 의해 실현되며, 그 유효 지연은 신호원에 따라 적응된다. 이는 새로운 화상("움직임 상")이 전송되면 단지 필드 또는 프레임을 상기 지연 소자(메모리)에 기록함으로써 실현될 수 있다. 화상의 반복 전송 동안에는 상기 지연 메모리내의 정보도 반복 판독되며 중복 기록되지 않는다. 한가지 대안은 메모리가 항상 정보를 기록하고, 멀티플렉서가 입력 필드나 (재순환되는) 이미 저장된 필드를 상기 메모리 입력으로 스위칭하기 위해 사용되는 것이다.
1 개(복수)의 고정 지연(들)을 인가하는 방법을 통해 제안된 방법에는 다음의 2 가지 이점이 있다.
1) 움직임은 새로운 움직임 상이 전송되는 경우를 제외하고 모든 입력 화상 동안에 추정될 수 있다(US-A-5,495,300 호, 즉 대리인 참조 번호 PHN14,079 참조). 시간 순환 추정기의 경우에, 이는 움직임 상에서의 보다 많은 반복과 보다 높은 정확성을 의미한다.
2) 메모리 용량은 1 필드 또는 프레임만으로 구성되며, 고정 지연의 경우에는 보다 높다.
필름 자료로부터의 비디오에 대해 동작하는 추정기에 대해, 제안된 방법은 US-A-5,495,300 호에 설명된 순환 벡터 예측 메모리의 (유리한) 대안이다. 여기서, 이점은 상기 추정기가 종종 US-A-5,495,300의 결과의 2 배인 모든 필드 기간 동안에 추정할 수 있다는 것이다. 이점은, 3-2 풀다운 필름을 가지며 필드 속도의 2배 증가가 없는 60Hz 시스템에서 보다 많다. 이 상황이 도 1에 예시되어 있다. 본 발명은 WO-A-95/27,362(대리인 참조 번호 PHN 14,794)에 따른 인터레이스-순차 주사 변환과 EP-A-0,577,165(대리인 참조 번호 PHN 14,066)에 따른 100 Hz 업-변환(up-conversion)과 EP-A-0,601,655(대리인 참조 번호 PHN 14,320)에 따른 3-D 노이즈 감소를 실행하는 업-변환 및 움직임 추정을 위해 결합된 구조에 바람직하게 적용된다. 프레임 메모리는 (기록 가능한) 제어가 입력 자료에 적응되는 것중 하나이다.
도 1a 내지 도 1c에는 60Hz 영화 필름과 비디오 카메라 자료에 대해 도시된 입력 자료에 적응된 필드 메모리 제어가 예시되어 있다. 도 1a는 US-A-5,495,300에 기재된 종래의 고정 필드 메모리 제어를 나타낸다. 라인 Fu(x,t)는 영화 필름(F)으로부터의 입력 60Hz 비-인터레이스(non-interlaced)(1:1) 필드를 도시하고 있으며, 박스내의 번호들은 3-2 풀다운 기술에 따라 도출된 영화 필름 프레임을 나타낸다. 라인 Fu(x,t-T)는 1개의 프레임 기간 T 사이의 지연 후의 입력 필드를 도시한다. 신호 Fu(x,t)와 Fu(x,t-T)는 움직임 벡터 D(x,t)를 도출하는 움직임 벡터 추정기(ME)에 인가된다. 몇몇 필드에 대해, 동일 필름 영상에서 발생하는 2개의 비디오 필드 사이의 움직임의 부족으로 인해 제로 벡터(zero vector)가 얻어지며, 반면 다른 필드에 대해서는 논-제로(non-zero) 벡터(d)가 얻어진다. 제로 움직임 벡터는 Fu(x,t)와 Fu(x,t-T)가 상이한 필름 영상을 나타내는 경우에 얻어진다. 라인 Fout(x,t)은 움직임 보상된 출력 필드를 도시한다.
도 1b는 본 발명에 따른 적응형 지연 제어를 나타낸다. 도 1a에 도시한 바와 같이, 라인 Fu(x,t)는 영화 필름(F)으로부터 발생하는 입력 60Hz 비-인터레이스 (1:1) 필드를 나타내고 있으며, 박스내의 번호들은 비디오 필드가 3-2 풀다운 기술에 따라 도출된 영화 필름 프레임을 나타낸다. 본 발명에 따르면, 라인 Fu(x,t-T)는 Fu(x,t)와 Fu(x,t-T)가 항상 상이한 영화 필름 영상을 나타내도록 제어되는 지연 후의 입력 필드를 나타낸다. 따라서, 제로 움직임 벡터들은 더 이상 얻어지지 않는다(도 1b의 라인 D(x,t)를 참조). 라인 Fout(x,t)는 도 1b의 아래 부분에 도시된 공식에 따라 얻어진 움직임 보상된 출력 필드를 나타낸다.
도 1c는 60 Hz 비-인터레이스 비디오 화상(60 Hz/1:1 V)이 수신되는 경우에 일어나는 것을 나타낸다. 적응형 지연은 이제 1개의 필드 기간 동안 일정하게 지연된다.
도 2는 본 발명에 따른 메모리 장치의 제1 실시예를 나타낸다. 인터레이스 입력 신호인 입력 라인 II1 및 라인-지연된 입력 라인 II2와, 필드 메모리 FMORG의 출력 신호는 라인 II1과 II2 사이에 수직한 위치에서 보간된 라인을 얻기 위해 중간 필터(MF)에 인가된다. 입력 라인 II1은 또한 출력 신호가 멀티플렉서(MUX1)를 통해 필드 메모리 FMORG에 인가되는 믹서(MIX1)에 인가된다. 멀티플렉서(MUX1)는 고유의 출력 신호 수신이나 믹서(MIX1)의 출력 신호 수신 사이에서 필드 메모리 FMORG를 전환하도록 제어 유닛(CTRL)으로부터의 제어 신호(w_org)에 의해 제어된다. FIFO에 따라 구현되지 않은 메모리는 이와 같은 멀티플렉서(MUX1)를 필요로 하지 않으며, 신호(w_org)는 메모리의 기록 가능한 입력에 인가된다. 중간 필터(MF)의 출력 신호는 출력 신호가 멀티플렉서(MUX2)를 통해 필드 메모리 FMINT에 인가되는 믹서(MIX2)에 인가된다. 그 고유 신호를 수신하거나 믹서(MIX2)의 출력 신호를 수신하는 사이에서 필드 메모리 FMINT를 전환하도록 멀티플렉서(MUX2)는 제어 유닛(CTRL)으로부터의 제어 신호(w_int)에 의해 제어된다. 믹서(MIX1)는 홀수 라인(SO1)을 갖추고 있으며, 믹서(MIX2)는 도 2의 메모리 장치의 연속하는 출력 신호의 짝수 라인(SO2)을 갖고 있다. 표 1은 도 2의 실시예에 대응하는 필드 메모리 제어를 나타낸다. 제어 신호 w_org와 w_int는 입력 필드(B, C, D, E)에 도시된 바와 같이 새로운 움직임 상을 수령한 후 1로 세트된다. 시간 단위는 1개 필드 기간이다. 제2 필드 메모리의 내용, 즉 FMINT는 항상 원래 화상의 수직 보간된 변형이며, 이는 필드 메모리 FMORG에 포함되어 있다. 보다 바람직하게, 필드 메모리 FMORG와 FMINT에 인가된 신호들은 저장되기 전에 압축되어, 두 신호들에 대해 단일 필드 메모리 장치가 충분하다.
유사한 실시예에서, 입력 신호는 멀티플렉서 MUX1의 제1 입력에 인가되고, 멀티플렉서의 출력은 필드 메모리 FMORG를 통해 제2 입력에 접속되며, 여기서 멀티플렉서 MUX1은 상기한 바와 같이 제어 유닛(CTRL)으로부터의 제어 신호(w_org)에 의해 제어된다. 표 1에서 입력(IMPUT)과 FMORG 라인으로 나타낸 바와 같이, 필드 메모리 FMORG의 출력 신호의 움직임 상은 입력 신호가 반복된 움직임 상을 포함하더라도 고정된 개수의 움직임 상들만큼 입력 신호의 움직임 상과는 다르다.
본 발명의 기본 측면은 보다 최근의 화상 다음의 이전 화상으로부터의 정보를 공급하기 위해, 움직임 추정기나 움직임 보상 보간기나 움직임 추정 및 보상을 위해 조합된 구조에 적용되는 지연 소자에 있어서, 상기 지연 소자에 의한 지연은 지연된 화상과 지연되지 않은 화상이 2개의 상이한(예컨대, 연속적인) "움직임 상"으로부터의 정보를 포함하는 방식으로 제어 신호에 의해 화상 소스에 적응되는 것을 특징으로 하는 지연 소자를 제공한다. 바람직하게, 제어 신호는 일부 텔레비전 규격(PALplus, MPEG)에서 이용할 수 있는 "필름 신호 비트"로부터 추정된다. 필름 신호 비트는 반복된 움직임 상의 존재를 나타낸다. 유리하게, 제어 신호는 참조 문헌인 US-A-5,365,280 호(대리인 참조 번호 PHN 14,114)에 개시된 바와 같이, 움직임 추정기, 예를 들면 적응형 화상 지연 소자가 접속되어 있는 추정기에 의해 추정되는 움직임 벡터 필드로부터 추정된다.
US-A-5,365,280(대리인 참조 번호 PHN 14,114 호)에 개시된 것과 매우 유사하게, 여러 가지 가능한 모드들(비디오, 필름, 상 1, 상 2,...)을 식별하기 위해 벡터 필드를 사용하기 위하여, 초기에 1 개 필드 기간까지 지연을 고정하는 것이 가능하다. 시퀀스가 인식되면, 적응형 화상 지연의 적절한 제어가 선택된다. 움직임 벡터의 시간 일치가 열악하면, 초기화 상이 복귀된다. 즉, 화상이 각종 영역들로 분할될 수 있고, 그 이후 모든 영역에 대해 지연 소자의 가능한 제어 모드들중 하나가 선택된다. 결국, (모든 화상에 대해) 결과의 움직임 벡터 필드의 가장 높은 시간 일치성을 산출하는 제어 모드가 선택된다. 움직임 벡터들의 시간 일치가 열악한 경우에 초기화(각종 영역들의 상이한 제어)로 다시 복귀된다.
필름 기반 비디오 화상 자료의 특별한 경우에, 단일 화상으로부터의 정보는 필드 이상으로 전송된다. 가능한 한 시간적으로 고정되더라도, 2개의 연속적인 필드들이 두 인터레이스 상을 포함한다. 움직임 추정과 보상을 목적으로, 이 상황의 정보가 완전한 연속 주사 변환과 개선된 움직임 추정과 고품질의 움직임 묘사(portrayal) 개선을 실현하는데 사용될 수 있다. 본 발명의 다른 측면의 목적은, 상기한 바와 같은 적응형 화상 지연의 관점에서, 상기한 이점들을 실현하기 위한 새로운 메모리 제어를 제공하는데 있다.
비디오 신호들에서는, 새로운 필드가 새로운 움직임 정보를 반드시 가져오지는 않는다. 때때로, 필름 기판 화장 자료의 경우에서와 같이, 단일 화상이 1개 필드 이상의 기간 동안 전송된다. 움직임 추정과 보상을 목적으로, 이러한 상황의 숙지는 움직임 추정과 움직임 묘사(portrayal) 개선을 크게 개선 및/또는 절약하는데 사용될 수 있다. 상기한 바와 같이, 이는 이전의 화상을 지연 소자에서 입력 화상의 마지막 전송까지 순환시켜 실현된다.
그러나, 이 접근법의 한가지 제한은 매우 양호한 움직임 묘화 개선을 제공하지만 출력 신호의 인터레이스 품질이 감소된다는 점이다. 2 개의 인터레이스 상들중 1개만이 존재하는 2개 또는 3개의 필드 기간 동안에 입력의 단지 1개의 원래의 복제를 메모리에 유지할 필요가 있다. 이는 다른 상이 지연된 신호에 대해 보간되어야 함을 의미한다. 그러나, 동일한 특정 필름의 경우에, 입력 신호는 이미 완전하게 연속적인 화상이기 때문에, 비-인터레이싱(de-interlacing)은 보간을 필요로하지 않는다. 그러므로, 움직임 묘사를 개선하는데 순차 주사 품질의 희생이 따른다. 이는 공간 해상도가 동적 해상도보다 큰 역할을 하는 경우, 느린 동영상에서 특히 두드러진다.
이 상황은 메모리 내에 다른 "움직임 상"을 가진 화상뿐만 아니라 교호의 "인터레이스 상"을 가진 화상을 제공하는 수단이 존재하는 경우에 크게 개선될 수 있다. 본 발명의 다른 측면의 목적은 2개의 상이한 상뿐만 아니라 움직임 추정기나 움직임 벡터 보상 보간기나 이들 둘의 구조적 조합에 2 개의 상이한 인터레이스 상을 공급하는데 있다.
상기 출력에서 정확한 순차 주사 데이터를 갖기 위해서는, 가능한 한 원래 정보를 필드 메모리 FMINT에 공급하는 것이 가능하여야 하며, 상기 원래 정보는 입력에서 이용 가능하다. 이를 행하기 위한 3가지 방법이 있다. 하나는 현재 필드 메모리 FMORG, FMINT를 사용하는 것으로, 여기서 데이터 저감/재구성 메카니즘은 실제로 홀수 및 짝수 원래 필드 모두가 순환 메모리에서 공존하는 방식으로 움직임 정보의 손실 없이 적용된다. 다른 가능성은 인터레이스 상들중 하나에 대해 임시 기억장치로 사용되는 여분의 필드 메모리 FMSWP를 추가하는 것이다. 제 3 옵션은 움직임 추정기 및 업-컨버터의 하나의 입력에서 정확한 순차 주사 화상을 허용할 뿐만 아니라, 순차 주사 입력을 가진 다른 쪽을 제공하며, 따라서 출력의 품질이 훨씬 개선된다.
표 2는 3개 필드 메모리를 가진 옵션을 나타낸다. 여분의 필드 메모리 FMSWP는 기록 동작이 가능한 한 필드 메모리 FMINT에 있을 때까지 반복 사이클의 최종 1개 필드를 유지하기 위해 임시 버퍼로서 사용된다. 시간적으로 적절한 순간에 필드 메모리 FMORG가 필름 사이클의 1개의 인터레이스 상을 유지하고 필드 메모리 FMINT가 여분의 필드 메모리 FMSWP에 포함되는 다른 인터레이스 상에 의해 갱신될 수 있기 때문에, 데이터 저감은 필요하지 않다. 정확한 순차 주사 화상은 이와 같이 항상 필드 메모리 FMORG, FMINT로부터 판독될 수 있다. 제어 신호 w_org와 w_int는 입력 필드 B, C, D, E에 나타낸 바와 같이 새로운 움직임 상을 수신할 때 1로 설정된다. 제어 신호 w_int 이전의 1개 필드는 1로 설정되고, 제어 신호 w_swp는 다른 인터레이스 상을 저장하기 위해 1로 설정된다. 이 필드 메모리를 사용하는 실시예가 도 3에 도시되어 있다.
도 3에서, 인터레이스된 입력 신호 II는 멀티플렉서 MUXSWP의 제1 입력에 인가되고, 그 출력은 필드 메모리 FMSWP를 통해 제2 입력에 인가된다. 멀티플렉서 MUXSWP는 제어 장치 CTRL'의 제어 신호 w_swp에 의해 제어된다. 인터레이스 입력 신호는 멀티플렉서 MUXORG의 제1 입력에도 인가되며, 그 출력은 필드 메모리 FMORG를 통해 그 제2 입력에 인가된다. 멀티플렉서 MUXORG는 제어 장치 CTRL'의 제어 신호 w_org에 의해 제어된다. FMSWP의 출력 신호는 멀티플렉서 MUXINT의 제1 입력에 인가되고, 그 출력은 필드 메모리 FMINT를 통해 제2 입력에 인가된다. 멀티플렉서 MUXINT는 제어 장치 CTRL'의 제어 신호 w_int에 의해 제어된다. 필드 메모리 FMORG는 홀수 라인 SO1을 공급하고, 필드 메모리 FMINT는 순차 출력 신호의 짝수 라인 SO2를 공급한다.
표 3은 2개의 필드 메모리 옵션의 필요한 제어를 나타낸다. 1개 화상이 새로운 1개가 오기 전에 2회나 3회 전송되는 3-2 풀다운 필름의 경우를 고려한다. 표 3에서, 동일 움직임 상의 필드는 동일한 대문자로 나타내고 전송 시간 차이는 단일 또는 더블 인용부호로 나타낸다. 2개나 3개 사이클 기간 동안의 각 전송된 필드의 움직임 상이 동일하더라도 인터레이스 상은 상이하다. 예를 들면, 이하에서, 필드 A, A', A", B, B'를 고려한다. 필드 A가 홀수 위치에 있다고 가정하면, 필드 A'는 짝수, A"는 홀수, B는 짝수, B'는 홀수이다. 이는, 단일 움직임 상 내의 2개의 연속적인 필드를 액세스할 수 있다면, 수직 보간의 필요 없이 문제의 순차 주사 화상을 구성할 수 있음을 의미한다. 따라서, 메모리의 제어는 입력이 시정수에 따라 필드 메모리 FMORG나 필드 메모리 FMINT에 기록되고 원래의 홀수 및 짝수의 복제가 메모리 내에서 이용 가능하도록, 도면에 도시된 바와 같이 변경될 수 있다. 2-2 풀다운 필름의 경우는 아날로그형이다. 대응하는 회로도는 도 4에 도시되어 있다.
도 4에서, 인터레이스 입력 신호 (II)는 (제어 유닛 CTRL"으로부터의 제어 신호 q_mux에 의해 제어되는) 멀티플렉서 MUXII의 제1 입력에 인가되며, 그 출력은 (제어 장치 CTRL"의 제어 신호 w_org에 의해 제어되는) 멀티플렉서 MUXORG의 제1 입력에 인가된다. 멀티플렉서 MUXORG의 출력은 필드 메모리 FMORG를 통해 그 제2 입력에 인가된다. 인터레이스 입력 신호 II는 또한 (제어 장치 CTRL"의 제어 신호 w_ing에 의해 제어되는) 멀티플렉서 MUXINT의 제1 입력에 인가되고, 그 출력은 필드 메모리 FMINT를 통해 제2 입력에 인가된다. 필드 메모리 FMORG와 FMINT의 출력은 퀸캉스 서브샘플링(quincunx subsampling) 및 멀티플렉싱 회로 QQmux에 인가되며, 그 출력은 멀티플렉서 MUXII의 제2 입력에 인가된다. 필드 메모리 FMORG의 출력은 또한 멀티플렉서 MUXSO1의 제1 입력과 디멀티플렉싱 및 퀸캉스 보간 회로 QQint에 인가되며, 제1 출력은 멀티플렉서 MUXSO1의 제2 입력에 인가되고 그 제2 출력은 멀티플렉서 MUXSO2의 제1 입력에 접속되어 있다. 멀티플렉서 MUXSO2의 제2 입력은 필드 메모리 FMINT의 출력 신호를 수신한다. 멀티플렉서 MUXSO1은 도 4의 메모리 장치의 순차 출력 신호의 홀수 라인 SO1을 공급하고, 멀티플렉서 MUXSO2는 짝수 라인 SO2를 공급한다. 멀티플렉서 MUXSO1, MUXSO2는 제어 장치 CTRL"로부터의 제어 신호 q_dmx에 의해 제어된다.
도 4의 방법과 도 2의 원래 메모리 제어간의 차이는 움직임 상 내에 최종 전송된 필드를 저장하는 대신에 최종의 1개 필드를 또한 저장해야 한다는 점이다. 이 필드는 필드 메모리 FMINT에 기록된다. 그러나, 이 시점에서, 그러한 필드 메모리의 이전의 내용은 손실되게 된다. 움직임은 기록된 직후에 상기 메모리의 새로운 내용을 사용하여 정확히 추정 또는 보상될 수 없는데, 이는 상기 내용이 입력과 동일한 움직임 상에 속하기 때문이다. 이 문제를 해결하기 위해, 이전의 내용은 필드 메모리 FMORG의 내용과 먼저 조합되고, 압축되며, 새로운 데이터로 대체되기 전에 필드 메모리 FMORG에 기록된다. 이는 필드 메모리 FMINT가 판독되지 않는 시간 기간 동안에 필드 메모리 FMORG가 압축된 형태로 홀수 라인 및 짝수 라인 양쪽을 제공함을 의미한다. 이들은 A'A"q, BB'q, ...필드들이다. 2 개 필드 메모리들(w_org, w_int)에 대한 기록 인에이블 신호들은 상기 메모리들의 내용이 상기 입력에 의해 중복기록되어야 하는 경우에 정확한 시간 순간들을 제공한다. 박스 QQmux는 2개의 라인으로부터의 정보를 많아야 1개 라인으로 조합한다. 박스 QQmux는 박스 QQmux의 각 입력 상에서 퀸캉스 서브샘플링으로서 동작하며, 2개의 퀸캉스 서브샘플 라인들이 1개 라인으로 조합되는 HD-MAC 텔레비전 시스템의 20ms 및 80ms 엔코더 브랜치에서 본래 실행되는 각각의 서브샘플 신호들의 샘플들에 대해 수행되는 멀티플렉스 동작이 후속된다. 퀸캉스 서브샘플링 필터가 여기서 사용되지만, 다른 데이터 압축 알고리즘(예컨대, 바람직하게는 DPCM)의 사용은 결코 배제되지 않는다. QQint는 대응하는 재구성 알고리즘, 즉 디멀티플렉싱 동작, 및 HD-MAC 텔레비전 시스템의 20 ms 및 80 ms 디코더 브랜치에서 본래 실행되는 디멀티플렉스된 퀸캉스 서브샘플 신호들의 보간이다.
도 4의 구조의 경우에, 프레임 지연의 양끝에 존재하는 상이한 움직임 상들을 가진 한 쌍의 필드가 항상 존재하며, 두 인터레이스 상들은 또한 이러한 필드들중 적어도 하나의 필드에 대해서도 존재한다. 이 부가된 특징에 대해 지불되는 비용은, 데이터 저감이 사용되는 필드에 대하여, 움직임 묘사 개선(motion portrayal improvement) 및 순차 주사 데이터 양쪽의 품질이 압축 및 재구성 알고리즘의 충실도에 의존한다는 점이다. 이들 알고리즘의 선택은 이와 같이 중요하다. 이것이 보장되면, 움직임 추정기와 보상기는 이제 실제적으로 정확한 순차 주사 데이터와 함께 작용하므로, 전체 풀질이 개선된다.
움직임 추정 및 시간 보간이 추정기 및 업-컨버터의 두 입력에 정확한 순차 주사 화상을 갖는 것이 중요하다. 위에서 언급한 방법들 중 어느 하나의 경우에, 이는 제한적 의미에서 가능하다. 3-2 풀다운 필름의 경우에, 이는 시간의 40 % 만큼 발생하며, 2-2 풀다운 필름의 경우에는 시간의 50 % 만큼 발생한다. 이와 같은 시간 순간에서, 필드 메모리들 중 하나의 출력에, 상보 인터레이스 상 없이 상기 입력과 동일한 움직임 상 내의 필드를 갖는다. 3 필드 메모리 옵션으로의 임시 필드 메모리의 추가 또는 입력에서의 데이터 저감은 대부분 이러한 조건을 만족시킨다.
도 5에는 본 발명에 따른 영상 처리 장치의 실시예가 도시되어 있다. 텔레비전 신호는 안테나(A)에 의해 수신되어, 출력이 종래의 비디오 신호 처리 장치(53)에 인가되는 튜너(51)에 인가된다. 상기 장치(53)로부터의 처리된 비디오 신호는 본 발명에 따라 제어되는 영상 정보 저장 장치(55)에 인가된다. 움직임 추정기(ME)는 2 개의 상이한 움직임 상으로부터의 그리고 바람직하게는 2개의 상이한 인터레이스 상으로부터의, 저장 장치(55)의 입력 및 출력에 존재하는 영상 신호에 기초하여 움직임 벡터(MV)를 구한다. 움직임 보상 보간 장치 MCI는 저장 장치(55)의 입력 및 출력에 존재하는 영상 신호들에 기초한 움직임 벡터 보상된 영상 정보, 및 움직임 벡터(MV)를, 출력이 디스플레이 장치(59)에 접속되는 출력 증폭기 유닛(57)에 공급한다. 영상 처리 장치(57)가 텔레비전 세트이면, 디스플레이 장치(59)는 예를 들면 CRT나 LCD 스크린이며, 영상 처리 장치가 PC이면, 디스플레이 장치(59)는 PC내의 비디오 카드로 대체된다.
위에서 언급한 실시예들은 본 발명을 한정하는 것이 아니고 예시하는 것이며, 당업자들은 청구 범위로부터 벗어나지 않고 다수의 대체 실시예를 설계할 수 있음에 주목해야 한다. 청구항에서, 괄호 안의 참조 부호는 청구 범위를 한정하는 것으로 해석되지 않는다. 본 발명은 여러 가지의 별개의 소자들을 포함하는 하드웨어 및 적절히 프로그래밍된 컴퓨터에 의해 구현될 수 있다.

Claims (10)

  1. 영상 정보(image information)를 저장하는 방법에 있어서,
    상기 영상 정보를 수신하는 단계와;
    상기 영상 정보를 메모리 장치(FMORG)에 저장하는 단계를 포함하며,
    상기 메모리 장치(FMORG)는 상기 메모리 장치(FMORG)에 이미 저장된 영상 정보의 움직임 상(movement phase)과는 다른 움직임 상으로부터의 영상 정보만이 상기 메모리 장치(FMORG)에 저장되는 방식으로 제어되어, 상기 메모리 장치(FMORG)는 상기 영상 정보가 반복된 움직임 상들을 포함하는 경우에도 고정된 개수의 움직임 상들만큼 상기 영상 정보의 움직임 상과는 다른 움직임 상으로부터 영상 정보를 제공하는, 영상 정보 저장 방법.
  2. 제 1 항에 있어서,
    상기 영상 정보는 상기 영상 정보가 반복된 움직임 상들을 포함하는지를 나타내는 표시를 포함하고,
    상기 저장 단계는 상기 표시에 의존하는, 영상 정보 저장 방법.
  3. 제 1 항에 있어서,
    상기 영상 정보가 반복된 움직임 상들을 포함하는지를 나타내는 표시를 도출하기 위하여 움직임 벡터들을 추정하는 단계를 더 포함하며,
    상기 저장 단계는 상기 표시에 의존하는, 영상 정보 저장 방법.
  4. 제 1 항에 있어서,
    상기 메모리 장치(FMORG, FMINT)는 제1 필드 메모리(FMORG)와 제2 필드 메모리(FMINT)를 포함하며,
    상기 저장 단계는,
    인터레이스 입력 신호로부터의 입력 라인들(II1)을 상기 제1 필드 메모리(FMORG)에 저장하는 단계와;
    보간된 라인들을 상기 제2 필드 메모리(FMINT)에 저장하는 단계를 포함하는,영상 정보 저장 방법.
  5. 제 4 항에 있어서,
    상기 보간된 라인들을 저장하는 단계는,
    상기 보간된 라인들을 얻기 위하여, 상기 입력 라인들(II1), 상기 제1 필드 메모리 (FMORG)로부터의 출력 신호, 및 상기 인터레이스된 입력 신호로부터의 라인 지연된 입력 라인들(II2)을 중간 필터링(median filtering)하는 단계를 포함하는, 영상 정보 저장 방법.
  6. 제 1 항에 있어서,
    상기 영상 정보는 압축 형태로 저장되는, 영상 정보 저장 방법.
  7. 제 1 항에 있어서,
    상기 메모리 장치는 제1 필드 메모리(FMORG), 제2 필드 메모리(FMSWP), 및 상기 제2 필드 메모리(FMSWP)의 출력에 접속된 제3 필드 메모리(FMINT)를 구비하며,
    상기 저장 단계는,
    상기 메모리 장치에 이미 저장된 영상 정보의 움직임 상과는 다른 움직임 상으로부터의 영상 정보를 수신할 때 영상 정보를 상기 제1 필드 메모리(FMORG)와 상기 제3 필드 메모리(FMINT)에 저장하는 단계와;
    상기 제2 필드 메모리(FMSWP)에 저장된 영상 정보의 인터레이스 상이 상기 제3 필드 메모리(FMINT)에 저장된 영상 정보의 인터레이스 상과는 다른 방식으로 영상 정보를 상기 제2 필드 메모리(FMSWP)에 저장하는 단계를 포함하며,
    상기 메모리 장치의 입력 및 출력들에, 2개의 상이한 움직임 상들과 2개의 상이한 인터레이스 상들로부터의 영상 정보가 존재하는, 영상 정보 저장 방법.
  8. 제 1 항에 있어서,
    상기 메모리 장치(FMORG, FMINT)는 제1 필드 메모리(FMORG)와 제2 필드 메모리(FMINT)를 구비하며,
    상기 저장 단계는,
    상기 제1 필드 메모리(FMORG)에 저장하기 위하여, 이전에 저장된 영상 정보와 새로운 영상 정보를 압축 형태로 조합하는 단계와;
    상기 제1 필드 메모리(FMORG)로부터의 영상 정보를 분할 및 신장(decompressing)하는 단계와;
    상기 제2 필드 메모리(FMINT)에 영상 정보를 저장하는 단계를 포함하며,
    상기 메모리 장치의 입력 및 출력들에, 2개의 상이한 움직임 상들 및 2 개의 상이한 인터레이스 상들로부터의 영상 정보가 존재하는, 영상 정보 저장 방법.
  9. 영상 정보를 저장하는 장치에 있어서,
    상기 영상 정보를 저장하기 위한 메모리 장치(FMORG)와;
    상기 메모리 장치(FMORG)를 제어하는 수단(CTRL)을 포함하고,
    상기 제어 수단은, 상기 메모리 장치(FMORG)에 이미 저장된 영상 정보의 움직임 상과는 다른 움직임 상으로부터의 영상 정보만이 상기 메모리 장치(FMORG)에 저장되는 방식으로 상기 메모리 장치(FMORG)를 제어하여, 상기 메모리 장치(FMORG)는 상기 영상 정보가 반복된 움직임 상들을 포함하는 경우에도 고정된 개수의 움직임 상들만큼 상기 영상 정보의 움직임 상과는 다른 움직임 상으로부터 영상 정보를 제공하는, 영상 정보 저장 장치.
  10. 영상 처리 장치에 있어서,
    제 9 항에 정의된 영상 정보 저장 장치(55)와;
    상기 영상 정보 저장 장치에 접속되어, 움직임 벡터들(MV)을 추정하는 수단(ME)과;
    상기 영상 정보 저장 장치(55) 및 상기 움직임 벡터 추정 수단(ME)에 접속되어, 움직임 벡터 보상된 영상 정보를 발생하는 수단(MCI)과;
    상기 움직임 벡터 보상된 영상 정보를 출력하는 수단(59)을 구비하는, 영상 처리 장치.
KR1019980703409A 1996-09-11 1997-07-16 영상정보저장방법및그장치와영상처리장치 KR100490701B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96202532 1996-09-11
EP96202532.6 1996-09-11
PCT/IB1997/000884 WO1998011721A1 (en) 1996-09-11 1997-07-16 Adaptive picture delay

Publications (2)

Publication Number Publication Date
KR19990067399A KR19990067399A (ko) 1999-08-16
KR100490701B1 true KR100490701B1 (ko) 2006-04-14

Family

ID=8224371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980703409A KR100490701B1 (ko) 1996-09-11 1997-07-16 영상정보저장방법및그장치와영상처리장치

Country Status (6)

Country Link
US (1) US6411341B1 (ko)
EP (1) EP0860081B1 (ko)
JP (1) JP2000500318A (ko)
KR (1) KR100490701B1 (ko)
DE (1) DE69720407T2 (ko)
WO (1) WO1998011721A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765625B1 (en) * 1998-03-09 2004-07-20 Divio, Inc. Method and apparatus for bit-shuffling video data
US6714258B2 (en) * 2000-03-15 2004-03-30 Koninklijke Philips Electronics N.V. Video-apparatus with noise reduction
GB0006811D0 (en) * 2000-03-22 2000-05-10 Koninkl Philips Electronics Nv Controller ICs for liquid crystal matrix display devices
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
JP2004516718A (ja) * 2000-12-11 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ビデオ信号処理における動き補償型デインターレーシング
US6839094B2 (en) * 2000-12-14 2005-01-04 Rgb Systems, Inc. Method and apparatus for eliminating motion artifacts from video
US6940557B2 (en) * 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
JP4178455B2 (ja) * 2003-01-21 2008-11-12 ソニー株式会社 フレーム変換方法、フレーム変換回路および電子カメラ
JP2004274219A (ja) * 2003-03-06 2004-09-30 Pioneer Electronic Corp 映像信号のフレームレート変換装置
CN1279756C (zh) * 2003-05-23 2006-10-11 华亚微电子（上海）有限公司 应用场景静止检测的视频信号自适应递归降噪方法
JP2005286677A (ja) * 2004-03-30 2005-10-13 Olympus Corp 撮像装置
CN1965589B (zh) * 2004-05-06 2010-05-12 Nxp股份有限公司 高帧速运动补偿的彩色序列系统和方法
US7349029B1 (en) * 2005-01-19 2008-03-25 Kolorific, Inc. Method and apparatus for de-interlacing interlaced video fields originating from a progressive video source
US8184696B1 (en) * 2007-09-11 2012-05-22 Xilinx, Inc. Method and apparatus for an adaptive systolic array structure
US8736759B2 (en) * 2008-08-05 2014-05-27 Mediatek Inc. Methods and related apparatus making effective use of bandwidth of storage device to generate interpolated frames
TWI384865B (zh) * 2009-03-18 2013-02-01 Mstar Semiconductor Inc 影像處理之方法及電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06311488A (ja) * 1992-07-03 1994-11-04 Mitsubishi Electric Corp 走査線変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69114795T2 (de) * 1990-09-03 1996-06-27 Philips Electronics Nv Bewegungskompensierte Bildfrequenzumwandlung.
EP0514012A3 (en) * 1991-04-15 1993-11-18 Vistek Electronics Method and apparatus for the standard conversion of an image signal
EP0577165B1 (en) * 1992-05-15 1997-12-10 Koninklijke Philips Electronics N.V. Motion-compensated picture signal interpolation
DE69323572T2 (de) * 1992-06-11 1999-09-16 Koninkl Philips Electronics Nv Anordnung zum bewegungsausgeglichenen Interpolieren eines Bildsignals
US5365280A (en) * 1992-06-26 1994-11-15 U.S. Philips Corporation Method and apparatus for discriminating between movie film and non-movie film and generating a picture signal processing mode control signal
US5381183A (en) * 1992-07-03 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Motion-adaptive scanning-line conversion circuit
EP0601655A1 (en) * 1992-12-10 1994-06-15 Koninklijke Philips Electronics N.V. Noise reduction filter
WO1995027362A2 (en) * 1994-04-05 1995-10-12 Philips Electronics Nv Interlaced-to-sequential scan conversion
EP0772351B1 (en) * 1995-11-02 2000-10-11 Matsushita Electric Industrial Co., Ltd Motion detection for interlaced video signals
US5757435A (en) * 1995-12-08 1998-05-26 C-Cube Microsystems, Inc. MPEG-2 inverse telecine circuit
US5764293A (en) * 1995-12-26 1998-06-09 C-Cube Microsystems, Inc. Method of encoding video using master and slave encoders wherein bit budgets for frames to be encoded are based on encoded frames

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06311488A (ja) * 1992-07-03 1994-11-04 Mitsubishi Electric Corp 走査線変換装置

Also Published As

Publication number Publication date
WO1998011721A1 (en) 1998-03-19
US6411341B1 (en) 2002-06-25
JP2000500318A (ja) 2000-01-11
KR19990067399A (ko) 1999-08-16
EP0860081A1 (en) 1998-08-26
EP0860081B1 (en) 2003-04-02
DE69720407D1 (de) 2003-05-08
DE69720407T2 (de) 2004-01-15

Similar Documents

Publication Publication Date Title
KR100490701B1 (ko) 영상정보저장방법및그장치와영상처리장치
JP5008826B2 (ja) 高精細度デインタレース／フレーム倍増回路およびその方法
US4364090A (en) Method for a compatible increase in resolution in television systems
KR950014577B1 (ko) 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치
JP2952631B2 (ja) ビデオメモリ装置
US5801777A (en) Device and method for decoding digital video data
JP3172169B2 (ja) 動き情報を動き情報信号に変換する装置
US5168358A (en) Video signal converting apparatus for converting hdtv signal into conventional tv signal
KR100442229B1 (ko) 간이형hdtv비디오디코더및디코딩방법
JPH1070679A (ja) フィルムモード互換性のためのフレーム補間方法
KR100311009B1 (ko) 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법
EP1606954B1 (en) Arrangement for generating a 3d video signal
JP3128034B2 (ja) 画像合成装置
KR100300948B1 (ko) 영상색차신호의포맷변환장치
KR920001107B1 (ko) 영상신호 전송방식
JP2950140B2 (ja) Ｍｕｓｅデコーダ動き補正回路
JP3158737B2 (ja) 静止画用ビデオ信号の発生回路
JP2604856B2 (ja) 高品位テレビ受信機の信号処理回路
JPH0630349A (ja) ２画面表示テレビ受信機
JP2780675B2 (ja) Ｈｄ−ｗｓ変換装置
JP3310143B2 (ja) 映像圧縮伸張処理装置
JPH06189274A (ja) 周波数変換方法及び装置
JPH01194782A (ja) テレビジョン信号方式変換装置
JPH07274128A (ja) テレビジョン信号処理及び表示装置
JPH11284960A (ja) プログレッシブ・ビデオの再生方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 11

EXPY Expiration of term