JPH0630349A - ２画面表示テレビ受信機 - Google Patents
２画面表示テレビ受信機Info
- Publication number
- JPH0630349A JPH0630349A JP17965592A JP17965592A JPH0630349A JP H0630349 A JPH0630349 A JP H0630349A JP 17965592 A JP17965592 A JP 17965592A JP 17965592 A JP17965592 A JP 17965592A JP H0630349 A JPH0630349 A JP H0630349A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- screen
- conversion circuit
- scanning line
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 縦横比16対９のハイビジョンディスプレイの
画面上に縦横比４対３のＮＴＳＣ方式の２つの映像信号
を左右半分づつ同じ大きさで２画面表示する。 【構成】 第１及び第２の映像信号（１、２）を第１及
び第２のＡ／Ｄ変換回路（３、４）でディジタル信号に
変換後、水平周期を第１及び第２の倍速変換回路（５、
６）で倍速に変換する。倍速変換した各映像信号は１走
査線当たりの全画素データ数を第１及び第２の水平間引
き回路（７、８）で２／３に間引き、その後さらに第１
及び第２の垂直間引き回路（９、10）で全走査線数を２
／３に間引く。このように間引いた後、それぞれの映像
信号の相隣接する画素データの時間間隔を第１及び第２
の時間圧縮回路（11、12）で約３／４に圧縮し、この時
間圧縮したデータを画面合成回路13が半水平周期ごとに
読み出して１画面として合成する。合成した１画面はＤ
／Ａ変換回路14でアナログ信号に戻す。
画面上に縦横比４対３のＮＴＳＣ方式の２つの映像信号
を左右半分づつ同じ大きさで２画面表示する。 【構成】 第１及び第２の映像信号（１、２）を第１及
び第２のＡ／Ｄ変換回路（３、４）でディジタル信号に
変換後、水平周期を第１及び第２の倍速変換回路（５、
６）で倍速に変換する。倍速変換した各映像信号は１走
査線当たりの全画素データ数を第１及び第２の水平間引
き回路（７、８）で２／３に間引き、その後さらに第１
及び第２の垂直間引き回路（９、10）で全走査線数を２
／３に間引く。このように間引いた後、それぞれの映像
信号の相隣接する画素データの時間間隔を第１及び第２
の時間圧縮回路（11、12）で約３／４に圧縮し、この時
間圧縮したデータを画面合成回路13が半水平周期ごとに
読み出して１画面として合成する。合成した１画面はＤ
／Ａ変換回路14でアナログ信号に戻す。
Description
【０００１】
【産業上の利用分野】本発明は、縦横比16対９のハイビ
ジョンディスプレイの画面上に縦横比４対３のＮＴＳＣ
方式の２つの映像信号を左右半分づつ同じ大きさで表示
するようにした２画面表示テレビ受信機に関する。
ジョンディスプレイの画面上に縦横比４対３のＮＴＳＣ
方式の２つの映像信号を左右半分づつ同じ大きさで表示
するようにした２画面表示テレビ受信機に関する。
【０００２】
【従来の技術】従来、同一方式の映像信号を親画面と子
画面として表示する、いわゆるピクチャ・イン・ピクチ
ャは多くのテレビ受信機で実施されている。
画面として表示する、いわゆるピクチャ・イン・ピクチ
ャは多くのテレビ受信機で実施されている。
【０００３】
【発明が解決しようとする課題】本発明は、ＮＴＳＣ方
式の２画面を縦横比16対９のハイビジョンディスプレイ
の画面上に同サイズで表示するようにした２画面表示テ
レビ受信機を提供することを目的とする。
式の２画面を縦横比16対９のハイビジョンディスプレイ
の画面上に同サイズで表示するようにした２画面表示テ
レビ受信機を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、縦横比が４対
３のＮＴＳＣ方式の第１の映像信号と第２の映像信号で
あって、アナログの該第１の映像信号と該第２の映像信
号とをそれぞれディジタルの映像信号に変換する第１の
Ａ／Ｄ変換回路と第２のＡ／Ｄ変換回路と、該第１のＡ
／Ｄ変換回路および該第２のＡ／Ｄ変換回路よりの映像
信号をそれぞれノンインターレースの倍速走査線データ
に変換する手段と、それぞれの該倍速走査線データにお
ける１走査線当たりの全画素データ数をそれぞれ２／３
に間引く手段と、１走査線当たりの全画素データ数を２
／３に間引いた後の第１および第２の映像信号それぞれ
の全走査線数を２／３に間引く手段と、前記手段により
画素データ数と走査線数とが間引かれた第１および第２
の映像信号それぞれにおける相隣接する画素データの時
間間隔を所定の比率に圧縮する手段と、前記時間圧縮後
の第１および第２の映像信号を半水平周期ごとに交互に
読み出して合成する手段と、前記手段により合成した映
像信号データをディジタルからアナログに変換するＤ／
Ａ変換回路とで構成し、縦横比が16対９の画面上に前記
第１の映像信号と第２の映像信号とを左右半分づつ同じ
大きさで表示するようにした２画面表示テレビ受信機を
提供するものである。
３のＮＴＳＣ方式の第１の映像信号と第２の映像信号で
あって、アナログの該第１の映像信号と該第２の映像信
号とをそれぞれディジタルの映像信号に変換する第１の
Ａ／Ｄ変換回路と第２のＡ／Ｄ変換回路と、該第１のＡ
／Ｄ変換回路および該第２のＡ／Ｄ変換回路よりの映像
信号をそれぞれノンインターレースの倍速走査線データ
に変換する手段と、それぞれの該倍速走査線データにお
ける１走査線当たりの全画素データ数をそれぞれ２／３
に間引く手段と、１走査線当たりの全画素データ数を２
／３に間引いた後の第１および第２の映像信号それぞれ
の全走査線数を２／３に間引く手段と、前記手段により
画素データ数と走査線数とが間引かれた第１および第２
の映像信号それぞれにおける相隣接する画素データの時
間間隔を所定の比率に圧縮する手段と、前記時間圧縮後
の第１および第２の映像信号を半水平周期ごとに交互に
読み出して合成する手段と、前記手段により合成した映
像信号データをディジタルからアナログに変換するＤ／
Ａ変換回路とで構成し、縦横比が16対９の画面上に前記
第１の映像信号と第２の映像信号とを左右半分づつ同じ
大きさで表示するようにした２画面表示テレビ受信機を
提供するものである。
【０００５】
【作用】第１および第２の映像信号はアナログ信号から
ディジタル信号に変換後、水平周期を倍速に変換する
（倍速走査線データ）。倍速変換したそれぞれの映像信
号は１走査線当たりの全画素データ数を２／３に間引
き、その後さらに全走査線数を２／３に間引く。画素デ
ータ数と走査線数とをこのように間引いた後、それぞれ
の映像信号の相隣接する画素データの時間間隔を所定の
比率に圧縮し、この時間圧縮したデータを半水平周期ご
とに読み出して１画面として合成する。合成した１画面
はアナログ信号に戻す。
ディジタル信号に変換後、水平周期を倍速に変換する
（倍速走査線データ）。倍速変換したそれぞれの映像信
号は１走査線当たりの全画素データ数を２／３に間引
き、その後さらに全走査線数を２／３に間引く。画素デ
ータ数と走査線数とをこのように間引いた後、それぞれ
の映像信号の相隣接する画素データの時間間隔を所定の
比率に圧縮し、この時間圧縮したデータを半水平周期ご
とに読み出して１画面として合成する。合成した１画面
はアナログ信号に戻す。
【０００６】
【実施例】以下、図面に基づいて本発明による２画面表
示テレビ受信機を説明する。図１は本発明による２画面
表示テレビ受信機の一実施例の要部ブロック図である。
図において、１と２はＮＴＳＣ方式、且つアナログの第
１の映像信号と第２の映像信号、３と４は各それぞれの
映像信号をアナログ信号からディジタル信号に変換する
第１のＡ／Ｄ変換回路と第２のＡ／Ｄ変換回路、５と６
は水平周期が原映像信号の２倍のノンインターレース映
像信号（倍速走査線）に変換する第１の倍速変換回路と
第２の倍速変換回路、７と８は倍速変換後の映像信号に
おける１走査線当たりの全画素データ数を２／３に間引
く第１の水平間引き回路と第２の水平間引き回路、９と
10は該第１および第２の水平間引き回路よりの信号にお
ける全走査線数をそれぞれ２／３に間引く第１の垂直間
引き回路と第２の垂直間引き回路、11と12は該第１およ
び第２の垂直間引き回路よりの信号における相隣接する
画素データの時間間隔を所定の比率に圧縮する時間圧縮
回路、13は該第１の時間圧縮回路11と第２の時間圧縮回
路12とから半水平周期ごとにデータを読み出し、１つの
画面として合成する画面合成回路、14は該画面合成回路
13よりの信号をディジタルからアナログに戻すＤ／Ａ変
換回路である。
示テレビ受信機を説明する。図１は本発明による２画面
表示テレビ受信機の一実施例の要部ブロック図である。
図において、１と２はＮＴＳＣ方式、且つアナログの第
１の映像信号と第２の映像信号、３と４は各それぞれの
映像信号をアナログ信号からディジタル信号に変換する
第１のＡ／Ｄ変換回路と第２のＡ／Ｄ変換回路、５と６
は水平周期が原映像信号の２倍のノンインターレース映
像信号（倍速走査線）に変換する第１の倍速変換回路と
第２の倍速変換回路、７と８は倍速変換後の映像信号に
おける１走査線当たりの全画素データ数を２／３に間引
く第１の水平間引き回路と第２の水平間引き回路、９と
10は該第１および第２の水平間引き回路よりの信号にお
ける全走査線数をそれぞれ２／３に間引く第１の垂直間
引き回路と第２の垂直間引き回路、11と12は該第１およ
び第２の垂直間引き回路よりの信号における相隣接する
画素データの時間間隔を所定の比率に圧縮する時間圧縮
回路、13は該第１の時間圧縮回路11と第２の時間圧縮回
路12とから半水平周期ごとにデータを読み出し、１つの
画面として合成する画面合成回路、14は該画面合成回路
13よりの信号をディジタルからアナログに戻すＤ／Ａ変
換回路である。
【０００７】次に、本発明の動作について説明する。第
１の映像信号１と第２の映像信号２とは第１のＡ／Ｄ変
換回路３と第２のＡ／Ｄ変換回路４とでディジタル信号
化した後に第１の倍速変換回路５と第２の倍速変換回路
６とにより水平周期が原信号の２倍のノンインターレー
ス映像信号に変換するが（倍速走査線データ）、この変
換する理由は、ハイビジョン（以下、HDTV）ディスプレ
イモニタに映出する場合の走査線数の少なさ（NTSCは52
5 本インターレース、HDTVは1125本インターレース）を
補い画質の向上を図るためである。この変換技術は、従
来のクリアビジョン（EDTV）等で実施されているものと
同じでよく、その概略は以下の通りである。即ち、NTSC
方式では、１画面分の情報を1/60秒毎に２回のフィール
ドに分けて送られてくるので、1/60秒前に送られてきた
１つ前のフィールドの情報をメモリに蓄えておき、これ
を次のフィールドの走査線の間にはめ込み、525 本の走
査線で構成された１画面を作る。これにより、1/60秒間
に525 本の線順次形態（水平周期は原信号の２倍）の信
号に変換されるが、この信号は静止画については問題な
いとしても動画に対しては自然な動きを再現する上で不
十分な信号である。そこで、この動画に対処するため、
隣りあうフィールド間の画像内容が異なっている動画に
対しては、同じフィールド内の隣りあうラインの情報を
用いて走査線補間を行う。以上のようにして倍速変換さ
れた第１および第２の映像信号それぞれは、第１の水平
間引き回路７と第２の水平間引き回路８とで、１走査線
当たりの全画素データ数を２／３に間引く（圧縮）が、
この間引く理由は、最終的に２つの映像を同じ大きさで
映出するには全画素データ数では多すぎ、減らす必要が
あるからである。
１の映像信号１と第２の映像信号２とは第１のＡ／Ｄ変
換回路３と第２のＡ／Ｄ変換回路４とでディジタル信号
化した後に第１の倍速変換回路５と第２の倍速変換回路
６とにより水平周期が原信号の２倍のノンインターレー
ス映像信号に変換するが（倍速走査線データ）、この変
換する理由は、ハイビジョン（以下、HDTV）ディスプレ
イモニタに映出する場合の走査線数の少なさ（NTSCは52
5 本インターレース、HDTVは1125本インターレース）を
補い画質の向上を図るためである。この変換技術は、従
来のクリアビジョン（EDTV）等で実施されているものと
同じでよく、その概略は以下の通りである。即ち、NTSC
方式では、１画面分の情報を1/60秒毎に２回のフィール
ドに分けて送られてくるので、1/60秒前に送られてきた
１つ前のフィールドの情報をメモリに蓄えておき、これ
を次のフィールドの走査線の間にはめ込み、525 本の走
査線で構成された１画面を作る。これにより、1/60秒間
に525 本の線順次形態（水平周期は原信号の２倍）の信
号に変換されるが、この信号は静止画については問題な
いとしても動画に対しては自然な動きを再現する上で不
十分な信号である。そこで、この動画に対処するため、
隣りあうフィールド間の画像内容が異なっている動画に
対しては、同じフィールド内の隣りあうラインの情報を
用いて走査線補間を行う。以上のようにして倍速変換さ
れた第１および第２の映像信号それぞれは、第１の水平
間引き回路７と第２の水平間引き回路８とで、１走査線
当たりの全画素データ数を２／３に間引く（圧縮）が、
この間引く理由は、最終的に２つの映像を同じ大きさで
映出するには全画素データ数では多すぎ、減らす必要が
あるからである。
【０００８】画素データの２／３間引きは水平方向１走
査線（ライン）分のデータを補間して行うが、その具体
的方法を図示したものが図３（Ａ）である。図示のよう
に、１走査線の全データ（Ｎ、Ｎ＋１…等）を３個づつ
区切り、この３個のデータから２個のデータ（ｎ、ｎ＋
１…等）を作り出している。尚、各画素の割合は下記図
４の説明で述べる。これにより、第１および第２の映像
信号のデータは２／３に間引かれることになる。このよ
うに、２／３に間引いたそれれの映像データは、次に第
１の垂直間引き回路８と第２の垂直間引き回路９とで、
今度は全走査線数を２／３に間引くが、この間引く理由
は上述（水平間引き）と同様である。そして、この走査
線間引きも基本的には水平の場合と同様であり、水平が
画素データ単位であるのに対し、垂直は走査線単位であ
る。この様子を図示したものが図２（Ｂ）であり、全走
査線（Ａ、Ａ＋１…等）を３本づつ区切り、この３本か
ら２本の走査線（ａ、ａ＋１…等）を作り出している。
尚、各ラインの割合は下記図４の説明で述べる。この結
果、第１および第２の映像信号の走査線数は２／３に圧
縮される。
査線（ライン）分のデータを補間して行うが、その具体
的方法を図示したものが図３（Ａ）である。図示のよう
に、１走査線の全データ（Ｎ、Ｎ＋１…等）を３個づつ
区切り、この３個のデータから２個のデータ（ｎ、ｎ＋
１…等）を作り出している。尚、各画素の割合は下記図
４の説明で述べる。これにより、第１および第２の映像
信号のデータは２／３に間引かれることになる。このよ
うに、２／３に間引いたそれれの映像データは、次に第
１の垂直間引き回路８と第２の垂直間引き回路９とで、
今度は全走査線数を２／３に間引くが、この間引く理由
は上述（水平間引き）と同様である。そして、この走査
線間引きも基本的には水平の場合と同様であり、水平が
画素データ単位であるのに対し、垂直は走査線単位であ
る。この様子を図示したものが図２（Ｂ）であり、全走
査線（Ａ、Ａ＋１…等）を３本づつ区切り、この３本か
ら２本の走査線（ａ、ａ＋１…等）を作り出している。
尚、各ラインの割合は下記図４の説明で述べる。この結
果、第１および第２の映像信号の走査線数は２／３に圧
縮される。
【０００９】以上の水平および垂直間引き回路の具体的
実施例を示したものが図４（Ａ）および（Ｂ）である。
以下、図４（Ａ）（Ｂ）につき説明する。図４（Ａ）は
水平間引き回路である。各倍速変換回路よりの画素デー
タはＤーFF（フリップフロップ）２系統（41、42) のル
ート、同１系統（43）のルートおよびＤーFFなしのルー
トに分岐する。ＤーFF１系統で１画素の遅延をすれば、
図３（Ａ）との対比においてＮ、Ｎ＋１およびＮ＋２の
３個の画素データの時間的な関係が図示のようになる。
ここで、第１の乗算器44の乗数を２／３、第２の乗算器
45の乗数を１／３、第３の乗算器46の乗数を２／３とす
れば第１の加算器47出力ｎおよび第２の加算器48出力
（ｎ＋１）等は以下のようになる。 ｎ＝（２／３）Ｎ＋（１／３）（Ｎ＋１） ｎ＋１＝（１／３）（Ｎ＋１）＋（２／３）（Ｎ＋２） 同様に、ｎ＋２＝（２／３）（Ｎ＋３）＋（１／３）
（Ｎ＋４） ｎ＋３＝（１／３）（Ｎ＋４）＋（２／３）（Ｎ＋５）
となる。 上記加算器出力を切換回路49で交互に切り換えればｎ、
ｎ＋１、およびｎ＋２、ｎ＋３…等が順次得られる。
実施例を示したものが図４（Ａ）および（Ｂ）である。
以下、図４（Ａ）（Ｂ）につき説明する。図４（Ａ）は
水平間引き回路である。各倍速変換回路よりの画素デー
タはＤーFF（フリップフロップ）２系統（41、42) のル
ート、同１系統（43）のルートおよびＤーFFなしのルー
トに分岐する。ＤーFF１系統で１画素の遅延をすれば、
図３（Ａ）との対比においてＮ、Ｎ＋１およびＮ＋２の
３個の画素データの時間的な関係が図示のようになる。
ここで、第１の乗算器44の乗数を２／３、第２の乗算器
45の乗数を１／３、第３の乗算器46の乗数を２／３とす
れば第１の加算器47出力ｎおよび第２の加算器48出力
（ｎ＋１）等は以下のようになる。 ｎ＝（２／３）Ｎ＋（１／３）（Ｎ＋１） ｎ＋１＝（１／３）（Ｎ＋１）＋（２／３）（Ｎ＋２） 同様に、ｎ＋２＝（２／３）（Ｎ＋３）＋（１／３）
（Ｎ＋４） ｎ＋３＝（１／３）（Ｎ＋４）＋（２／３）（Ｎ＋５）
となる。 上記加算器出力を切換回路49で交互に切り換えればｎ、
ｎ＋１、およびｎ＋２、ｎ＋３…等が順次得られる。
【００１０】垂直間引き回路の具体例は図４（Ｂ）であ
る。構成は（Ａ）と酷似しており、前記のＤーFFをライ
ンメモリ（Ｈ）に置き換えたもので、１ラインメモリで
走査線１本遅延する。従って、第１のラインメモリ51と
第２のラインメモリ52とで２ライン遅延し、第３のライ
ンメモリ53で１ライン遅延する。各ルートよりのライン
データをそれぞれ乗算する第１の乗算器54、第２の乗算
器55および第３の乗算器56の乗数およびその作用、並び
に第１の加算器57、第２の加算器58および切換回路59の
作用は前記（Ａ）と同じである。この結果、以下のよう
に３ラインから２ラインのデータが得られる。 ａ＝（２／３）Ａ＋（１／３）（Ａ＋１） ａ＋１＝（１／３）（Ａ＋１）＋（２／３）（Ａ＋２） ａ＋２＝（２／３）（Ａ＋３）＋（１／３）（Ａ＋４） ａ＋３＝（１／３）（Ａ＋４）＋（２／３）（Ａ＋５） このように、本発明では各間引きにおいて、いずれのデ
ータも捨てることなく全てのデータを使用するので、縮
小することによる画質の劣化が防止できるという特徴
（効果）を有するものである。
る。構成は（Ａ）と酷似しており、前記のＤーFFをライ
ンメモリ（Ｈ）に置き換えたもので、１ラインメモリで
走査線１本遅延する。従って、第１のラインメモリ51と
第２のラインメモリ52とで２ライン遅延し、第３のライ
ンメモリ53で１ライン遅延する。各ルートよりのライン
データをそれぞれ乗算する第１の乗算器54、第２の乗算
器55および第３の乗算器56の乗数およびその作用、並び
に第１の加算器57、第２の加算器58および切換回路59の
作用は前記（Ａ）と同じである。この結果、以下のよう
に３ラインから２ラインのデータが得られる。 ａ＝（２／３）Ａ＋（１／３）（Ａ＋１） ａ＋１＝（１／３）（Ａ＋１）＋（２／３）（Ａ＋２） ａ＋２＝（２／３）（Ａ＋３）＋（１／３）（Ａ＋４） ａ＋３＝（１／３）（Ａ＋４）＋（２／３）（Ａ＋５） このように、本発明では各間引きにおいて、いずれのデ
ータも捨てることなく全てのデータを使用するので、縮
小することによる画質の劣化が防止できるという特徴
（効果）を有するものである。
【００１１】以上の如くして水平垂直とも２／３に縮小
されたが、この状態の信号を16対９のディスプレイ上に
映出すると水平振幅が原信号（４対３）に比し約16／12
倍（＝４／３倍）の横長画像になる。そこで、これを補
正するために各画素データにつき時間圧縮処理（第１の
時間圧縮回路11、第２の時間圧縮回路12）を行う。この
時間圧縮とは図３（Ｃ）に示すように、原信号の相隣接
する画素データの時間間隔Ｔをｔ（ｔ≒３／４Ｔ）に圧
縮することである。この圧縮処理により、垂直と振幅的
に均衡のとれた水平データになる。時間圧縮の具体例と
して、FIFOタイプのラインメモリを使用した以下の方法
がある。即ち、時間圧縮率をｎ（ｎ＜１）としたとき、
まず入力信号に同期したあるサンプルクロックで前記ラ
インメモリへ１水平走査期間分の映像信号を書き込み、
次に書き込みクロックの１／ｎ倍の周波数のクロックで
書き込まれた映像信号を読み出す。ここで、時間圧縮率
ｎは、映像信号のアスペクト比だけを考えた場合には３
／４となるが映像信号のブランキング期間やオーバスキ
ャン率を考慮に入れると圧縮不足となる。そこで、３／
４（＝75％）よりやや小さくした（73〜74％）が適正値
とされている。
されたが、この状態の信号を16対９のディスプレイ上に
映出すると水平振幅が原信号（４対３）に比し約16／12
倍（＝４／３倍）の横長画像になる。そこで、これを補
正するために各画素データにつき時間圧縮処理（第１の
時間圧縮回路11、第２の時間圧縮回路12）を行う。この
時間圧縮とは図３（Ｃ）に示すように、原信号の相隣接
する画素データの時間間隔Ｔをｔ（ｔ≒３／４Ｔ）に圧
縮することである。この圧縮処理により、垂直と振幅的
に均衡のとれた水平データになる。時間圧縮の具体例と
して、FIFOタイプのラインメモリを使用した以下の方法
がある。即ち、時間圧縮率をｎ（ｎ＜１）としたとき、
まず入力信号に同期したあるサンプルクロックで前記ラ
インメモリへ１水平走査期間分の映像信号を書き込み、
次に書き込みクロックの１／ｎ倍の周波数のクロックで
書き込まれた映像信号を読み出す。ここで、時間圧縮率
ｎは、映像信号のアスペクト比だけを考えた場合には３
／４となるが映像信号のブランキング期間やオーバスキ
ャン率を考慮に入れると圧縮不足となる。そこで、３／
４（＝75％）よりやや小さくした（73〜74％）が適正値
とされている。
【００１２】第１および第２の時間圧縮回路より、画面
合成回路13が半水平周期ごとに画素データを読み出す。
半水平周期ごとに読み出しを切り換えるのは同サイズの
２画面を水平方向に並べて映出するためである。画面合
成回路13によるこの読み出しにより2 つの映像信号から
なる1 つの映像信号が完成する。この信号はディジタル
信号であるので、Ｄ／Ａ変換回路13でアナログ信号へ戻
す。以上説明した本発明による２画面の映出の概念図を
図２に示す。図中の点々部分以外が映出部分である。
合成回路13が半水平周期ごとに画素データを読み出す。
半水平周期ごとに読み出しを切り換えるのは同サイズの
２画面を水平方向に並べて映出するためである。画面合
成回路13によるこの読み出しにより2 つの映像信号から
なる1 つの映像信号が完成する。この信号はディジタル
信号であるので、Ｄ／Ａ変換回路13でアナログ信号へ戻
す。以上説明した本発明による２画面の映出の概念図を
図２に示す。図中の点々部分以外が映出部分である。
【００１３】
【発明の効果】以上説明したように本発明によれば、縦
横比16対９というハイビジョンの横長画面の特徴を生か
して縦横比４対３のＮＴＳＣ方式の映像を同じ大きさで
２画面且つ画面一杯に表示するので、従来の大小画面か
らなる親子画面とは異なった特徴となる機能をえること
ができる。また、水平および垂直の間引きにおいて、原
信号の全データを使用するので、単にデータを捨てるこ
とで画面を縮小する方法と異なり、画質劣化を防止する
ことができる。さらに、垂直の間引き（圧縮）を２／３
に選ぶことから、他の方法として提案されている１／２
に圧縮した場合に要する走査線変換という処置を必要と
しない点も効果の一つである。
横比16対９というハイビジョンの横長画面の特徴を生か
して縦横比４対３のＮＴＳＣ方式の映像を同じ大きさで
２画面且つ画面一杯に表示するので、従来の大小画面か
らなる親子画面とは異なった特徴となる機能をえること
ができる。また、水平および垂直の間引きにおいて、原
信号の全データを使用するので、単にデータを捨てるこ
とで画面を縮小する方法と異なり、画質劣化を防止する
ことができる。さらに、垂直の間引き（圧縮）を２／３
に選ぶことから、他の方法として提案されている１／２
に圧縮した場合に要する走査線変換という処置を必要と
しない点も効果の一つである。
【図１】本発明による２画面表示テレビ受信機の一実施
例を示す要部ブロック図である。
例を示す要部ブロック図である。
【図２】本発明による２画面表示をしたときの概念図で
ある。
ある。
【図３】画素データおよび走査線の間引きの説明図であ
る。
る。
【図４】画素データの間引きと走査線の間引きの一実施
例を示す要部回路図である。
例を示す要部回路図である。
１ ＮＴＳＣ方式の第１の映像信号 ２ ＮＴＳＣ方式の第２の映像信号 ３ 第１のＡ／Ｄ変換回路 ４ 第２のＡ／Ｄ変換回路 ５ 第１の倍速変換回路 ６ 第２の倍速変換回路 ７ 第１の水平間引き回路 ８ 第２の水平間引き回路 ９ 第１の垂直間引き回路 10 第２の垂直間引き回路 11 第１の時間圧縮回路 12 第２の時間圧縮回路 13 画面合成回路 14 Ｄ／Ａ変換回路 41 Ｄーフリップフロップ（42、43も同） 44 乗算器（45、46も同） 47 加算器（48も同） 49 切換回路 51 ラインメモリ（52、53も同） 54 乗算器（55、56も同） 57 加算器（58も同） 59 切換回路
Claims (1)
- 【請求項１】 縦横比が４対３のＮＴＳＣ方式の第１の
映像信号と第２の映像信号であって、アナログの該第１
の映像信号と該第２の映像信号とをそれぞれディジタル
の映像信号に変換する第１のＡ／Ｄ変換回路と第２のＡ
／Ｄ変換回路と、該第１のＡ／Ｄ変換回路および該第２
のＡ／Ｄ変換回路よりの映像信号をそれぞれノンインタ
ーレースの倍速走査線データに変換する手段と、それぞ
れの該倍速走査線データにおける１走査線当たりの全画
素データ数をそれぞれ２／３に間引く手段と、１走査線
当たりの全画素データ数を２／３に間引いた後の第１お
よび第２の映像信号それぞれの全走査線数を２／３に間
引く手段と、前記手段により画素データ数と走査線数と
が間引かれた第１および第２の映像信号それぞれにおけ
る相隣接する画素データの時間間隔を所定の比率に圧縮
する手段と、前記時間圧縮後の第１および第２の映像信
号を半水平周期ごとに交互に読み出して合成する手段
と、前記手段により合成した映像信号データをディジタ
ルからアナログに変換するＤ／Ａ変換回路とで構成し、
縦横比が16対９の画面上に前記第１の映像信号と第２の
映像信号とを左右半分づつ同じ大きさで表示するように
したことを特徴とする２画面表示テレビ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17965592A JPH0630349A (ja) | 1992-07-07 | 1992-07-07 | ２画面表示テレビ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17965592A JPH0630349A (ja) | 1992-07-07 | 1992-07-07 | ２画面表示テレビ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0630349A true JPH0630349A (ja) | 1994-02-04 |
Family
ID=16069572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17965592A Pending JPH0630349A (ja) | 1992-07-07 | 1992-07-07 | ２画面表示テレビ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630349A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169708A (ja) * | 1994-11-25 | 1995-07-04 | Toshiba Ceramics Co Ltd | 石英ガラス製ウェハボート搬送治具の製造方法 |
| EP0717562A1 (en) * | 1994-12-12 | 1996-06-19 | SONY-WEGA PRODUKTIONS GmbH | Method and apparatus for displaying two video pictures simultaneously |
-
1992
- 1992-07-07 JP JP17965592A patent/JPH0630349A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169708A (ja) * | 1994-11-25 | 1995-07-04 | Toshiba Ceramics Co Ltd | 石英ガラス製ウェハボート搬送治具の製造方法 |
| EP0717562A1 (en) * | 1994-12-12 | 1996-06-19 | SONY-WEGA PRODUKTIONS GmbH | Method and apparatus for displaying two video pictures simultaneously |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533393B2 (ja) | Ｎｔｓｃ―ｈｄコンバ―タ | |
| JP3228420B2 (ja) | 非対称画面圧縮 | |
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| KR950014577B1 (ko) | 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치 | |
| KR19990067399A (ko) | 적응성 화상 지연 | |
| CA1230669A (en) | Progressive scan television display system | |
| JPS62281687A (ja) | ビデオ信号処理装置 | |
| US5001562A (en) | Scanning line converting system for displaying a high definition television system video signal on a TV receiver | |
| US5173774A (en) | Dual purpose HDTV/NTSC receiver | |
| JPH0630349A (ja) | ２画面表示テレビ受信機 | |
| JPH0898154A (ja) | テレビジョン信号処理装置 | |
| JP2605167B2 (ja) | 映像信号の方式変換回路 | |
| JP2779007B2 (ja) | ノイズ低減回路 | |
| JP3128034B2 (ja) | 画像合成装置 | |
| JP2809738B2 (ja) | 映像信号変換装置 | |
| JP2642464B2 (ja) | テレビジョン信号変換装置 | |
| JPH0865639A (ja) | 画像処理装置 | |
| JP3545577B2 (ja) | 走査線変換装置 | |
| JP3081060B2 (ja) | 多画面表示高品位テレビジョン受像機 | |
| JP2872269B2 (ja) | 標準／高品位テレビジョン受信装置 | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JP2809322B2 (ja) | Ｍｕｓｅ信号の子画面表示回路 | |
| JP2809726B2 (ja) | 映像信号変換装置 | |
| JP2563606B2 (ja) | 倍密２画面テレビ | |
| JPH11308550A (ja) | テレビジョン受信機 |