JP4182071B2 - 撮像装置 - Google Patents

Description

本発明は、固体撮像素子を駆動するためのパルスを生成するパルス生成回路を備える撮像装置及びカメラに関する。

近年、固体撮像素子を用いたビデオカメラやディジタルスチルカメラは、高画質化と低価格化が進んでいる。必然的に、それらに使用される部品も、高性能かつ低価格であることが望まれる。

パルス生成回路は、固体撮像素子の駆動に用いられる多数の駆動パルスを生成する重要な部品であり、高画質化のためには、その駆動パルスは高精度なタイミング調整が必要であるとともに、その動作する環境温度の変動や、電源電圧の変動、パルス生成回路自体の素子特性の変動があっても、生成する各駆動パルスの相対的なタイミングは常に一定であることが望まれる。一方、低価格化の要望も強く、回路規模は小さく低価格なものが要望されている。

例えば、パルス生成回路の環境温度および電源電圧が変動した時も、温度および電圧を変動検出し、パルスの遅延を調節することによって、常に高精度なタイミング調整が可能なパルス生成方法が開示されている（例えば、特許文献１参照。）。

また、例えば、入力したクロックと出力パルスの位相関係を、温度、素子特性、電源電圧の変化などに関わらず、一定に保つことによって、常に高精度なタイミング調整が可能なパルス生成回路が開示されている（例えば、特許文献２参照。）。

特開２００１−５４０２７号公報 特開平８−１８６４８８号公報

ビデオカメラやディジタルスチルカメラなどの固体撮像装置に用いられるパルス生成回路は、固体撮像素子を駆動する複数の駆動パルスと、前記固体撮像素子から出力された画像信号をディジタル信号に変換するＡＤ変換器のＡＤクロックなどを生成する。これら複数のパルスは、相対的なタイミングは温度、電源電圧、パルス生成回路の素子特性に依存せず、常に一定である必要があり、且つ、高画質化のためには高精度なタイミング調整が必要となる。

上記特許文献１に開示されている技術によると、パルス生成回路の温度検出手段とパルス生成回路の駆動電圧検出手段とを有し、前記温度検出手段によって検出された温度と、前記電圧検出手段によって検出された電圧によって、駆動信号に遅延を与えて出力する遅延手段を有することによって、環境温度および駆動電圧が変動したときも高精度なタイミング調整ができるとある。しかし、温度検出回路および電圧検出回路、そして検出した温度および電圧に対応する遅延値を格納するための記憶回路が必要であり、回路規模が大きくなり、コストが増大するという問題がある。また、パルス生成回路の製造条件の変動に対して、タイミング精度を維持できないという問題がある。

温度、電源電圧、素子特性の変化などに関わらず、高精度なタイミング調整を行う手段として、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路やＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路などの位相調整回路が従来から使用されている。しかし、位相調整回路に入力されるクロックと、他回路の出力の位相関係を、温度などの変化などに関わらず一定に保つことは困難であるという問題がある。特許文献２に開示されている技術によると、ＰＬＬ回路と該ＰＬＬ回路の出力を入力とする他回路において、前記ＰＬＬ回路内の分周回路入力を前記他回路の出力とすることによって、ＰＬＬ回路に入力されるクロックと、他回路の出力の位相関係を、温度などの変化などに関わらず一定に保つことができるとある。しかし、ＰＬＬ回路の出力と同一の周期的波形を有するパルス以外のパルス（非周期的パルス）が必要な場合、周期的パルスと非周期的パルスの位相関係を、温度などの変化に関わらず一定に保つことは困難であるという問題がある。

具体的に、周期的波形の駆動パルスと、非周期的波形の駆動パルスを生成できるパルス生成回路について説明する。図８は、従来のパルス生成回路を示す図である。図８に示すように、パルス生成回路は、ＰＬＬ回路１００と、周期波形パルス生成回路１１０と、非周期波形１２０とから構成されている。図９は、図８のパルス生成回路の動作を示すタイミングチャートである。

ＰＬＬ回路１００は、位相比較器１０１、ＶＣＯ１０２、分周器１０３、図示していないＬＰＦなどから構成される。分周期１０３は、１／２分周器であり、ＰＬＬ回路１００からは２逓倍クロックが出力される。周期波形パルス生成回路１１０は、バッファ１１１、ＮＯＲゲート１１２、ＮＡＮＤゲート１１３などで構成される。図８に示すように周期波形パルス生成回路１１０は、２系統の周期的パルスを生成する。バッファ１１１の出力をＰＬＬ回路１００のフィードバックと非周期波形パルス生成回路１２０の入力クロックＣＬＫｉとして使用している。

図９に示すように、ＣＬＫ波形とＣＬＫｉ波形はＰＬＬ回路１００によって位相調整され、その立上りエッジの位相差は相殺されている。一方、非周期波形パルス生成回路１２０は、ＰＬＬ回路１００にフィードバックするクロックＣＬＫｉを入力とし、クロックＣＬＫｉを分配するクロック分配手段１２１と、クロックＣＬＫｉによって駆動されるカウンタ１２２と、組合せ回路１２３、クロックＣＬＫｉによって駆動されるフリップフロップ１２４で構成される。図８に示すように非周期波形パルス生成回路１２０は、２系統の非周期的パルスを生成する。

クロック分配手段１２１は、非周期波形パルス生成回路１２０中のフリップフロップなどクロック同期回路全てに、遅延差なくクロックを分配するための回路であり、複数バッファがツリー状に構成されたものなどが用いられる。しかしＣＬＫｉがフリップフロップ１２４のクロック入力端子に到達するまでに複数のバッファを通過するため、図２に示すとおり、ＣＬＫに対し遅延Ｔｄ１が生ずる。そしてフリップフロップ１２４自身の遅延も含め、ＰＯ３から出力されるパルスはＣＬＫに対し遅延Ｔｄ２だけ遅れる。更に、この遅延は温度、電源電圧、回路自体の素子特性によって大きく変動してしまう。この結果、周期的パルスと非周期的パルスの位相関係を、温度などの変化に関わらず一定に保つことは困難であるという問題が生ずる。

本発明は、上述した事情を考慮してなされたもので、固体撮像素子を駆動するパルスである周期的パルス及び非周期的パルスの位相関係を、温度、電源電圧、素子特性などの変化やばらつきに影響されることなく一定に保つことができるパルス生成回路を具備する撮像装置及びカメラを提供することを目的とする。

この発明は、上述した課題を解決すべくなされたもので、撮像素子と、前記撮像素子を駆動するためのパルスを生成するパルス生成回路とを具備する撮像装置であり、前記パルス生成回路は、バッファをツリー状に接続した構成を持ち、複数の端子から第１のタイミング信号発生手段と第２のタイミング信号発生手段とに相対的な遅延差のないクロック信号を出力するクロック分配手段と、位相制御手段としてＤＬＬ回路を持ち、前記クロック分配手段から供給されるクロック信号から周期的なパルスを生成する第１のタイミング信号発生手段と、前記クロック分配回路から供給されるクロック信号に基づいて信号を出力する複数のフリップフロップを備えると共に非周期的なパルスを生成する第２のタイミング信号発生手段とを具備し、前記クロック分配手段は、前記第１のタイミング信号発生手段と前記第２のタイミング信号発生手段が備える複数のフリップフロップそれぞれとに、前記複数の端子のうち、それぞれ異なる端子からクロック信号を供給することを特徴とする。

また、本発明によるカメラにおいては、請求項１乃至３の何れか１項に記載の撮像装置と、撮像装置へ光を結像する光学系とを具備することを特徴とする。

本発明による撮像装置及びカメラは、固体撮像素子を駆動するパルスである周期的な波形のパルス及び非周期的波形のパルスの位相関係を、温度、電源電圧、素子特性などの変化やばらつきに影響されることなく一定に保つことができる。

以下に、図面を参照して、本発明の好適な実施の形態について説明する。
［第一の実施形態］
図１は、本発明の第一の実施形態における固体撮像素子を駆動する駆動回路（パルス発生回路）の概略構成を示すブロック図である。図１に示すように、本実施形態における駆動回路は、クロック分配回路１、第１のタイミング信号発生回路２、及び第２のタイミング信号発生回路４から構成されている。クロック分配回路１は、第１のタイミング信号発生回路２及び第２のタイミング信号発生回路４に、クロック入力端子ＣＬＫに入力されたクロック信号ＣＬＫを相対的な遅延差なくクロック信号ＣＬＫＩとして分配することが可能である。第１のタイミング信号発生回路２は、位相制御回路３を有し、入力されたクロック信号ＣＫＬＩを位相調整し周期的な波形のパルス（以下、周期的パルスとする）が生成可能である。第２のタイミング信号発生回路４は、非周期的な波形のパルス（以下、非周期的パルスとする）および、クロック信号ＣＬＫＩに同期した周期的パルスが生成可能である。

図２は、図１に示した駆動回路の詳細な構成例を示すブロック図である。図２において、図１と同じ符号のものは同じものを示し、１はクロック分配回路を、２は第１のタイミング信号発生回路を、３は位相制御回路を、４は第２のタイミング信号発生回路を示している。

図２に示されるように、クロック分配回路１はクロックルートバッファ４０１とクロックブランチバッファ４０２をツリー状に接続し、同様にクロックブランチバッファ４０２とクロックリーフバッファ４０３をツリー状に接続することによって構成される。図２ではクロックブランチバッファ４０２は１段で構成しているが、クロックブランチバッファ４０２を複数段とすることもできる。またクロックリーフバッファ４０３は、第１のタイミング信号発生回路２のクロック入力端子と、第２のタイミング信号発生回路４に含まれる全てのフリップフロップなどのクロック同期回路が有するクロック入力端子に接続される。それぞれのクロックリーフバッファ４０３は、各回路への配線および各回路のクロック入力端子にクロック信号を入力する際の全負荷を均等に分割した負荷と同等となるように、接続するクロック同期回路数が調整されている。それぞれのクロックブランチバッファ４０２に接続されるクロックリーフバッファ４０３の数も同様に調整されている。

以上に説明したようにクロック分配回路１を構成することによって、クロック分配回路１は、クロック入力端子ＣＬＫから入力されたクロック信号ＣＬＫに対して同一な遅延を有するクロック信号ＣＬＫＩ＿１〜ＣＬＫＩ＿４を出力する。クロック信号ＣＬＫとクロック信号ＣＬＫＩ＿１〜ＣＬＫＩ＿４のそれぞれの遅延は、温度、電源電圧、素子特性の変化によって全てが一様に変化するため、温度、電源電圧、素子特性が変動しても各クロック同期回路のクロック入力端子におけるクロック信号ＣＬＫＩ＿１〜ＣＬＫＩ＿４の立上りのタイミングは相対的な遅延差が生じることがない。具体的には、例えば何らかの変動によりクロック信号ＣＬＫＩ＿１が３ｎｓ（ナノ秒）遅延した場合には、クロック信号ＣＬＫＩ＿２〜ＣＬＫＩ＿４も、同様に３ｎｓ遅延するように構成されているといえる。

また、第１のタイミング信号生成回路２は、セレクタ４２１と、位相制御回路３で構成されている。位相制御回路３は、タップ付遅延回路４３１と、タップ付遅延回路４３１の各遅延を制御する制御信号発生回路４３２と、クロック分配回路１から入力された内部クロック信号ＣＬＫＩ＿１とタップ付遅延回路４３１から帰還されたクロック信号との位相を比較する位相比較回路４３３とを備え、いわゆるＤＬＬ回路である。

タップ付遅延回路４３１は、縦列接続された複数の遅延段の所定個所にタップを設け、入力されるクロック信号ＣＬＫＩ＿１に対して異なる遅延量を与えた複数のタップ出力を出力する。セレクタ４２１は、タップ付遅延回路４３１が出力する複数のタップ出力から選択して第１のタイミング信号発生回路２の出力端子ＰＯ１、ＰＯ２へ出力する。また、タップ付遅延回路４３１の最終段遅延の出力は、位相比較回路４３３にフィードバックされる。位相比較回路４３３は、入力クロック信号ＣＬＫＩ＿１と、フィードバックされるタップ付遅延回路４３１の出力するクロック信号との位相を比較し、位相が一致しない場合は制御信号発生回路４３２にＵＰ（アップ）あるいはＤＮ（ダウン）の信号を送る。制御信号発生回路４３２は、ＵＰあるいはＤＮの信号に応じて、タップ付遅延回路４３１の各遅延段の遅延量を制御する信号を発生する。以上の処理が繰り返されることで、位相制御回路３は、タップ付遅延回路４３１の最終段出力クロック信号と、入力されるクロック信号ＣＬＫＩ＿１の位相を一致させるように動作する。

これにより、第１のタイミング信号生成回路２は、入力されるクロック信号ＣＬＫＩ＿１と同一周期で、立上りタイミングと、立下りタイミングを微調整できる、周期的なパルスを生成し、出力することができる。

また、第２のタイミング信号生成回路４は、クロック信号ＣＬＫＩ＿２で動作する同期カウンタ１２２と、カウンタ値をデコードする組合せ回路１２３と、組合せ回路１２３の出力をクロック信号ＣＬＫＩ＿３、ＣＬＫＩ＿４で同期化するためのフリップフロップ１２４とで構成される。これにより、第２のタイミング信号生成回路４は、クロック信号ＣＬＫＩに同期した周期的パルスと、非周期的パルスを生成し、出力することができる。

次に、図１及び図２に示した駆動回路の温度及び電源電圧の変化に対する対応について説明する。図３は、図１及び図２に示した駆動回路の温度及び電源電圧の変化に対する対応例を示す図である。図３の上段のタイミングチャートに比べて、下段のタイミングチャートは駆動回路の温度及び電源電圧が変化した場合を示している。

図３の上段に示すように、クロック分配回路１の出力するクロック信号ＣＬＫＩ＿１〜４は、そのクロック信号ＣＬＫに対し、同一の遅延Ｔｄ＿ｃｌｋｉを有する。第１のタイミング信号発生回路２の出力端子ＰＯ１、ＰＯ２の出力信号は、位相制御回路３によって、クロック信号ＣＬＫＩ＿１と同一周期のパルスを出力している。また、クロック信号ＣＬＫＩ＿１と出力端子ＰＯ１、ＰＯ２の出力信号との位相関係は常に一定である。

また、第２のタイミング信号発生回路４の出力端子ＰＯ３の出力信号は、クロック信号ＣＬＫＩ＿３に同期して出力され、その信号変化のタイミングはＣＬＫＩ＿３の立上りタイミングに対し、フリップフロップ１２４の出力遅延に応じた遅延Ｔｄ＿ｐｏ３を有する。

図３の上段の状態から温度及び電源電圧が変動した場合、図３の下段に示すように、入力クロックＣＬＫからＣＬＫＩ＿１〜４の遅延Ｔｄ＿ｃｌｋｉが変動する。しかし、クロック信号ＣＬＫＩ＿１〜４内で比較した場合、その立上りタイミングは常に同じである。第１のタイミング信号発生回路２の出力端子ＰＯ１、ＰＯ２の出力信号は、クロック信号ＣＬＫＩ＿１に応じた位相に固定されているため、温度及び電源電圧などが変動しても、クロック信号ＣＬＫＩ＿１に対する位相関係は一定である。一方、第２のタイミング信号発生回路４の出力端子ＰＯ３の出力信号は、クロック信号ＣＬＫＩ＿３に同期しているため、その信号変化のタイミングは、クロック信号ＣＬＫＩ＿３の立上りタイミングに対し、フリップフロップ１２４の出力遅延に応じた遅延Ｔｄ＿ｐｏ３の分だけ遅れており、温度及び電源電圧が変動した場合の変化の割合は、Ｔｄ＿ｃｌｋｉの変化の割合と比較して非常に小さい。

尚、図３では温度及び電源電圧の変化の例で説明したが、温度、電源電圧、素子特性のいずれか一つまたはそれらの組合せの変化であっても、同様に、本実施形態の駆動回路は対応可能である。

以上説明したとおり、第一の実施形態における駆動回路は、例えば、固体撮像素子を駆動するパルスである周期的パルス及び非周期的パルスの位相関係を、温度、電源電圧、素子特性の変化に影響されることなく一定に保つことができる。また、第１のタイミング信号発生回路２により、入力クロック信号ＣＬＫと同一周期で、その立上りエッジと立下りエッジを微調整可能なパルスを生成、出力することができ、第２のタイミング信号発生回路４により、入力クロック信号ＣＬＫ単位で調整可能な比較的長い周期の周期的パルスと、非周期的パルスを生成、出力することができる。

［第二の実施形態］
図４は、本発明の第二の実施形態における固体撮像素子を駆動する駆動回路の詳細な構成を示すブロック図である。尚、第二の実施形態における駆動回路の概略構成は、図１と同様であり説明を省略する。また、図４において図１と同じ符号が付与されているものは、同様の機能を有するものである。

図４と図２との比較から明らかなように、第二の実施形態における駆動回路は、図２に示す第一の実施形態の駆動回路と比べて、第１のタイミング信号発生回路２の位相制御回路３を、位相比較回路６３１とＶＣＯ６３２で構成している点が主に異なる。すなわち、位相制御回路３は、ＰＬＬ回路を構成したものである。ここで、ＶＣＯ６３２の出力は１／Ｎ分周信号を出力可能なカウンタ６２１に入力される。また、カウンタ６２１が出力する１／Ｎ分周信号は、位相比較回路６３１にフィードバックされて、クロック信号ＣＬＫＩと位相比較される。位相が一致しない場合は、位相の違いに応じた信号を位相比較回路６３１が出力して、ＶＣＯ６３２を制御し、１／Ｎ分周信号と位相が一致するようにＶＣＯ６３２が出力するクロック信号の位相が調整される。結果、ＶＣＯ６３２からはクロック信号ＣＬＫＩのＮ逓倍クロック信号が出力される。

また、組合せ回路６２２は、カウンタ６２１のカウンタ値をデコードする回路であり、カウンタ値によって、立上り信号と、立下り信号を発生することができる。組合せ回路６２２が出力した信号は、フリップフロップ１２４によって、逓倍クロック信号に同期して出力端子ＰＯ１、ＰＯ２から出力される。このように、図４の第１のタイミング信号発生回路２は、入力クロック信号ＣＬＫＩに対し同一周期で、立上りおよび立下りのタイミングを、クロック信号ＣＬＫＩの周期の１／Ｎ単位で調整可能な、周期的なパルスを発生できる。すなわち、図４の駆動回路は、図２の第一の実施形態における駆動回路と同様な効果を得ることができる。

［実施例１］
次に、図５を参照して、上記の図１の駆動回路を、撮像装置に適用した場合の実施例１について説明する。図５は、撮像装置の構成例を示すブロック図である。図５において、後述するパルス発生回路７０５は、図１の駆動回路を含むブロックである。

図５において、７０１は被写体を映像信号として取り込むための固体撮像素子である。７０２は撮像素子７０１から出力された撮像信号をアナログ信号処理する映像信号処理回路である。７０３は映像信号処理回路７０２から出力される撮像信号のアナログ−ディジタル変換を行うＡＤ変換器である。７０４はＡＤ変換器７０３から出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部である。７０５は固体撮像素子７０１、映像信号処理回路７０２、及びＡＤ変換器７０３に各種駆動パルスを出力するパルス生成回路である。７０６は、各種演算と固体撮像装置全体を制御する全体制御部である。

次に、前述の構成における撮像装置の動作について説明する。全体制御部７０６からの垂直同期信号、水平同期信号などの制御信号に従って、パルス生成回路７０５は固体撮像素子７０１の各種駆動パルスを出力する。固体撮像素子７０１はその駆動パルスによって、露光および露光によって生成された撮像信号の転送が行われる。固体撮像素子７０１で生成された撮像信号は映像信号処理回路７０２を介してＡＤ変換器７０３でディジタル信号に変換された後、信号処理部７０４に入力され、各種の補正、データ圧縮処理が行われる。

なお、図７の説明では、固体撮像素子７０１、映像信号処理回路７０２、ＡＤ変換器７０３、パルス生成回路７０５を別デバイスで構成しているが、これに限定されるものではなく、固体撮像素子７０１、映像信号処理回路７０２、ＡＤ変換器７０３、パルス生成回路７０５を１チップで構成しても構わない。

［実施例２］
次に、図６を参照して、上記の図１の駆動回路を、撮像装置に適用した場合の実施例２について説明する。図６は、図１の駆動回路を撮像装置である「スチルビデオカメラ」に適用した場合を示すブロック図である。尚、後述するタイミング発生部８に図１の駆動回路が含まれている。

図６において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を固体撮像素子４に結像させるレンズ、３はレンズ２を通った光量を可変するための絞り、４はレンズ２で結像された被写体を画像信号として取り込むための固体撮像素子、６は固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像素子４、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７に、各種タイミング信号を出力するタイミング発生部、９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶する為のメモリ部、１１は記録媒体に記録または読み出しを行うためのインターフェース部、１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信する為のインターフェース部である。

次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号はＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。そのデータを基に露出の演算を全体制御・演算部９で行う。

この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
そして、合焦が確認された後に本露光が始まる。

露光が終了すると、固体撮像素子４から出力された画像信号はＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部に書き込まれる。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また、外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

［実施例３］
次に、図７を参照して、上記の図１の駆動回路を、撮像装置に適用した場合の実施例３について説明する。図７は、図１の駆動回路を撮像装置である「ビデオカメラ」に適用した場合を示すブロック図である。尚、後述する固体撮像素子３やサンプルホールド回路４に対して図１の駆動回路が制御パルスを発信する構成である。ここでは、特に図７に駆動回路を示していない。

図７において、１は撮影レンズで焦点調節を行うためのフォーカスレンズ１Ａ、ズーム動作を行うズームレンズ１Ｂ、結像用のレンズ１Ｃを備えている。２は絞り、３は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子、４は固体撮像素子３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。

５はサンプルホールド回路４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路５から出力されたクロマ信号Ｃは、色信号補正回路２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。

また、プロセス回路５から出力された輝度信号Ｙと、色信号補正回路２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙは、エンコーダ回路（ＥＮＣ回路）２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいは電子ビューファインダ等のモニタＥＶＦへと供給される。

次いで、６はアイリス制御回路で有り、サンプルホールド回路４から供給される映像信号に基づいてアイリス駆動回路７を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り２の開口量を制御すべくｉｇメータを自動制御するものである。

１３、１４は、サンプルホールド回路４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第一のバンドパスフィルタ１３（ＢＰＦ１）、及び第二のバンドパスフィルタ１４（ＢＰＦ２）から出力された信号は、ゲート回路１５及びフォーカスゲート枠信号で各々でゲートされ、ピーク検出回路１６でピーク値が検出されてホールドされると共に、論理制御回路１７に入力される。

この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。また、１８はフォーカスレンズ１Ａの移動位置を検出するフォーカスエンコーダ、１９はズームレンズ１Ｂの焦点距離を検出するズームエンコーダ、２０は絞り２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路１７へと供給される。

論理制御回路１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い焦点調節を行う。即ち、各々のバンドパスフィルタ１３、１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ１Ａを駆動すべくフォーカス駆動回路９にフォーカスモータ１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

本発明の第一の実施形態における固体撮像素子を駆動する駆動回路（パルス発生回路）の概略構成を示すブロック図である。 図１に示した駆動回路の詳細な構成例を示すブロック図である。 図１及び図２に示した駆動回路の温度及び電源電圧の変化に対する対応例を示す図である。 本発明の第二の実施形態における固体撮像素子を駆動する駆動回路の詳細な構成を示すブロック図である。 撮像装置の構成例を示すブロック図である。 図１の駆動回路を撮像装置である「スチルビデオカメラ」に適用した場合を示すブロック図である。 図１の駆動回路を撮像装置である「ビデオカメラ」に適用した場合を示すブロック図である。 従来のパルス生成回路を示す図である。 図８のパルス生成回路の動作を示すタイミングチャートである。

符号の説明

１ クロック分配回路
２ 第１のタイミング信号発生回路
３ 位相制御回路
４ 第２のタイミング信号発生回路
１２２ カウンタ
１２３ 組合せ回路
１２４ フリップフロップ
４０１ クロックルートバッファ
４０２ クロックブランチバッファ
４０３ クロックリーフバッファ
４２１ セレクタ
４３１ タップ付遅延回路
４３２ 制御信号発生回路
４３３ 位相比較回路
６２１ カウンタ（１／Ｎ分周回路）
６２２ 組合せ回路
６３１ 位相比較回路
６３２ ＶＣＯ
７０１ 撮像素子
７０２ 映像信号処理回路
７０３ ＡＤ変換器
７０４ 信号処理部
７０５ パルス生成回路
７０６ 全体制御部

Claims (5)

1. 撮像素子と、前記撮像素子を駆動するためのパルスを生成するパルス生成回路とを具備する撮像装置であり、
   前記パルス生成回路は、
   バッファをツリー状に接続した構成を持ち、複数の端子から第１のタイミング信号発生手段と第２のタイミング信号発生手段とに相対的な遅延差のないクロック信号を出力するクロック分配手段と、
   位相制御手段としてＤＬＬ回路を持ち、前記クロック分配手段から供給されるクロック信号から周期的なパルスを生成する第１のタイミング信号発生手段と、
   前記クロック分配回路から供給されるクロック信号に基づいて信号を出力する複数のフリップフロップを備えると共に非周期的なパルスを生成する第２のタイミング信号発生手段と
   を具備し、
   前記クロック分配手段は、
   前記第１のタイミング信号発生手段と前記第２のタイミング信号発生手段が備える複数のフリップフロップそれぞれとに、前記複数の端子のうち、それぞれ異なる端子からクロック信号を供給することを特徴とする撮像装置。
2. 前記位相制御手段が、複数の遅延素子から構成されるタップ付き遅延回路を利用して位相制御を行うものである場合に、前記第１のタイミング信号発生手段は、前記タップ付き遅延回路に含まれる前記遅延素子のいずれか一つの出力を選択して出力することを特徴とする請求項１に記載の撮像装置。
3. 前記第２のタイミング信号発生手段は、
   前記クロック分配手段より出力されるクロック信号の変化をカウントするカウンタと、
   前記カウンタのカウント値を参照して立上りパルス又は立下りパルスを生成する論理回路と、
   前記論理回路が出力する前記立上りパルス又は前記立下りパルスを前記クロック分配手段が出力したクロック信号に同期したパルス信号として出力する同期出力回路と
   を備えることを特徴とする請求項１又は２に記載の撮像装置。
4. 前記ＤＬＬ回路には、前記クロック分配手段から供給されるクロック信号が直接入力されることを特徴とする請求項１乃至３の何れか１項に記載の撮像装置。
5. 請求項１乃至４の何れか１項に記載の撮像装置と、前記撮像装置へ光を結像する光学系とを具備することを特徴とするカメラ。

Images