JP2624043B2 - 画像処理システムにおけるサンプリング位相調整装置 - Google Patents
画像処理システムにおけるサンプリング位相調整装置Info
- Publication number
- JP2624043B2 JP2624043B2 JP3212912A JP21291291A JP2624043B2 JP 2624043 B2 JP2624043 B2 JP 2624043B2 JP 3212912 A JP3212912 A JP 3212912A JP 21291291 A JP21291291 A JP 21291291A JP 2624043 B2 JP2624043 B2 JP 2624043B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- image processing
- video camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】本発明は画像処理システムにおけ
るサンプリング位相調整装置に係り、ビデオカメラ部側
のサンプリング位相と画像処理部側のA/D変換タイミン
グの位相を自動的に最適状態に調整し、より高品位な画
質を得るための装置を提供することを目的とする。
るサンプリング位相調整装置に係り、ビデオカメラ部側
のサンプリング位相と画像処理部側のA/D変換タイミン
グの位相を自動的に最適状態に調整し、より高品位な画
質を得るための装置を提供することを目的とする。
【0002】
【従来の技術】固体撮像素子を用いた画像処理システム
はビデオカメラ部と画像処理部から構成されおり、ビデ
オカメラ部では固体撮像素子から得られた撮像信号をサ
ンプルホールド(S/H)した後に色分離処理を施してRGBア
ナログサンプル値信号として画像処理部へ送出し、画像
処理部ではその信号をA/D変換器でディジタル信号に変
換して一旦メモリに蓄積させた後、信号処理部で各種の
処理を施すようになっている。そして、ビデオカメラ部
と画像処理部はそれぞれがタイミングクロック発生回路
を内蔵しているが、各部における信号の処理と信号の授
受について同期を確立させるために同期結合回路が設け
られている。
はビデオカメラ部と画像処理部から構成されおり、ビデ
オカメラ部では固体撮像素子から得られた撮像信号をサ
ンプルホールド(S/H)した後に色分離処理を施してRGBア
ナログサンプル値信号として画像処理部へ送出し、画像
処理部ではその信号をA/D変換器でディジタル信号に変
換して一旦メモリに蓄積させた後、信号処理部で各種の
処理を施すようになっている。そして、ビデオカメラ部
と画像処理部はそれぞれがタイミングクロック発生回路
を内蔵しているが、各部における信号の処理と信号の授
受について同期を確立させるために同期結合回路が設け
られている。
【0003】しかし、ビデオカメラ部から出力されるRG
Bアナログサンプル値信号は離散的な値をとるため、画
像処理部側でこれをA/D変換する際のリサンプルのタイ
ミングがズレると、映像信号の変化帯でA/D変換がなさ
れた場合に映像信号の忠実な再生ができなくなる。即
ち、隣接したサンプル値データからの干渉を受けて正規
のレベルから相違したものとなり、結果的に画像の劣化
を招く。この課題について、原理的に見れば、同期結合
回路で水平位相を調整することにより解消させることが
可能であるが、実際にはA/D変換後の画像(又は信号やデ
ータ)を観測しながら調整を繰り返さねばならず、時間
と労力がかかりすぎると共に、調整精度もあまり期待で
きない。
Bアナログサンプル値信号は離散的な値をとるため、画
像処理部側でこれをA/D変換する際のリサンプルのタイ
ミングがズレると、映像信号の変化帯でA/D変換がなさ
れた場合に映像信号の忠実な再生ができなくなる。即
ち、隣接したサンプル値データからの干渉を受けて正規
のレベルから相違したものとなり、結果的に画像の劣化
を招く。この課題について、原理的に見れば、同期結合
回路で水平位相を調整することにより解消させることが
可能であるが、実際にはA/D変換後の画像(又は信号やデ
ータ)を観測しながら調整を繰り返さねばならず、時間
と労力がかかりすぎると共に、調整精度もあまり期待で
きない。
【0004】そこで、本願の出願人は先に特願平3-1254
19号として「画像処理システムにおけるサンプリング位
相調整装置」を提案し、具体的には図10に示されるよ
うな画像処理システムの回路構成によりビデオカメラ部
側でのサンプリングとA/D変換のタイミングの位相を最
適状態へ制御することを可能にしている。同図におい
て、51はビデオカメラ部、52は画像処理部を示す。この
システムにおいて、ビデオカメラ部51側に固体撮像素子
53、S/H回路・色分離回路54、タイミングクロック発生回
路55、固体撮像素子53の駆動用ドライバ56、及び同期結
合回路(位相調整回路57aを内蔵)57が組み込まれている
こと、また画像処理部52側にA/D変換回路58、メモリ5
9、信号処理回路60、D/A変換回路61、及びタイミングク
ロック発生回路62が組み込まれていることについては従
来のシステム(ビデオカメラ部側に同期結合回路を内蔵
させたもの)と同様の構成であるが、このシステムで
は、ビデオカメラ部51側にテスト信号発生回路63と、S/
H回路・色分離回路54からのRGBアナログサンプル値信号
とテスト信号発生回路63からのテスト信号を切換えて画
像処理部52側へ出力させるスイッチ回路64と、画像処理
部52との間で制御信号の入出力を行うI/O65と、D/A変換
器66と、それらを制御するマクロコンピュータ回路67を
組み込んでいること、及び画像処理部52側にビデオカメ
ラ部51との間で制御信号の入出力を行うI/O68を組み込
み、且つシステム制御回路69に位相誤差検出に関する信
号解析プログラムを設けた点に特徴がある。
19号として「画像処理システムにおけるサンプリング位
相調整装置」を提案し、具体的には図10に示されるよ
うな画像処理システムの回路構成によりビデオカメラ部
側でのサンプリングとA/D変換のタイミングの位相を最
適状態へ制御することを可能にしている。同図におい
て、51はビデオカメラ部、52は画像処理部を示す。この
システムにおいて、ビデオカメラ部51側に固体撮像素子
53、S/H回路・色分離回路54、タイミングクロック発生回
路55、固体撮像素子53の駆動用ドライバ56、及び同期結
合回路(位相調整回路57aを内蔵)57が組み込まれている
こと、また画像処理部52側にA/D変換回路58、メモリ5
9、信号処理回路60、D/A変換回路61、及びタイミングク
ロック発生回路62が組み込まれていることについては従
来のシステム(ビデオカメラ部側に同期結合回路を内蔵
させたもの)と同様の構成であるが、このシステムで
は、ビデオカメラ部51側にテスト信号発生回路63と、S/
H回路・色分離回路54からのRGBアナログサンプル値信号
とテスト信号発生回路63からのテスト信号を切換えて画
像処理部52側へ出力させるスイッチ回路64と、画像処理
部52との間で制御信号の入出力を行うI/O65と、D/A変換
器66と、それらを制御するマクロコンピュータ回路67を
組み込んでいること、及び画像処理部52側にビデオカメ
ラ部51との間で制御信号の入出力を行うI/O68を組み込
み、且つシステム制御回路69に位相誤差検出に関する信
号解析プログラムを設けた点に特徴がある。
【0005】前記のシステムでは、以上のような回路構
成により、その立ち上げの検知又は外部からの指示信号
に基づいてマイクロコンピュータ回路67がテストモード
を設定し、ビデオカメラ部51側はスイッチ回路64を切換
えることによってテスト信号発生回路63のテスト信号を
画像処理部52側へ出力させる。このテスト信号はタイミ
ングクロック発生回路55のクロック(通常モードでのサ
ンプリングクロック)に同期したアナログ信号であり、
図11の(a)に示すように、クロックの3周期分でリニ
アに増加し、次の3周期分で一定となり、6周期が終了
した時点で立ち下がるような信号波形を有している。一
方、画像処理部52では前記のテスト信号をA/D変換器58
でリサンプルしてディジタルデータへ変換し、そのデー
タをメモリ59に書込んだ後、信号処理回路60によって所
定の処理を施すことになるが、その段階でシステム制御
回路69の信号解析プログラムが起動されてテスト信号の
レベルが解析される。
成により、その立ち上げの検知又は外部からの指示信号
に基づいてマイクロコンピュータ回路67がテストモード
を設定し、ビデオカメラ部51側はスイッチ回路64を切換
えることによってテスト信号発生回路63のテスト信号を
画像処理部52側へ出力させる。このテスト信号はタイミ
ングクロック発生回路55のクロック(通常モードでのサ
ンプリングクロック)に同期したアナログ信号であり、
図11の(a)に示すように、クロックの3周期分でリニ
アに増加し、次の3周期分で一定となり、6周期が終了
した時点で立ち下がるような信号波形を有している。一
方、画像処理部52では前記のテスト信号をA/D変換器58
でリサンプルしてディジタルデータへ変換し、そのデー
タをメモリ59に書込んだ後、信号処理回路60によって所
定の処理を施すことになるが、その段階でシステム制御
回路69の信号解析プログラムが起動されてテスト信号の
レベルが解析される。
【0006】この信号解析においては、1水平走査分の
テスト信号を抽出し、テスト信号の開始点に最も近いタ
イミングでのA/D変換レベルD1を検出すると共に、その
直前のレベルD0とその直後の連続した2回分のレベルD
2,D3を検出する。そして、システム制御回路69はそれら
の測定値を用いてA/D変換のタイミングが前後している
レベル差(S0=D1−D0,S1=D2−D1,S2=D3−D2)を演算す
る。図11(b)はその場合の一例を示したものであり、
この例ではタイミングクロック発生回路55のクロックの
位相が進んでいた場合を示している。前記の演算の結
果、S0=S1とS1=S2が同時に成立していれば、ビデオカ
メラ部51側のサンプリングタイミングとA/D変換のタイ
ミングが一致しており、最適のタイミングでA/D変換が
実行されることになるが、その条件が成立していない場
合にはタイミングにズレが生じていることになる。例え
ば、図11(b)ではS0<S1,S1=S2となり、前記の条件を
満たしていない。
テスト信号を抽出し、テスト信号の開始点に最も近いタ
イミングでのA/D変換レベルD1を検出すると共に、その
直前のレベルD0とその直後の連続した2回分のレベルD
2,D3を検出する。そして、システム制御回路69はそれら
の測定値を用いてA/D変換のタイミングが前後している
レベル差(S0=D1−D0,S1=D2−D1,S2=D3−D2)を演算す
る。図11(b)はその場合の一例を示したものであり、
この例ではタイミングクロック発生回路55のクロックの
位相が進んでいた場合を示している。前記の演算の結
果、S0=S1とS1=S2が同時に成立していれば、ビデオカ
メラ部51側のサンプリングタイミングとA/D変換のタイ
ミングが一致しており、最適のタイミングでA/D変換が
実行されることになるが、その条件が成立していない場
合にはタイミングにズレが生じていることになる。例え
ば、図11(b)ではS0<S1,S1=S2となり、前記の条件を
満たしていない。
【0007】そこで、システム制御回路69はS0の値(初
期値=0)を参照して、テスト信号の位相を進めるか遅ら
せるかを判断し、微小調整位相量(+θ又は−θ)だけ位
相をシフトさせる情報をI/O68を介してビデオカメラ部5
1側へ送出する。一方、ビデオカメラ部51側では前記の
位相シフト情報をI/O65を介してマイクロコンピュータ
回路67が受信するが、その情報を位相調整回路57aに対
する電圧設定情報へ変換してD/A変換回路66へ出力させ
る。そして、D/A変換回路66はその電圧設定信号に対応
した位相調整電圧を同期結合回路57の位相調整回路57a
へ出力させる。この結果、同期結合回路57はタイミング
クロック発生回路55のクロックの位相を前記の+θ度分
又は−θ度分だけ変化させ、そのクロックに同期したテ
スト信号発生回路63のテスト信号の位相を変化させる。
期値=0)を参照して、テスト信号の位相を進めるか遅ら
せるかを判断し、微小調整位相量(+θ又は−θ)だけ位
相をシフトさせる情報をI/O68を介してビデオカメラ部5
1側へ送出する。一方、ビデオカメラ部51側では前記の
位相シフト情報をI/O65を介してマイクロコンピュータ
回路67が受信するが、その情報を位相調整回路57aに対
する電圧設定情報へ変換してD/A変換回路66へ出力させ
る。そして、D/A変換回路66はその電圧設定信号に対応
した位相調整電圧を同期結合回路57の位相調整回路57a
へ出力させる。この結果、同期結合回路57はタイミング
クロック発生回路55のクロックの位相を前記の+θ度分
又は−θ度分だけ変化させ、そのクロックに同期したテ
スト信号発生回路63のテスト信号の位相を変化させる。
【0008】以降、位相が変化せしめられた新たなテス
ト信号を用いてS0=S1とS1=S2が同時に成立するまで、
即ちビデオカメラ部51側でのサンプリングタイミングと
画像処理部52側でのA/D変換のタイミングが一致するま
で前記のシーケンスを繰り返して実行し、最終的に前記
の条件が成立した時点でテストモードを解除させる。ま
た、この繰り返し過程では、テスト信号の位相を進める
か遅らせるかを、前回のシーケンスで得られたS0の値と
今回のシーケンスで得られているS0の値とを比較して判
断するため、S0=S1とS1=S2の条件が成立するまでの位
相調整が迅速に実行されることになる。
ト信号を用いてS0=S1とS1=S2が同時に成立するまで、
即ちビデオカメラ部51側でのサンプリングタイミングと
画像処理部52側でのA/D変換のタイミングが一致するま
で前記のシーケンスを繰り返して実行し、最終的に前記
の条件が成立した時点でテストモードを解除させる。ま
た、この繰り返し過程では、テスト信号の位相を進める
か遅らせるかを、前回のシーケンスで得られたS0の値と
今回のシーケンスで得られているS0の値とを比較して判
断するため、S0=S1とS1=S2の条件が成立するまでの位
相調整が迅速に実行されることになる。
【0009】尚、前記の位相調整回路57a内蔵させた同
期結合回路57の一例は図12に示され、遅延回路70・位
相比較器71・ローパスフィルタ72・電圧制御発振器73か
らなる位相同期ループに対して、画像処理部52側からの
水平同期信号を位相調整回路57aを介して位相比較器71
へ入力させ、位相調整回路57aの位相調整電圧を制御す
ることにより水平位相を調整できるようになっている。
また、位相調整回路57aの詳細な動作を図13を参照し
て説明すると次のようになる。先ず、画像処理部52側か
らの水平同期信号の立下りエッジをエッジ検出回路74の
出力で検出し、RS-FF回路75の出力によりnpnトランジス
タ76がカットオフされてキャパシタ77の放電が停止し、
電流源78からの充電が開始される。そして、この充電電
圧が位相調整電圧より大きくなると、電圧比較器79の出
力によってRS-FF回路75がリセットされ、ワンショット
回路80をトリガさせて、その出力を位相比較器71へ入力
させる。この結果、水平同期信号を位相調整電圧に比例
した時間だけ遅延させて位相比較器71へ入力させること
ができ、位相調整電圧を変化させて水平位相を調整させ
ることが可能になる。
期結合回路57の一例は図12に示され、遅延回路70・位
相比較器71・ローパスフィルタ72・電圧制御発振器73か
らなる位相同期ループに対して、画像処理部52側からの
水平同期信号を位相調整回路57aを介して位相比較器71
へ入力させ、位相調整回路57aの位相調整電圧を制御す
ることにより水平位相を調整できるようになっている。
また、位相調整回路57aの詳細な動作を図13を参照し
て説明すると次のようになる。先ず、画像処理部52側か
らの水平同期信号の立下りエッジをエッジ検出回路74の
出力で検出し、RS-FF回路75の出力によりnpnトランジス
タ76がカットオフされてキャパシタ77の放電が停止し、
電流源78からの充電が開始される。そして、この充電電
圧が位相調整電圧より大きくなると、電圧比較器79の出
力によってRS-FF回路75がリセットされ、ワンショット
回路80をトリガさせて、その出力を位相比較器71へ入力
させる。この結果、水平同期信号を位相調整電圧に比例
した時間だけ遅延させて位相比較器71へ入力させること
ができ、位相調整電圧を変化させて水平位相を調整させ
ることが可能になる。
【0010】
【発明が解決しようとする課題】ところで、前記の画像
処理システムにおけるサンプリング位相調整装置では、
図10から明らかなように、テストモードでのテスト信
号がビデオカメラ部51のスイッチ回路64から画像処理部
52側へ直接出力されるのに対して、通常モードでは固体
撮像素子53から得られる映像信号がS/H回路・色分離回路
54とスイッチ回路64を経由して出力される。従って、テ
ストモードでは通常モードと異なる信号経路でテスト信
号を出力させていることになり、テストモードで最適状
態へ位相調整を行っても、通常モードでは位相のズレが
生じてしまうことがある。また、温度の変化や経時変化
に起因して、それぞれの信号経路で固有に遅延時間のド
リフトが発生し、テストモードでの位相調整が有効に機
能しなくなる場合もある。
処理システムにおけるサンプリング位相調整装置では、
図10から明らかなように、テストモードでのテスト信
号がビデオカメラ部51のスイッチ回路64から画像処理部
52側へ直接出力されるのに対して、通常モードでは固体
撮像素子53から得られる映像信号がS/H回路・色分離回路
54とスイッチ回路64を経由して出力される。従って、テ
ストモードでは通常モードと異なる信号経路でテスト信
号を出力させていることになり、テストモードで最適状
態へ位相調整を行っても、通常モードでは位相のズレが
生じてしまうことがある。また、温度の変化や経時変化
に起因して、それぞれの信号経路で固有に遅延時間のド
リフトが発生し、テストモードでの位相調整が有効に機
能しなくなる場合もある。
【0011】この結果、前記の問題を解消するために、
テストモード又は通常モードにおける信号経路の何れか
に独立した位相調整回路を設けておき、その回路での位
相調整によって信号経路の相違による位相のズレを調整
する必要が生じる。しかし、そのような回路の付加は部
品点数を多くすると共にシステムの小型化の妨げとな
り、また組立て工数と調整手順の煩雑化を招くことにな
る。更に、付加回路で調整を行うにしても、前記の遅延
時間のドリフトについてはあまり有効ではない。
テストモード又は通常モードにおける信号経路の何れか
に独立した位相調整回路を設けておき、その回路での位
相調整によって信号経路の相違による位相のズレを調整
する必要が生じる。しかし、そのような回路の付加は部
品点数を多くすると共にシステムの小型化の妨げとな
り、また組立て工数と調整手順の煩雑化を招くことにな
る。更に、付加回路で調整を行うにしても、前記の遅延
時間のドリフトについてはあまり有効ではない。
【0012】そこで、本発明は、テストモードにおいて
も通常モードと同一の信号経路を用い、また通常モード
での信号波形に近似したテスト信号による位相調整を可
能にし、前記の課題を解消したサンプリング位相調整装
置を提供することを目的として創作された。
も通常モードと同一の信号経路を用い、また通常モード
での信号波形に近似したテスト信号による位相調整を可
能にし、前記の課題を解消したサンプリング位相調整装
置を提供することを目的として創作された。
【0013】
【課題を解決するための手段】本発明の基本的構成は図
1に示され、ビデオカメラ部1と画像処理部2が同期結合
(同期信号発生回路3,同期結合手段4)して動作し、ビデ
オカメラ部1側が固体撮像素子5の出力信号をサンプリン
グ(S/H回路6)してアナログ映像信号として出力し、画像
処理部2側が前記のビデオカメラ部1側から入力されたア
ナログ映像信号をA/D変換(A/D変換回路7)してディジタ
ル画像情報として取り込む画像処理システムにおいて、
ビデオカメラ部1側に、通常モードとテストモードを切
換え設定するモード設定手段8と、テストモード設定時
に固体撮像素子駆動用の垂直ドライバ9を制御して光電
荷の読出しを停止させる読出し制御手段10と、テストモ
ード設定時に固体撮像素子駆動用の水平ドライバ11のド
ライブ信号に同期したテスト信号を作成する信号作成手
段12と、テストモード設定時に固体撮像素子5から得ら
れる出力信号の画素信号セット領域に信号作成手段12が
作成したテスト信号を挿入する信号混合手段13と、画像
処理部2からの位相誤差情報を用いて水平ドライバ11の
転送クロックの位相又は/及びS/H回路6のサンプリング
位相の調整を実行する位相調整手段14を設け、画像処理
部2側に、テスト信号のA/D変換後のレベル情報を参照し
てA/D変換タイミングの位相とビデオカメラ部1側から受
信したテスト信号の位相との誤差情報を検出する位相誤
差検出手段15と、前記に検出された位相誤差情報をビデ
オカメラ部1へ出力する位相誤差出力手段16を設けたこ
とを特徴とする画像処理システムにおけるサンプリング
位相調整装置に係る。
1に示され、ビデオカメラ部1と画像処理部2が同期結合
(同期信号発生回路3,同期結合手段4)して動作し、ビデ
オカメラ部1側が固体撮像素子5の出力信号をサンプリン
グ(S/H回路6)してアナログ映像信号として出力し、画像
処理部2側が前記のビデオカメラ部1側から入力されたア
ナログ映像信号をA/D変換(A/D変換回路7)してディジタ
ル画像情報として取り込む画像処理システムにおいて、
ビデオカメラ部1側に、通常モードとテストモードを切
換え設定するモード設定手段8と、テストモード設定時
に固体撮像素子駆動用の垂直ドライバ9を制御して光電
荷の読出しを停止させる読出し制御手段10と、テストモ
ード設定時に固体撮像素子駆動用の水平ドライバ11のド
ライブ信号に同期したテスト信号を作成する信号作成手
段12と、テストモード設定時に固体撮像素子5から得ら
れる出力信号の画素信号セット領域に信号作成手段12が
作成したテスト信号を挿入する信号混合手段13と、画像
処理部2からの位相誤差情報を用いて水平ドライバ11の
転送クロックの位相又は/及びS/H回路6のサンプリング
位相の調整を実行する位相調整手段14を設け、画像処理
部2側に、テスト信号のA/D変換後のレベル情報を参照し
てA/D変換タイミングの位相とビデオカメラ部1側から受
信したテスト信号の位相との誤差情報を検出する位相誤
差検出手段15と、前記に検出された位相誤差情報をビデ
オカメラ部1へ出力する位相誤差出力手段16を設けたこ
とを特徴とする画像処理システムにおけるサンプリング
位相調整装置に係る。
【0014】
【作用】この画像処理システムにおいて、ビデオカメラ
部1のモード設定手段8が通常モードを設定している場合
には、各ドライバ9,11の転送クロックによって固体撮像
素子5から読出された各画素情報は所定信号フォーマッ
ト内の画素信号領域にセットされて信号混合手段13へ出
力されるが、信号混合手段13はその信号をそのまま通過
させ、S/H回路6がその信号を標本化した後、画像処理部
2側のA/D変換回路7へ出力する。また、画像処理部2で
は、A/D変換された後のディジタル信号に対して信号処
理回路17で所定の処理を施した後、表示系等へ出力させ
る。
部1のモード設定手段8が通常モードを設定している場合
には、各ドライバ9,11の転送クロックによって固体撮像
素子5から読出された各画素情報は所定信号フォーマッ
ト内の画素信号領域にセットされて信号混合手段13へ出
力されるが、信号混合手段13はその信号をそのまま通過
させ、S/H回路6がその信号を標本化した後、画像処理部
2側のA/D変換回路7へ出力する。また、画像処理部2で
は、A/D変換された後のディジタル信号に対して信号処
理回路17で所定の処理を施した後、表示系等へ出力させ
る。
【0015】一方、モード設定手段8がテストモードを
設定すると、読出し制御手段10は垂直ドライバ9を制御
して固体撮像素子5から光電荷が読出されるのを停止さ
せ、画素信号成分の存在しない信号フォーマットのみを
出力させる。また、このモードが設定されると、信号作
成手段12は水平ドライバ11のドライブ信号に同期したテ
スト信号を作成して信号混合手段13へ出力させ、信号混
合手段13が画素信号セット領域にテスト信号を挿入させ
てS/H回路6へ出力させる。そして、S/H回路6は擬似的な
画素信号に相当するテスト信号を標本化して画像処理部
2側へ出力させ、画像処理部2側では、通常モードと同様
にテスト信号をA/D変換回路7でA/D変換して信号処理回
路17へ転送する。従って、テスト信号は通常モードでの
画素信号と同様の信号経路を経て処理されることにな
る。
設定すると、読出し制御手段10は垂直ドライバ9を制御
して固体撮像素子5から光電荷が読出されるのを停止さ
せ、画素信号成分の存在しない信号フォーマットのみを
出力させる。また、このモードが設定されると、信号作
成手段12は水平ドライバ11のドライブ信号に同期したテ
スト信号を作成して信号混合手段13へ出力させ、信号混
合手段13が画素信号セット領域にテスト信号を挿入させ
てS/H回路6へ出力させる。そして、S/H回路6は擬似的な
画素信号に相当するテスト信号を標本化して画像処理部
2側へ出力させ、画像処理部2側では、通常モードと同様
にテスト信号をA/D変換回路7でA/D変換して信号処理回
路17へ転送する。従って、テスト信号は通常モードでの
画素信号と同様の信号経路を経て処理されることにな
る。
【0016】ところで、通常モードにおいて画質の劣化
を招かないようにするためには、離散的な値をとる画素
信号の中央部においてA/D変換のためのリサンプルがな
される必要がある。そこで、本発明では、信号処理回路
17でテスト信号の信号処理がなされた段階で、位相誤差
手段15がテスト信号のA/D変換後のレベル情報を参照し
てA/D変換タイミングとテスト信号の位相誤差情報を検
出し、位相誤差出力手段16がその情報をビデオカメラ部
1側へ送出する。そして、前記の位相誤差情報を受信し
たビデオカメラ部1では、位相調整手段14がその情報に
基づいて同期結合手段4を制御することによりテスト信
号の位相を前記の最適状態(テスト信号の中央部でA/D変
換のためのリサンプルがなされる状態)へシフトさせ
る。このテスト信号の位相のシフトは、同期結合手段4
の制御によって水平ドライバ11の転送クロックの位相又
は/及びS/H回路6のS/Hタイミングの位相を変化させる
ことにより実行させることができ、この調整が完了した
時点でテストモードが解除されて通常モードへ移行する
ことになる。
を招かないようにするためには、離散的な値をとる画素
信号の中央部においてA/D変換のためのリサンプルがな
される必要がある。そこで、本発明では、信号処理回路
17でテスト信号の信号処理がなされた段階で、位相誤差
手段15がテスト信号のA/D変換後のレベル情報を参照し
てA/D変換タイミングとテスト信号の位相誤差情報を検
出し、位相誤差出力手段16がその情報をビデオカメラ部
1側へ送出する。そして、前記の位相誤差情報を受信し
たビデオカメラ部1では、位相調整手段14がその情報に
基づいて同期結合手段4を制御することによりテスト信
号の位相を前記の最適状態(テスト信号の中央部でA/D変
換のためのリサンプルがなされる状態)へシフトさせ
る。このテスト信号の位相のシフトは、同期結合手段4
の制御によって水平ドライバ11の転送クロックの位相又
は/及びS/H回路6のS/Hタイミングの位相を変化させる
ことにより実行させることができ、この調整が完了した
時点でテストモードが解除されて通常モードへ移行する
ことになる。
【0017】尚、図1では画像処理部2に同期信号発生
回路3を内蔵させて、ビデオカメラ部1側が同期結合手段
4で同期結合をとるようになっているが、逆にビデオカ
メラ部1に同期信号発生回路を内蔵させて、画像処理部2
側に同期結合手段を設けた場合についても本発明は適用
され得る。
回路3を内蔵させて、ビデオカメラ部1側が同期結合手段
4で同期結合をとるようになっているが、逆にビデオカ
メラ部1に同期信号発生回路を内蔵させて、画像処理部2
側に同期結合手段を設けた場合についても本発明は適用
され得る。
【0018】
【実施例】以下、図2から図9を用いて本発明の一実施
例を説明する。先ず、図2は実施例に係る画像処理シス
テムの回路図であり、21はビデオカメラ部、22は画像処
理部を示す。同図において、ビデオカメラ部21側に固体
撮像素子(CCD)23、S/H回路・色分離回路24、タイミング
クロック発生回路25、ドライブ回路26、同期結合回路27
(位相調整回路27aを内蔵)、I/Oポート28、マイクロコン
ピュータ回路29、D/A変換器30が組み込まれているこ
と、また画像処理部22側にA/D変換回路32、メモリ33、D
/A変換回路34、信号処理回路35、タイミングクロック発
生回路36、システム制御回路37、I/Oポート38が組み込
まれていることについては図10のシステムと同様であ
り、ここではそれら各部に関連した動作の説明は省略す
る。尚、このシステムで用いているCCD23は受光面にRGB
縦ストライプフィルタを設けた単板カラーセンサであ
り、31は通常のビデオカメラ部に内蔵されている電子シ
ャッタ制御回路である。
例を説明する。先ず、図2は実施例に係る画像処理シス
テムの回路図であり、21はビデオカメラ部、22は画像処
理部を示す。同図において、ビデオカメラ部21側に固体
撮像素子(CCD)23、S/H回路・色分離回路24、タイミング
クロック発生回路25、ドライブ回路26、同期結合回路27
(位相調整回路27aを内蔵)、I/Oポート28、マイクロコン
ピュータ回路29、D/A変換器30が組み込まれているこ
と、また画像処理部22側にA/D変換回路32、メモリ33、D
/A変換回路34、信号処理回路35、タイミングクロック発
生回路36、システム制御回路37、I/Oポート38が組み込
まれていることについては図10のシステムと同様であ
り、ここではそれら各部に関連した動作の説明は省略す
る。尚、このシステムで用いているCCD23は受光面にRGB
縦ストライプフィルタを設けた単板カラーセンサであ
り、31は通常のビデオカメラ部に内蔵されている電子シ
ャッタ制御回路である。
【0019】この実施例システムの特徴は、ビデオカメ
ラ部21側にドライブ回路26の水平ドライバ26aが出力す
る水平転送クロックに同期したテスト信号を作成するテ
スト信号発生回路39と、CCD23の出力信号の画素信号領
域に前記のテスト信号を挿入する信号混合回路40が設け
られていると共に、マイクロコンピュータ回路29にテス
トモードでテスト信号の作成とその位相制御を実行させ
るプログラムを設けていること、及び画像処理部22側の
システム制御回路37にテスト信号のA/D変換後のレベル
情報を用いた位相誤差検出用の信号解析プログラムを設
けている点にある。
ラ部21側にドライブ回路26の水平ドライバ26aが出力す
る水平転送クロックに同期したテスト信号を作成するテ
スト信号発生回路39と、CCD23の出力信号の画素信号領
域に前記のテスト信号を挿入する信号混合回路40が設け
られていると共に、マイクロコンピュータ回路29にテス
トモードでテスト信号の作成とその位相制御を実行させ
るプログラムを設けていること、及び画像処理部22側の
システム制御回路37にテスト信号のA/D変換後のレベル
情報を用いた位相誤差検出用の信号解析プログラムを設
けている点にある。
【0020】次に、このシステムのテストモードにおけ
る動作を図3のフローチャートを参照しながら説明す
る。先ず、ビデオカメラ部21側でマイクロコンピュータ
回路29がテストモードを設定すると、ドライブ回路26の
垂直ドライバ26bではタイミングクロック発生回路25か
ら得られる垂直転送クロックXVが無効化されて、CCD23
からの光電荷の読出しが停止される(F1,F2)。一方、ド
ライブ回路26の水平ドライバ26aはタイミングクロック
発生回路25から得られる水平転送クロックXH1,XH2に基
づいてCCD23に対して水平転送パルスH1を出力している
が、テスト信号発生回路39はそのパルスH1に同期したテ
スト信号TSを作成し、それを信号混合回路40へ出力させ
る(F3)。そして、信号混合回路40ではCCD23の出力信号
の画素信号セット領域に前記のテスト信号TSを挿入して
S/H回路・色分離回路24へ出力させ、S/H回路・色分離回路
24では内蔵のCDS(Correlated Double Sampling)回路で
前記に挿入されたテスト信号TSのみを抽出してRGB毎にS
/Hを行い、アナログ映像信号であるR/G/B信号として画
像処理部22側へ出力する(F4,F5,F6)。
る動作を図3のフローチャートを参照しながら説明す
る。先ず、ビデオカメラ部21側でマイクロコンピュータ
回路29がテストモードを設定すると、ドライブ回路26の
垂直ドライバ26bではタイミングクロック発生回路25か
ら得られる垂直転送クロックXVが無効化されて、CCD23
からの光電荷の読出しが停止される(F1,F2)。一方、ド
ライブ回路26の水平ドライバ26aはタイミングクロック
発生回路25から得られる水平転送クロックXH1,XH2に基
づいてCCD23に対して水平転送パルスH1を出力している
が、テスト信号発生回路39はそのパルスH1に同期したテ
スト信号TSを作成し、それを信号混合回路40へ出力させ
る(F3)。そして、信号混合回路40ではCCD23の出力信号
の画素信号セット領域に前記のテスト信号TSを挿入して
S/H回路・色分離回路24へ出力させ、S/H回路・色分離回路
24では内蔵のCDS(Correlated Double Sampling)回路で
前記に挿入されたテスト信号TSのみを抽出してRGB毎にS
/Hを行い、アナログ映像信号であるR/G/B信号として画
像処理部22側へ出力する(F4,F5,F6)。
【0021】前記の各手順を図4の信号タイミングチャ
ートを用いて詳細に説明すると、各回路が次のように動
作していることになる。図4において、CPはタイミング
クロック発生回路25が有している基本クロックであり、
タイミングクロック発生回路25はそのクロックを分周し
て水平転送クロックXH1,XH2と出力アンプリセット信号X
PGを水平ドライバ26aへ出力させるが、水平ドライバ26a
はそれらからドライブパルスとして水平転送パルスH1,H
2とリセットパルスPGを作成してCCD23へ出力させる。通
常モードでは垂直転送クロックXVに基づいてCCD23の各
感光部に生じた光電荷を水平レジスタへ読出しているた
め、CCD出力(1)に示すような信号がS/H回路・色分離回路
24へ出力される。ここに、の領域はリセットパルス成
分を、の領域はフィードスルー成分を、の領域は画
素信号成分を示し、水平レジスタから読出された光電荷
は1画素毎にの領域に挿入されて出力されることにな
る。また、S/H回路・色分離回路24では、タイミングクロ
ック発生回路25が前記の基本クロックCPに基づいて作成
したCDS回路駆動用パルスSHP,SHDによってCCD出力(1)の
の画素信号成分を抽出し、更にタイミングクロック発
生回路25が作成した色分離回路駆動用のS/HパルスSP1,S
P2,SP3によってRGB毎にS/Hを行ってR/G/B信号を出力さ
せる。
ートを用いて詳細に説明すると、各回路が次のように動
作していることになる。図4において、CPはタイミング
クロック発生回路25が有している基本クロックであり、
タイミングクロック発生回路25はそのクロックを分周し
て水平転送クロックXH1,XH2と出力アンプリセット信号X
PGを水平ドライバ26aへ出力させるが、水平ドライバ26a
はそれらからドライブパルスとして水平転送パルスH1,H
2とリセットパルスPGを作成してCCD23へ出力させる。通
常モードでは垂直転送クロックXVに基づいてCCD23の各
感光部に生じた光電荷を水平レジスタへ読出しているた
め、CCD出力(1)に示すような信号がS/H回路・色分離回路
24へ出力される。ここに、の領域はリセットパルス成
分を、の領域はフィードスルー成分を、の領域は画
素信号成分を示し、水平レジスタから読出された光電荷
は1画素毎にの領域に挿入されて出力されることにな
る。また、S/H回路・色分離回路24では、タイミングクロ
ック発生回路25が前記の基本クロックCPに基づいて作成
したCDS回路駆動用パルスSHP,SHDによってCCD出力(1)の
の画素信号成分を抽出し、更にタイミングクロック発
生回路25が作成した色分離回路駆動用のS/HパルスSP1,S
P2,SP3によってRGB毎にS/Hを行ってR/G/B信号を出力さ
せる。
【0022】ところで、前記のようにテストモードが設
定されて光電荷の読出しが停止されていると、の領域
の画素信号成分はなくなり、CCD23からはCCD出力(2)の
ような信号が出力されることになる。また、テストモー
ドではマイクロコンピュータ回路29がタイミングクロッ
ク発生回路25からゲートパルスTGを発生させてテスト信
号発生回路39へ出力させる。そして、テスト信号発生回
路39は前記のゲートパルスTGを用いて水平ドライバ11の
水平転送パルスH1をゲートし、数クロック分(図4では
3クロック分)のテスト信号TSを作成する。更に、信号
混合回路40では前記のCCD出力(2)と前記のテスト信号TS
を混合し、無信号状態にあるCCD出力(2)の画素信号セッ
ト領域にテスト信号TSを挿入して出力させるため、そ
の出力はCCD出力(3)のように一律の画素信号が挿入され
た態様となり、CDS出力の間に送出されるR/G/B信号出力
も一律に矩形波状のアナログ信号(A-TS)となる。
定されて光電荷の読出しが停止されていると、の領域
の画素信号成分はなくなり、CCD23からはCCD出力(2)の
ような信号が出力されることになる。また、テストモー
ドではマイクロコンピュータ回路29がタイミングクロッ
ク発生回路25からゲートパルスTGを発生させてテスト信
号発生回路39へ出力させる。そして、テスト信号発生回
路39は前記のゲートパルスTGを用いて水平ドライバ11の
水平転送パルスH1をゲートし、数クロック分(図4では
3クロック分)のテスト信号TSを作成する。更に、信号
混合回路40では前記のCCD出力(2)と前記のテスト信号TS
を混合し、無信号状態にあるCCD出力(2)の画素信号セッ
ト領域にテスト信号TSを挿入して出力させるため、そ
の出力はCCD出力(3)のように一律の画素信号が挿入され
た態様となり、CDS出力の間に送出されるR/G/B信号出力
も一律に矩形波状のアナログ信号(A-TS)となる。
【0023】上記の手順(F1〜F6)で作成されたテスト信
号A-TSは画像処理部22へ出力されるが、画像処理部22で
はタイミングクロック発生回路36のクロックに同期した
A/D変換回路32でA/D変換を行い、その変換後のデータを
メモリ33に蓄積させる(F7)。そして、メモリ33のデータ
は信号処理回路35によって所定の処理を施されるが、シ
ステム制御回路37はI/Oポート28,38を介してビデオカメ
ラ部21側でテストモードが設定されていることを検知し
ており、直ちにテスト信号の解析手順を実行する。
号A-TSは画像処理部22へ出力されるが、画像処理部22で
はタイミングクロック発生回路36のクロックに同期した
A/D変換回路32でA/D変換を行い、その変換後のデータを
メモリ33に蓄積させる(F7)。そして、メモリ33のデータ
は信号処理回路35によって所定の処理を施されるが、シ
ステム制御回路37はI/Oポート28,38を介してビデオカメ
ラ部21側でテストモードが設定されていることを検知し
ており、直ちにテスト信号の解析手順を実行する。
【0024】この解析手順では、先ず1水平走査線分の
信号(D1,D2,…,DN)を抽出し、Dp>0となるDpを検出する
(F7,F8)。即ち、テスト信号の存在を確認すると共に、
最初のテスト信号のA/D変換後のレベル情報を検出す
る。次に、Dpの後に抽出されているDp+1を検出して双方
のデータを比較する。そして、前記の比較結果に基づい
て、それぞれ以下のような位相調整動作を実行させる。
信号(D1,D2,…,DN)を抽出し、Dp>0となるDpを検出する
(F7,F8)。即ち、テスト信号の存在を確認すると共に、
最初のテスト信号のA/D変換後のレベル情報を検出す
る。次に、Dpの後に抽出されているDp+1を検出して双方
のデータを比較する。そして、前記の比較結果に基づい
て、それぞれ以下のような位相調整動作を実行させる。
【0025】先ず、前記の比較結果がDp=Dp+1となった
場合には、システム制御回路37は+π又は−πの位相誤
差情報を作成し、I/Oポート38を介してビデオカメラ部2
1側へ送出させる(F11)。そして、ビデオカメラ部21側で
は、マイクロコンピュータ回路29がI/Oポート28を介し
て前記の位相誤差情報を受信し、直ちに+π度又は−π
度の位相シフトを実行させるための電圧データを作成し
てD/A変換器30へ出力し、D/A変換器30がその電圧データ
に対応した電圧を位相調整回路27aへ出力させる。この
結果、同期結合回路27によってタイミングクロック発生
回路25のクロックの位相が調整され、テスト信号の位相
をπ度又は−π度だけシフトさせた状態となるが、その
調整状態でテストモードが解除されて通常モードへ移行
する(F12,F13)。
場合には、システム制御回路37は+π又は−πの位相誤
差情報を作成し、I/Oポート38を介してビデオカメラ部2
1側へ送出させる(F11)。そして、ビデオカメラ部21側で
は、マイクロコンピュータ回路29がI/Oポート28を介し
て前記の位相誤差情報を受信し、直ちに+π度又は−π
度の位相シフトを実行させるための電圧データを作成し
てD/A変換器30へ出力し、D/A変換器30がその電圧データ
に対応した電圧を位相調整回路27aへ出力させる。この
結果、同期結合回路27によってタイミングクロック発生
回路25のクロックの位相が調整され、テスト信号の位相
をπ度又は−π度だけシフトさせた状態となるが、その
調整状態でテストモードが解除されて通常モードへ移行
する(F12,F13)。
【0026】前記のような位相調整を実行させるのは次
のような理由に基づく。テスト信号とDp,Dp+1の関係に
おいて、最適のA/D変換タイミングが実行されている状
態は、図5に示すようにDpがテスト信号波形の中心に位
置している場合であり、このような位相関係が成立して
いるときには最も安定したA/D変換が実行されて隣接し
た画素相互間の干渉が防止でき、高品位な画質が保証さ
れる。逆に、Dp=Dp+1が成立している場合は、テスト信
号の変化帯でA/D変換がなされていることになって最悪
のA/D変換状態となる。そこで、テスト信号の継続時間
を2π度とした場合に、図6に示すように、その1/2に
相当するπ度だけテスト信号の位相を進めるか又は遅ら
せることにより図5に示した最適のA/D変換条件が得ら
れることになる。
のような理由に基づく。テスト信号とDp,Dp+1の関係に
おいて、最適のA/D変換タイミングが実行されている状
態は、図5に示すようにDpがテスト信号波形の中心に位
置している場合であり、このような位相関係が成立して
いるときには最も安定したA/D変換が実行されて隣接し
た画素相互間の干渉が防止でき、高品位な画質が保証さ
れる。逆に、Dp=Dp+1が成立している場合は、テスト信
号の変化帯でA/D変換がなされていることになって最悪
のA/D変換状態となる。そこで、テスト信号の継続時間
を2π度とした場合に、図6に示すように、その1/2に
相当するπ度だけテスト信号の位相を進めるか又は遅ら
せることにより図5に示した最適のA/D変換条件が得ら
れることになる。
【0027】ところで、前記のように当初からDp=Dp+1
となるような場合は稀であり、テスト信号とDp,Dp+1の
関係は図7から図9に示すようにDp<Dp+1又はDp>Dp+1
となる場合が殆どである。その場合に、このシステムで
は、テスト信号の位相を微小調整量θ度ずつ変化させて
ゆき、Dp=Dp+1となった段階で前記の手順(F10〜F13)を
実行させるようにしている。即ち、図7のようにDp<Dp
+1となっている場合には、システム制御回路37が+θ度
の位相シフト情報をビデオカメラ部21側へ送出させ、ビ
デオカメラ部21のマイクロコンピュータ回路29が位相調
整回路27aを制御してテスト信号の位相をθ度だけ進
め、Dp=Dp+1とならないときには更に次の1水平走査分
でのDpとDp+1の関係をチェックする手順を繰り返し(F1
4,F15,F17→F8〜F10)、最終的にDp=Dp+1となった段階
でテスト信号の位相をπ度だけ進めるか又は遅らせる(F
10〜F13)。また、Dp>Dp+1となる場合としては、図8の
ようにDpが最大レベルにならない状態と、図9のように
最大レベルになる状態とが想定できるが、いずれの状態
においてもシステム制御回路37が−θ度の位相シフト情
報をビデオカメラ部21側へ送出させ、前記とは逆にテス
ト信号の位相をθ度だけ遅らせる手順を繰り返し(F14,F
16,F18→F8〜F10)、最終的にDp=Dp+1となった段階でテ
スト信号の位相をπ度だけ進めるか又は遅らせる(F10〜
F13)。
となるような場合は稀であり、テスト信号とDp,Dp+1の
関係は図7から図9に示すようにDp<Dp+1又はDp>Dp+1
となる場合が殆どである。その場合に、このシステムで
は、テスト信号の位相を微小調整量θ度ずつ変化させて
ゆき、Dp=Dp+1となった段階で前記の手順(F10〜F13)を
実行させるようにしている。即ち、図7のようにDp<Dp
+1となっている場合には、システム制御回路37が+θ度
の位相シフト情報をビデオカメラ部21側へ送出させ、ビ
デオカメラ部21のマイクロコンピュータ回路29が位相調
整回路27aを制御してテスト信号の位相をθ度だけ進
め、Dp=Dp+1とならないときには更に次の1水平走査分
でのDpとDp+1の関係をチェックする手順を繰り返し(F1
4,F15,F17→F8〜F10)、最終的にDp=Dp+1となった段階
でテスト信号の位相をπ度だけ進めるか又は遅らせる(F
10〜F13)。また、Dp>Dp+1となる場合としては、図8の
ようにDpが最大レベルにならない状態と、図9のように
最大レベルになる状態とが想定できるが、いずれの状態
においてもシステム制御回路37が−θ度の位相シフト情
報をビデオカメラ部21側へ送出させ、前記とは逆にテス
ト信号の位相をθ度だけ遅らせる手順を繰り返し(F14,F
16,F18→F8〜F10)、最終的にDp=Dp+1となった段階でテ
スト信号の位相をπ度だけ進めるか又は遅らせる(F10〜
F13)。
【0028】その結果、DpとDp+1が如何なる関係にあっ
ても、換言すればテスト信号が如何なる位相状態にあっ
ても、図5に示した最適状態へテスト信号の位相を調整
でき、その調整後のテスト信号の出力に対しては常に最
適のタイミングでA/D変換を実行させることができる。
即ち、テストモードで同期結合回路27が調整したタイミ
ングクロック発生回路25のクロック出力状態でドライバ
回路26とS/H回路・色分離回路24を動作させることによ
り、通常モードでは常に各画素信号の継続時間の中央で
A/D変換がなされ、高品位な画質を保証することができ
る。尚、上記の各位相調整に際しての位相調整回路27a
と同期結合回路27の制御は図12及び図13で説明した
動作に基づいて実行される。
ても、換言すればテスト信号が如何なる位相状態にあっ
ても、図5に示した最適状態へテスト信号の位相を調整
でき、その調整後のテスト信号の出力に対しては常に最
適のタイミングでA/D変換を実行させることができる。
即ち、テストモードで同期結合回路27が調整したタイミ
ングクロック発生回路25のクロック出力状態でドライバ
回路26とS/H回路・色分離回路24を動作させることによ
り、通常モードでは常に各画素信号の継続時間の中央で
A/D変換がなされ、高品位な画質を保証することができ
る。尚、上記の各位相調整に際しての位相調整回路27a
と同期結合回路27の制御は図12及び図13で説明した
動作に基づいて実行される。
【0029】尚、他の位相調整手順として、例えば、Dp
<Dp+1又はDp>Dp+1の結果とは関係なく、テスト信号の
位相をθ度ずつ進めてDp=Dp+1を得た場合の累積的シフ
ト位相角度を+n・θ度とし、逆に元の状態からθ度ずつ
遅らせてDp=Dp+1を得た場合の累積的シフト位相角度を
−m・θ度とし、最終的に元の状態から1/2・(n−m)・θ
度だけテスト信号の位相を調整することにより、前記と
同様の結果を得ることができる。この手順によると、テ
スト信号を位相の進み方向と遅れ方向へシフトさせて最
終的な調整量を求めるため、前記の調整手順より多くの
時間を要するが、より正確な調整量を求めることができ
るという利点がある。
<Dp+1又はDp>Dp+1の結果とは関係なく、テスト信号の
位相をθ度ずつ進めてDp=Dp+1を得た場合の累積的シフ
ト位相角度を+n・θ度とし、逆に元の状態からθ度ずつ
遅らせてDp=Dp+1を得た場合の累積的シフト位相角度を
−m・θ度とし、最終的に元の状態から1/2・(n−m)・θ
度だけテスト信号の位相を調整することにより、前記と
同様の結果を得ることができる。この手順によると、テ
スト信号を位相の進み方向と遅れ方向へシフトさせて最
終的な調整量を求めるため、前記の調整手順より多くの
時間を要するが、より正確な調整量を求めることができ
るという利点がある。
【0030】
【発明の効果】以上のように、本発明は、画像処理シス
テムにおいて、テストモードを設定してビデオカメラ部
側のS/Hタイミングと画像処理部側のA/D変換のタイミン
グとの調整を図る場合に、テスト信号を通常モードでの
信号経路を経由させて位相調整を行うようにしているた
め、テストモードによる調整状態がそのまま通常モード
での動作状態となり、最適のA/D変換のタイミングを保
証して高品位な画像を得ることが可能になる。また、両
モードでの信号経路を同一にしたことにより、温度変化
や経時的変化に起因したドリフトによって調整状態が影
響を受けず、別途に調整手段を設ける必要がなくなる。
更に、テスト信号を固体撮像素子駆動用の水平ドライバ
のドライブ信号に同期させて作成しているため、通常モ
ードでの画素信号と同一のタイミングで且つ近似した信
号波形を用いて位相調整が実行されるため、より精度の
高い位相調整が可能になる。
テムにおいて、テストモードを設定してビデオカメラ部
側のS/Hタイミングと画像処理部側のA/D変換のタイミン
グとの調整を図る場合に、テスト信号を通常モードでの
信号経路を経由させて位相調整を行うようにしているた
め、テストモードによる調整状態がそのまま通常モード
での動作状態となり、最適のA/D変換のタイミングを保
証して高品位な画像を得ることが可能になる。また、両
モードでの信号経路を同一にしたことにより、温度変化
や経時的変化に起因したドリフトによって調整状態が影
響を受けず、別途に調整手段を設ける必要がなくなる。
更に、テスト信号を固体撮像素子駆動用の水平ドライバ
のドライブ信号に同期させて作成しているため、通常モ
ードでの画素信号と同一のタイミングで且つ近似した信
号波形を用いて位相調整が実行されるため、より精度の
高い位相調整が可能になる。
【図1】本発明の画像処理システムにおけるサンプリン
グ位相調整装置に係る基本的構成を示すブロック図であ
る。
グ位相調整装置に係る基本的構成を示すブロック図であ
る。
【図2】実施例に係る画像処理システムの回路図であ
る。
る。
【図3】画像処理システムのテストモードにおける動作
を示すフローチャートである。
を示すフローチャートである。
【図4】タイミングクロック発生回路、水平ドライバ、
CCD出力、テスト信号発生回路、信号混合回路、及びS/H
回路・色分離回路の各種信号の関係を示すタイミングチ
ャートである。
CCD出力、テスト信号発生回路、信号混合回路、及びS/H
回路・色分離回路の各種信号の関係を示すタイミングチ
ャートである。
【図5】テスト信号とそのA/D変換後のレベル情報との
関係(最適のタイミングでA/D変換がなされている状態)
を示す図である。
関係(最適のタイミングでA/D変換がなされている状態)
を示す図である。
【図6】テスト信号とそのA/D変換後のレベル情報との
関係(最悪のタイミングでA/D変換がなされている状態)
を示すと共に、最適状態へテスト信号の位相をシフトさ
せた状態を示す図である。
関係(最悪のタイミングでA/D変換がなされている状態)
を示すと共に、最適状態へテスト信号の位相をシフトさ
せた状態を示す図である。
【図7】テスト信号とそのA/D変換後のレベル情報との
関係(テスト信号の位相を進める必要がある場合の一例)
を示す図である。
関係(テスト信号の位相を進める必要がある場合の一例)
を示す図である。
【図8】テスト信号とそのA/D変換後のレベル情報との
関係(テスト信号の位相を遅らせる必要がある場合の一
例)を示す図である。
関係(テスト信号の位相を遅らせる必要がある場合の一
例)を示す図である。
【図9】テスト信号とそのA/D変換後のレベル情報との
関係(テスト信号の位相を遅らせる必要がある場合の一
例)を示す図である。
関係(テスト信号の位相を遅らせる必要がある場合の一
例)を示す図である。
【図10】従来の画像処理システム(サンプリング位相
調整装置を内蔵)の回路図である。
調整装置を内蔵)の回路図である。
【図11】従来の画像処理システムにおけるテスト信号
とそのS/Hタイミング及びA/D変換タイミングの一例を示
す図である。
とそのS/Hタイミング及びA/D変換タイミングの一例を示
す図である。
【図12】位相調整回路を内蔵した同期結合回路の回路
図である。
図である。
【図13】位相調整回路の動作を示すタイミングチャー
トである。
トである。
1…ビデオカメラ部、2…画像処理部、3…同期信号発生
回路、4…同期結合手段、5…固体撮像素子、6…S/H回
路、7…A/D変換回路、8…モード設定手段、9…垂直ドラ
イバ、10…読出し制御手段、11…水平ドライバ、12…信
号作成手段、13…信号混合手段、14…位相調整手段、15
…位相誤差検出手段、16…位相誤差出力手段。
回路、4…同期結合手段、5…固体撮像素子、6…S/H回
路、7…A/D変換回路、8…モード設定手段、9…垂直ドラ
イバ、10…読出し制御手段、11…水平ドライバ、12…信
号作成手段、13…信号混合手段、14…位相調整手段、15
…位相誤差検出手段、16…位相誤差出力手段。
Claims (1)
- 【請求項1】 ビデオカメラ部と画像処理部が同期結合
して動作し、ビデオカメラ部側が固体撮像素子の出力信
号をサンプリングしてアナログ映像信号として出力し、
画像処理部側が前記のビデオカメラ部側から入力された
アナログ映像信号をA/D変換してディジタル画像情報と
して取り込む画像処理システムにおいて、ビデオカメラ
部側に、通常モードとテストモードを切換え設定するモ
ード設定手段と、テストモード設定時に固体撮像素子駆
動用の垂直ドライバを制御して光電荷の読出しを停止さ
せる読出し制御手段と、テストモード設定時に固体撮像
素子駆動用の水平ドライバのドライブ信号に同期したテ
スト信号を作成する信号作成手段と、テストモード設定
時に固体撮像素子から得られる出力信号の画素信号セッ
ト領域に信号作成手段が作成したテスト信号を挿入する
信号混合手段と、画像処理部からの位相誤差情報を用い
て水平ドライバの転送クロックの位相又は/及びサンプ
ルホールド回路のサンプリング位相の調整を実行する位
相調整手段を設け、画像処理部側に、テスト信号のA/D
変換後のレベル情報を参照してA/D変換タイミングの位
相とビデオカメラ部側から受信したテスト信号の位相と
の誤差情報を検出する位相誤差検出手段と、前記に検出
された位相誤差情報をビデオカメラ部へ出力する位相誤
差出力手段を設けたことを特徴とする画像処理システム
におけるサンプリング位相調整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3212912A JP2624043B2 (ja) | 1991-07-30 | 1991-07-30 | 画像処理システムにおけるサンプリング位相調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3212912A JP2624043B2 (ja) | 1991-07-30 | 1991-07-30 | 画像処理システムにおけるサンプリング位相調整装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0537850A JPH0537850A (ja) | 1993-02-12 |
JP2624043B2 true JP2624043B2 (ja) | 1997-06-25 |
Family
ID=16630342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3212912A Expired - Lifetime JP2624043B2 (ja) | 1991-07-30 | 1991-07-30 | 画像処理システムにおけるサンプリング位相調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2624043B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
JP3236179B2 (ja) * | 1994-11-28 | 2001-12-10 | キヤノン株式会社 | 記録システム及び記録制御方法 |
US6633335B1 (en) * | 1998-02-28 | 2003-10-14 | Hyundai Electronics Industries Co., Ltd. | CMOS image sensor with testing circuit for verifying operation thereof |
JP2008054281A (ja) | 2006-07-26 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 撮像回路の自動調整装置 |
JP4829088B2 (ja) * | 2006-12-07 | 2011-11-30 | オンセミコンダクター・トレーディング・リミテッド | 信号処理回路 |
-
1991
- 1991-07-30 JP JP3212912A patent/JP2624043B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0537850A (ja) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5585840A (en) | Endoscope apparatus in which image pickup means and signal control means are connected to each other by signal transmitting means | |
JPH0620279B2 (ja) | 自動利得制御装置 | |
JP2624043B2 (ja) | 画像処理システムにおけるサンプリング位相調整装置 | |
KR940003050B1 (ko) | 비디오 신호 처리 시스템 | |
EP0927492B1 (en) | A delay correction circuit | |
EP0482611B1 (en) | Solid-state image pickup apparatus synchronisation for inserting an image on a main screen | |
JP4227596B2 (ja) | パルス生成回路、撮像装置及びカメラ | |
EP0522794B1 (en) | Reference clock of an image sensor transmitted through a cable to an image processing unit | |
JP3944926B2 (ja) | カメラ装置 | |
JPH07322118A (ja) | ヘッド分離型ccdカメラ及びヘッド分離型ccdカメラの同期位相調整方法 | |
JPH04328967A (ja) | 画像処理システムにおけるサンプリング位相調整装置 | |
JP2001111902A (ja) | タイミング発生装置 | |
JPS6121896Y2 (ja) | ||
JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
JP2501088Y2 (ja) | 輝度信号と色信号のデレ―タイム自動調節回路 | |
JPH11261883A (ja) | デジタルカメラのアイリス制御装置 | |
EP0502649B1 (en) | Automatic phase adjustor for video camera | |
JP2972406B2 (ja) | 映像信号処理回路 | |
JP3251031B2 (ja) | ビデオカメラ装置 | |
JPH05219403A (ja) | 同期変換装置 | |
JPH0670216A (ja) | 分離型画像撮像装置 | |
JPH0767160B2 (ja) | 電子スチルカメラ | |
JPH0614253A (ja) | 外部トリガー機能付きccdテレビカメラ | |
JPH0832977A (ja) | 面順次カラーカメラ | |
JPH08298668A (ja) | 撮像装置 |