KR0123725B1 - 비디오헤드 스위칭펄스 자동조절장치 - Google Patents

Abstract

비디오헤드 스위칭펄스 자동조절장치를 공개한다. 그 장치는 드럼주파수신호(DFG)와 드럼펄스신호(DPG)를 입력받아 헤드 스위칭펄스신호를 발생하고 이를 지연 데이타값만큼 상기 헤드 스위칭펄스의 발생시점을 지연 출력하는 헤드 스위칭펄스 발생수단과, 상기 헤드스위칭펄스 신호와 수직동기신호를 입력받이 두 신호의 위상 간격을 검출하여 소정의 위상간격일때 소정의 전압상태를 발생시키는 위상간격검출수단 및 상기 위상간격 검출수단의 출력 신호가 상기 소정의 전압상태가 아닐때 상기 지연 데이타값을 가변하고 상기 소정의 전압상태일때 상기 지연 데이타값을 설정하는 제어수단을 구비하여 헤드스위칭펄스의 발생 시점을 자동 조절하는 것을 특징으로 한다.

Description

비디오헤드 스위칭펄스 자동조절장치

제 1 도는 종래의 헤드 스위칭펄스 조절장치를 설명하기 위한 도면이다.

제 2 도는 본 발명에 의한 비디오헤드 스위칭펄스 자동조절장치를 설명하기 위한 블럭도를 도시한 것이다.

제 3 도는 제 2 도의 헤드 스위칭펄스 발생회로를 좀 더 상세히 설명하기 위한 블럭도를 도시한 것이다.

제 4 도는 제 3 도의 헤드 스위칭펄스 발생회로의 동작 설명을 위한 타이밍도를 도시한 것이다.

제 5 도는 제 2 도의 위상간격 검출회로를 좀 더 상세히 설명하기 위한 블럭도를 도시한 것이다.

제 6 도는 제 5 도의 위상간격 검출회로의 동작 설명을 위한 타이밍도를 도시한 것이다.

본 발명은 비디오 장치에 관한 것으로, 특히 정확한 영상신호의 트랙 추적을 위해 비디오헤드 스위칭펄스를 자동 조절하기 위한 비디오헤드 스위칭펄스 자동조절장치에 관한 것이다.

일반적으로, 비디오 테이프 레코더에 의한 화면 재생시 비디오 테이프상에 비디오 헤드 스위칭펄스를(Video Head Switching Pulse) 신호와 일정한 시간 간격을 두고 수직동기신호(Vertical sync)를 비디오 테이프상의 트랙을 정확히 찾아가게할 목적으로 기록한다. 이때, 6.5H(1H는 63.5㎲의 수평동기주기)의 시간 간격이 맞지 않을 때는 헤드가 트랙을 찾아가지 못하여 화면 재생에 영향을 미치게 되어 정상적인 화면을 볼 수가 없게 된다.

따라서, 종래에 있어서, 이러한 시간 간격을 맞추고자 RC 시정수를 가변하여 헤드 스위칭펄스 신호의 발생시점을 변화시켜 준다.

제 1 도는 종래의 비디오 스위칭펄스 조절장치를 도시한 것이다. 비디오헤즈 스위칭펄스 조절장치는 헤드 스위칭펄스 발생회로(10), RC 가변회로(20) 및 연산증폭기(30)으로 구성되어 있다.

먼저, 헤드 스위칭펄스 발생회로(10)는 드럼 주파수발생기(Drum Frequency Generator) 및 드럼 펄스발생기(Drum Pulse Generator)로부터 각각 DFG 및 DPG 신호를 입력받아 헤드 스위칭펄스(VFF)를 발생한다. 이때, 헤드 스위칭펄스(VFF)를 발생시켜 주기 위하여 RC 가변회로(20)의 가변 저항을 이용하여 RC 시정수를 변화시켜 연산증폭기(30)에 의해 증폭하여 헤드 스위칭펄스 발생회로(10)에 피드백 시킴으로써 헤드 스위칭펄스(VFF)의 발생시점을 변화시켜 준다.

즉, 모든 시스템마다 기계적인 차이로 인해 RC 시정수값은 수동조절되어야 한다. 따라서, 생산 공정에서 각 시스템마다 일일이 RC 시정수를 수동으로 가변시켜야 하는 공정을 거쳐야 한다. 이러한 공정은 생산 자동화의 장애 용인이 될 뿐만 아니라 생산 지연으로 인한 생산 비용의 증가를 가져왔다.

따라서, 본 발명의 목적은 트랙을 정확히 찾을 수 있도록 정확한 헤드 스위칭펄스 신호를 자동조절하는 비디오헤드 스위칭펄스 자동조절장치를 제공하는데 있다.

상술한 본 발명의 목적을 달성하기 위하여 본 발명에 의한 비디오헤드 스위칭펄스 자동조절장치는 드럼주파수신호(DFG)와 드럼펄스신호(DPG)를 입력받아 헤드 스위칭펄스 신호를 발생하고 이를 지연 데이타값 만큼 상기 헤드 스위칭펄스 발생시점을 지연 출력하는 헤드 스위칭펄스 발생수단과, 상기 헤드 스위칭펄스 신호와 수직동기신호를 입력받아 두 신호의 위상 간격을 검출하여 소정의 위상간격일때 소정의 전압상태를 발생시키는 위상간격 검출수단 및 상기 위상간격 검출수단의 출력 신호가 상기 소정의 전압상태가 아닐때 상기 지연 데이타값을 가변하고 상기 소정의 전압상태일때 상기 지연 데이타값을 설정하는 제어수단을 구비한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 비디오헤드 스위칭펄스 자동조절장치를 상세히 설명하고자 한다.

제 2 도는 본 발명에 의한 비디오헤드 스위칭펄스 자동조절장치를 설명하기 위한 블럭도를 도시한 것이다.

비디오헤드 스위칭펄스 자동조절장치는 헤드 스위칭펄스 발생회로(40), 위상간격 검출회로(50), 제어회로(60) 및 메모리(70)으로 구성되어 있다.

먼저, 헤드 스위칭펄스 발생회로(40)는 DPG 및 DFG 신호를 입력받아 헤드 스위칭펄스(VFF)를 발생한다. 위상감격 검출회로(50)는 상기 헤드 스위칭펄스(VFF)와 외부로부터 입력받는 수직동기신호의 위상간격을 검출하여 그 위상간격이 6H~7H(1H=63.5㎲) 이내이면 고전위 'H'를 출력하고 벗어나면 저전위 'L'를 출력한다. 이때, 위상간격에 따른 출력상태는 임의적인 것으로 반대로 구성할 수도 있다. 이어서, 제어회로(60)는 위상간격 검출회로(50)의 출력신호를 입력받아 'L'이면 헤드 스위칭펄스(VFF)의 발생 시점을 가변시키기 위한 데이타를 가변시켜 제어신호로서 헤드 스위칭펄스 발생회로(40)에 출력한다. 따라서, 헤드 스위칭펄스 발생회로(40)는 상기 제어신호를 입력받아 헤드 스위칭펄스(VFF)의 발생 시점을 가변하여 출력하게 된다. 또한, 가변된 헤드 스위칭펄스(VFF)와 수직동기신호의 위상간격이 6H~7H일때 까지 상기 동작을 반복하게 된다. 따라서, 위상간격 검출회로(50)의 출력신호가 'H'일때 즉, 가변된 헤드 스위칭펄스(VFF)와 수직동기신호의 위상간격이 6H~7H이내면 제어회로(60)는 데이타 가변을 멈추고 이 데이타를 메모리(70)에 저장한다. 이때, 메모리(70)는 전원이 없는 상태에서도 데이타를 보존할 수 있는 EEPROM를 사용할 수 있다. 메모리(70)에 저장된 데이타는 제어회로(60)에 의해 읽혀져 헤드 스위칭펄스 발생회로 (40)에 입력되어 헤드 스위칭펄스(VFF)의 발생시점을 일정하게 유지할 수 있게 된다.

제 3 도는 제 2 도의 헤드 스위칭펄스 발생회로(40)를 좀 더 상세히 알아보기 위한 회로도를 도시한 것이다.

제 3 도의 헤드 스위칭펄스 발생회로는 12진 카운터(80), 헤드 스위칭상태 발생회로(90), ROM(100), 지연회로(110) 및 버퍼(120)로 구성되어 있다.

먼저, 헤드 스위칭상태 발생회로(90)는 헤드 스위칭상태 신호를 발생한다. 이때, DFG 및 DPG 신호를 입력받아 DPG 신호 발생후 DFG 신호의 갯수를 계수하고 소정의 계수값에 이르면 ROM(100)에 어드레스를 출력하여 데이타를 입력받는다. 12진 카운터(80)의 최상위 비트만을 헤드 스위칭상태 발생회로(90)에 인가하여 상승모서리 혹은 하강모서리에서 헤드 스위칭상태 발생회로(90)가 동작을 시작하게 된다. 이때, ROM(100)에는 헤드 스위칭펄스의 주파수, 헤드 스위칭상태(하이레벨 혹은 로우레벨을 결정)에 대한 정보를 저장하고 이를 헤드 스위칭상태 발생회로(90)의 요구에 따라 즉, ROM(100)의 어드레스 신호를 입력받아 해당 어드레스의 데이타를 출력한다. 이때, 동일한 어드레스상에 데이타의 신호의 일부는 헤드 스위칭 상태신호로, 나머지는 지연회로(110)의 트리거 결정신호로 출력하게 된다. 따라서, 헤드 스위칭상태 발생회로(90)는 상기 헤드 스위칭 상태신호를 ROM(100)으로부터 입력받아 로우 혹은 하이레벨을 결정하여 이를 헤드 스위칭 신호로서 버퍼(120)에 출력하게 된다. 지연회로(110)는 제 2 도의 제어회로(60)으로부터 지연을 결정하는 데이타를 입력받아 상기 트리거 결정신호에 따라 상기 데이타값까지 계수를 하게 된다. 즉, 상기 트리거 결정신호가 인가되는 시점부터 상기 데이타값까지 계수를 완료하는 시점까지 헤드 스위칭상태 발생회로(90)에 의해 발생되는 헤드 스위칭신호를 지연한다. 이때, 버퍼(120)는 지연회로(110)의 출력신호에 따라 헤드 스위칭 펄스신호(VFF)를 출력한다.

제 4 도는 제 3 도의 헤드 스위칭펄스 발생회로의 동작 설명을 설명하기 위한 타이밍도로써, 제 4a 도는 DPG신호를, 제 4b 도는 DFG 신호를, 제 4c 도는 제 3 도의 헤드 스위칭펄스 발생회로에 의해 발생되는 헤드 스위칭펄스 신호(VFF)를 각각 도시한 것이다. 제 4a 도의 DPG 신호는 제 4b 도 DFG 신호 매 24클럭마다 한번의 클럭을 갖는다. 따라서, ROM(100)의 정보에 따라 헤드 스위칭펄스 신호(VFF)가 결정된다. 제 4c 도에 도시한 바와 같이 제 4b 도의 제1번째 하강모서리에서 헤드 스위칭펄스 신호(VFF)는 하이레벨에서 로우레벨로 떨어지고 제12번째 상승모서리에서는 반대로 로우레벨에서 하이레벨로 상승한다. 이때, 지연시간 T_D는 제 2 도의 제어회로(60)로부터 입력되는 데이타에 의한 지연회로(110)에 의해 지연되는 시간을 의미한다. 이때, 제 4 도의 파형은 임의적인 것으로, ROM(100)의 정보 내용에 따라 변경이 가능하다.

제 5 도는 제 2 도의 위상간격 검출회로(50)를 더 상세히 설명하기 위한 회로도를 도시한 것으로, 플립플롭들(F1,F2)로 구성되어 헤드 스위칭펄스 신호의 상승모서리를 검출하는 상승모서리 검출부(130), 카운터(142)와 ROM(144)으로 구성되어 6H 및 7H 신호를 발생하는 6H 및 7H 신호발생부(140) 및 플립플롭(F3,F4,F5)와 AND 논리게이트(152)로 구성되어 헤드 스위칭펄스의 위상간격이 6H~7H 이내에 존재 여부를 검출하는 검출부(150)로 구성된다.

플립플롭(F1)은 R-S 플립플롭으로 제 2 도의 헤드 스위칭펄스 발생회로(40)으로부터 발생되는 헤드 스위칭펄스 신호를 입력받아 셋트된다. 플립플롭(F2)은 D 플립플롭으로 플립플롭(F1)의 출력(Q1)과 D입력단자가 연결되고 클럭신호(CLK)를 입력받아 동기된다. 플립플롭(F2)의 출력(Q2)은 카운터(142)의 리셋(reset) 단자와 플립플롭(F1)의 R 입력단자에 각각 입력된다. 카운터(142)는 클럭신호(CLK)에 동기되고 리셋 단자를 통해 플립플롭(F2)의 출력(Q2)신호를 입력받는다. ROM(144)는 카운터(142)로부터 어드레스를 입력받아 데이타선을 통해 X1과 X2 신호를 출력하고, X1 신호는 플립플롭(F4)의 셋트 입력단자에, X2 신호는 플립플롭(F3)의 리셋 단자에 각각 입력된다. 이때, X1 신호는 헤드 스위칭펄스 신호(VFF)의 상승모서리 검출신호(VFFDE)로부터 6H동안 지연된 후 하이레벨을 갖는다. 즉, 상기 상승모서리 검출신호(VFFDE)가 인가된 후 계수를 시작하여 6H에 해당하는 소정 계수값에 도달되면 하이레벨을 갖게 된다. 또한, X2 신호는 헤드 스위칭펄스 신호(VFF)의 상승 모서리 검출신호(VFFDE)로부터 7H 동안 지연된 후 하이레벨을 갖는다. 즉, 계수를 시작하여 7H에 해당하는 소정 계수값에 도달되면 하이레벨을 갖게 된다. 이때, 플립플롭(F3)의 셋트 단자와 플립플롭(F4)의 리셋 단자에는 플립플롭(F2)의 출력(Q2)신호를 입력받는다. 플립플롭(F3)과 플립플롭(F4)의 출력(Q3,Q4) 신호들은 AND 논리게이트(152)의 입력이 되고, AND 논리게이트(152)의 출력신호는 플립플롭(F5)의 D입력단자에 입력된다. 이때, 플립플롭(F5)의 클럭 단자에는 수직동기신호(Vsync)가 외부로부터 인가된다.

제 6 도는 제 5 도의 위상간격 검출회로의 동작 설명을 하기 위한 타이밍도를 도시한 것이다. 제 6a 도는 헤드 스위칭펄스 신호(VFF) 제 6b 도는 클럭신호(CLK),제 6c 도는 플립플롭(F2)의 출력(Q2)(VFFDE), 제 6d 도는 X1 신호, 제 6e 도는 X2 신호, 제 6f 도는 플립플롭(F3)의 출력(Q3), 제 6g 도는 플립플롭(F4)의 출력(Q4), 제 6h 도는 A0신호, 제 6i 도는 수직동기신호(Vync), 제 6j 도는 플립플롭(F5)의 출력(Q5)신호를 각각 도시한 것이다.

제 6 도를 참조하여 동작을 살펴보면 제 2 도의 헤드 스위칭펄스 발생회로(40)을 통해 발생된 헤드 스위칭펄스 신호(VFF)가 플립플롭(F1)의 셋 단자에 입력된다. 플립플롭(F2)의 출력(Q2)을 통해 헤드 스위칭펄스 신호(VFF)가 하이 레벨(201)을 나타낸 이후 첫번째 클럭신호(CLK)의 상승모서리(202)에서 하이레벨(203)이 된다. 이때, 카운터(142)는 플립플롭(F2)의 출력(Q2) 신호가 카운터(142)의 계수값에 도달하였을때 X1신호는 하이레벨 (204)이 되고, 다음 계수값에 X2 신호는 하이레벨(205)이 된다. 이어서, 소정의 계수값에 도달하였을때 X1 신호는 하이레벨(204)이 되고, 다음 계수값에 X2 신호는 하이레벨(205)이 된다. 이어서, 플립플롭(F3)의 출력(Q3)은 X2가 인가된 후 플립플롭(F2)의 출력(Q2)이 하이레벨일때, 하이레벨(206)을 갖는다. 또한, 플립플롭(F4)는 플립플롭(F2)의 출력(Q2)이 입력된 후 X1 신호가 하이레벨(204)일때 하이레벨(207)을 갖는다. 이때, AND 논리게이트(152)의 출력(A0)은 플립플롭(F3)과 플립플롭(F4)의 출력(Q3,Q4)이 모두 하이레벨일때 하이레벨(208)을 갖는다. 플립플롭(F5)의 출력(Q5)는 수직동기신호(Vsync)가 인가될때(209) AND 논리게이트(152)의 출력(A0)(208)에 의해 하이레벨(210)을 갖게 되고 다음 수직동기신호(Vsync)가 인가될때(211) 상기 출력(A0)에 따른다. 따라서, 로우레벨(212)로 천이한다.

따라서, 헤드 스위칭펄스 신호(VFF)와 수직동기신호(Vsync)의 위상간격이 6H~7H 내에 존재하면 위상간격 검출회로는 하이 전압레벨을 갖게 된다.

이상에서 살펴본 바와 같이 본 발명에 의한 비디오헤드 스위칭펄스 자동조절장치는 기존의 각 세트마다 수동방식에 의해 RC 시정수를 변환함으로써 헤드 스위칭펄스를 조절하던 것을 회로적인 방법으로 헤드 스위칭펄스의 발생시점을 자동 조절한다. 따라서, 생산 공정상에서 수동에 의한 RC 시정수를 조절하는 공정을 단축함으로써 생산 자동화가 용이하게 단위 시스템당 걸리는 생산 시간이 단축된다. 그러므로 생산비용의 절감을 또한 가져올 스위칭펄스 있다는 효과가 있다.

Claims (8)

1. 드럼주파수신호(DFG)와 드럼펄스신호(DPG)를 입력받아 헤드 스위칭펄스 신호를 발생하고 이를 지연데이타값만큼 상기 헤드스위칭펄스의 발생시점을 지연 출력하는 헤드 스위칭펄스 발생수단:상기 헤드 스위칭펄스 신호와 수직동기신호를 입력받아 두 신호 위상 간격을 검출하여 소정의 위상간격일때 소정의 전압상태를 발생시키는 위상간격 검출수단; 및 상기 위상간격 검출수단의 출력 신호가 상기 소정의 전압상태가 아닐때 상기 지연 데이타값을 가변하고 상기 소정의 전압상태일때 상기 지연 데이타값을 설정하는 제어수단을 구비한 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.
2. 제 1 항에 있어서, 상기 제어수단의 제어에 응답하여 상기 지연데이타값을 저장하는 저장수단을 더 구비한 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.
3. 제 1 항에 있어서, 상기 헤드 스위칭펄스 발생수단은 상기 드럼주파수신호(DFG)와 상기 드럼펄스신호(DPG)를 입력받아 상기 헤드 스위칭신호를 발생하는 헤드스위칭 상태신호 발생수단; 적어도 헤드 스위칭펄스의 주파수와 헤드 스위칭상태 정보를 저장하고 상기 헤드스위칭 상태신호 발생수단으로부터 어드레스를 입력받아 헤드 스위칭 상태신호와 트리거 결정신호를 출력하는 저장수단; 상기 트리거 결정신호를 입력받아 동작을 시작하고 상기 제어회로로부터 지연 데이타값만큼 지연 제어신호를 출력하는 지연수단; 상기 헤드스위칭 상태신호 발생수단으로부터 헤드 스위칭신호를 입력받아 상기 지연 제어신호에 응답하여 헤드 스위칭신호를 출력하는 버퍼수단을 구비하는 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.
4. 제 3 항에 있어서, 상기 헤드 스위칭펄스 발생수단은 카운터를 더 구비하여 상기 카운터의 최상위 비트를 상기 헤드스위칭 상태신호 발생수단의 동작 시작신호로 이용하는 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.
5. 제 1 항에 있어서, 상기 위상간격 검출수단은 클럭신호에 응답하여 상기 헤드 스위칭펄스 신호의 라이징 에지를 검출하고 한 클럭주기 동안 소정 논리상태를 유지하는 상승모서리 검출수단; 상기 상승모서리 검출신호가 인가되는 시점부터 6H 및 7H후에 각각 펄스를 발생하는 6H 및 7H 신호발생수단; 6H 신호와 7H 신호 사이에 상기 상승모서리 검출신호의 존재 여부를 검출하고 외부로부터 수직동기신 인가될때 상기 검출신호 상태를 유지 및 출력하는 검출수단을 구비한 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.
6. 제 5 항에 있어서, 상기 상승모서리 검출수단은 상기 헤드 스위칭펄스 신호를 입력받아 셋트되는 제1플립플롭; 상기 클럭신호에 응답하여 1클럭 지연출력하는 제2플립플롭을 구비하여 상기 제2플립플롭의 정출력에 의해 상기 제1플립플롭이 리셋트되는 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.
7. 제 5 항에 있어서, 상기 6H 및 7H 신호발생수단은 상기 클럭신호에 응답하여 계수하고 상기 상승모서리 검출신호에 의해 리셋되는 계수수단; 상기 계수수단으로부터 소정의 제1계수값을 입력받아 6H 신호를 발생하고 소정의 제2계수값을 입력받아 7H 신호를 발생하는 저장수단을 구비한 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.
8. 제 5 항에 있어서, 상기 검출수단은 상기 상승모서리 검출신호에 의해 셋트되고 상기 7H 신호에 의해 리셋되는 제1플립플롭; 상기 6H 신호에 의해 셋트되고 상기 상승모서리 검출신호에 의해 리셋되는 제2플립플롭; 상기 제1 및 제2플립플롭의 정출력들을 2입력으로 하는 AND 연산하는 논리수단을 구비한 것을 특징으로 하는 비디오헤드 스위칭펄스 자동조절장치.